KR100299612B1 - 반도체장치의소자격리방법 - Google Patents

반도체장치의소자격리방법 Download PDF

Info

Publication number
KR100299612B1
KR100299612B1 KR1019980054609A KR19980054609A KR100299612B1 KR 100299612 B1 KR100299612 B1 KR 100299612B1 KR 1019980054609 A KR1019980054609 A KR 1019980054609A KR 19980054609 A KR19980054609 A KR 19980054609A KR 100299612 B1 KR100299612 B1 KR 100299612B1
Authority
KR
South Korea
Prior art keywords
forming
epitaxial layer
layer
impurity
ion implantation
Prior art date
Application number
KR1019980054609A
Other languages
English (en)
Other versions
KR20000039301A (ko
Inventor
김창현
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980054609A priority Critical patent/KR100299612B1/ko
Publication of KR20000039301A publication Critical patent/KR20000039301A/ko
Application granted granted Critical
Publication of KR100299612B1 publication Critical patent/KR100299612B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체장치의 소자격리방법에 관한 것으로서 반도체기판 상에 소정 부분을 노출시키는 제 1 개구를 갖는 제 1 차단층을 형성하고 상기 반도체기판에 제 1 도전형의 제 1 이온주입영역을 형성하는 공정과, 상기 제 1 차단층을 제거하고 상기 반도체기판 상에 제 2 도전형의 에피택셜층을 형성하는 공정과, 상기 에피택셜층 상에 상기 제 1 이온주입영역과 대응하는 소정 부분을 노출시키는 제 2 개구를 갖는 제 2 차단층을 형성하고 상기 에피택셜층에 제 1 도전형의 제 2 이온주입영역을 형성하는 공정과, 상기 제 2 차단층 상에 상기 제 2 개구를 통해 상기 에피택셜층의 노출된 부분과 접촉되게 불순물함유층을 형성하는 공정과, 상기 불순물함유층 내의 불순물을 에피택셜층으로 확산시키면서 상기 제 1 및 제 2 이온주입영역 내의 불순물이온을 활성화시켜 상기 에피택셜층에 소자분리영역을 형성하는 공정을 구비한다. 따라서, 불순물함유층 내의 불순물 확산과 제 1 및 제 2 이온주입영역 내의 불순물이온을 활성화시켜 소자분리영역을 형성하므로 확산 공정 시간이 감소되어 열적 스트레스를 감소할 수 있으며, 또한, 불순물의 측방 확산을 감소시켜 소자의 집적도를 향상시킬 수 있다.

Description

반도체장치의 소자격리방법
본 발명은 반도체장치의 소자격리방법에 관한 것으로서, 특히, 로직 소자(logic device)에서 확산 시간을 감소하여 측 방향 확산 및 열적 스트레스를 감소할 수 있는 반도체장치의 소자격리방법에 관한 것이다.
반도체장치의 집적화가 거듭되면서 반도체장치의 상당한 면적을 점유하는 소자격리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다.
일반적으로 로직 소자의 경우 불순물이 도핑된 에피택셜층(epitaxial layer)에 다른 도전형의 불순물을 접합을 이루도록 확산시켜 소자격리를 격리한다.
도 1a 내지 도 1c는 종래 기술에 따른 소자격리방법을 도시하는 공정도이다.
도 1a를 참조하면, P형의 반도체기판(11) 상에 N형의 불순물이 도핑된 에피택셜층(13)을 형성한다. 그리고, 에피택셜층(13) 상에 산화실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 차단층(15)을 형성하고, 이 차단층(15)의 소정 부분을 리쏘그래피(photolithography) 방법으로 제거하여 에피택셜층(13)을 노출시키는 개구(17)를 형성한다.
도 1b를 참조하면, 차단층(15) 상에 개구(17)를 통해 에피택셜층(13)의 노출된 부분과 접촉되게 P형의 불순물이 함유된 물질, 예를 들면, BSG(Boro Silicate Glass)를 증착하여 불순물함유층(19)을 형성한다.
반도체기판(11)을 1100℃ 이상의 고온에서 열처리한다. 이 때, 불순물함유층(19)에 함유된 보론(B)이 에피택셜층(13)으로 수직 방향 뿐만 아니라 측방향으로도 확산되어 소자분리영역(21)을 형성한다. 이 때, 소자분리영역(21)은 반도체기판(11)과 접합을 이루도록 형성하여야 하는 데, 에피택셜층(13)의 소자분리영역(21)이 형성되지 않은 부분은 소자가 형성될 소자의 활성영역이 된다. 그러므로, 소자의 활성영역은 반도체기판(11)과 소자분리영역(21)에 의해 인접하는 활성영역과 전기적으로 분리된다.
도 1c를 참조하면, 불순물함유층(19) 및 차단층(21)을 습식 식각 방법으로 제거하여 에피택셜층(13)을 노출시킨다. 상기에서 에피택셜층(13)의 소자분리영역(21)이 형성되지 않은 부분은 소자의 활성영역이 된다.
그러나, 상술한 종래의 반도체장치의 소자격리방법은 소자격리영역을 반도체기판과 접합을 이루게 형성하여야 하므로 고온의 확산 공정이 길어져 열적 스트레스가 증가될 뿐만 아니라 측방 확산 길이가 증가되어 소자의 집적도가 낮아지는 문제점이 있었다.
따라서, 본 발명의 목적은 확산 공정 시간을 감소하여 열적 스트레스를 감소할 수 있는 반도체장치의 소자격리방법을 제공함에 있다.
본 발명의 다른 목적은 불순물의 측방 확산을 감소하여 소자의 집적도를 향상시킬 수 있는 반도체장치의 소자격리방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 소자격리방법은 반도체기판 상에 소정 부분을 노출시키는 제 1 개구를 갖는 제 1 차단층을 형성하고 상기 반도체기판에 제 1 도전형의 제 1 이온주입영역을 형성하는 공정과, 상기 제 1 차단층을 제거하고 상기 반도체기판 상에 제 2 도전형의 에피택셜층을 형성하는 공정과, 상기 에피택셜층 상에 상기 제 1 이온주입영역과 대응하는 소정 부분을 노출시키는 제 2 개구를 갖는 제 2 차단층을 형성하고 상기 에피택셜층에 제 1 도전형의 제 2 이온주입영역을 형성하는 공정과, 상기 제 2 차단층 상에 상기 제 2 개구를 통해 상기 에피택셜층의 노출된 부분과 접촉되게 불순물함유층을 형성하는 공정과, 상기 불순물함유층 내의 불순물을 에피택셜층으로 확산시키면서 상기 제 1 및 제 2 이온주입영역 내의 불순물이온을 활성화시켜 상기 에피택셜층에 소자분리영역을 형성하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 소자격리방법을 도시하는 공정도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 소자격리방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 소자격리방법을 도시하는 공정도이다.
도 2a를 참조하면, P형의 반도체기판(31) 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 제 1 차단층(33)을 형성하고, 이 제 1 차단층(33)의 소정 부분을 리쏘그래피(photolithography) 방법으로 제거하여 반도체기판(31)을 노출시키는 제 1 개구(35)를 형성한다.
제 1 차단층(33)을 이온 주입마스크로 사용하여 반도체기판(31)의 제 1 개구(35)에 의해 노출된 부분에 보론 또는 BF2등의 P형의 불순물을 높은 도우즈로 이온 주입하여 제 1 이온주입영역(37)을 형성한다.
도 2b를 참조하면, 제 1 차단층(33)을 습식 식각하여 반도체기판(31)이 노출되도록 제거한다.
반도체기판(31) 상에 N형의 불순물이 도핑된 에피택셜층(39)을 형성한다. 에피택셜층(39) 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 제 2 차단층(41)을 형성한다. 그리고, 제 2 차단층(41)의 소정 부분을 포토리쏘그래피 방법으로 제거하여 에피택셜층(39)의 제 1 이온주입영역(37)과 대응하는 부분을 노출시키는 제 2 개구(43)을 형성한다.
제 2 차단층(41)을 이온 주입마스크로 사용하여 에피택셜층(39)의 제 2 개구(43)에 의해 노출된 부분에 보론 또는 BF2등의 P형의 불순물을 높은 도우즈로 이온 주입하여 제 2 이온주입영역(45)을 형성한다.
도 2c를 참조하면, 제 2 차단층(41) 상에 제 2 개구(43)를 통해 에피택셜층(39)의 노출된 부분과 접촉되게 보론이 함유된 BSG를 증착하여 불순물함유층(47)을 형성한다.
반도체기판(31)을 1100℃ 이상의 고온에서 열 확산하여 에피택셜층(39)에 반도체기판(31)과 접합을 이루는 소자분리영역(49)을 형성한다. 상기에서 소자분리영역(49)은 고온의 열처리 불순물함유층(47)에 함유된 보론(B)이 에피택셜층(39)으로 확산될 뿐만 아니라 제 1 및 제 2 이온주입영역(37)(45) 내의 불순물이온이 활성화되어 형성된다. 에피택셜층(39)의 소자분리영역(49)이 형성되지 않은 부분은 소자가 형성될 소자의 활성영역이 되는 데, 이 소자의 활성영역은 반도체기판(31)과 소자분리영역(49)에 의해 인접하는 활성영역과 전기적으로 분리된다.
상기에서 에피택셜층(39) 상부로 부터 불순물함유층(47)에 함유된 보론(B)이 확산되고, 가운데 부분 및 하부에서 제 1 및 제 2 이온주입영역(37)(45) 내의 불순물이온이 활성화되므로 소자분리영역(49)은 짧은 시간의 열 확산 공정에 의해 형성된다. 그러므로, 열적 스트레스를 감소할 수 있을 뿐만 아니라 불순물의 측방 확산을 감소하여 소자의 집적도를 향상시킬 수 있다.
도 2d를 참조하면, 불순물함유층(47) 및 제 2 차단층(41)을 습식 식각 방법으로 제거하여 에피택셜층(39)을 노출시킨다. 상기에서 에피택셜층(39)의 소자분리영역(49)이 형성되지 않은 부분은 소자의 활성영역이 된다.
상술한 본 발명의 실시예에서 N형의 에피택셜층에 P형의 소자분리영역을 형성하는 것을 보였으나, 본 발명의 사상과 다름없이 P형의 에피택셜층에 N형의 소자분리영역을 형성할 수도 있는 데, 이 때에는 불순물함유층을 PSG(Phospho Silicate Glass)로 형성한다.
상술한 바와 같이 본 발명에 따른 반도체장치의 소자격리방법은 제 1 개구를 갖는 제 1 차단층을 이용하여 반도체기판에 제 1 이온주입영역을 형성하고, 반도체기판 상에 에피택셜층을 형성한 후 제 2 개구를 갖는 제 2 차단층을 이용하여 에피택셜층에 제 1 이온주입영역을 형성한다. 그리고, 제 2 차단층 상에 제 2 개구를 통해 에피택셜층의 노출된 부분과 접촉되게 불순물함유층을 형성하고, 이 불순물함유층의 불순물을 에피택셜층으로 확산시키면서 제 1 및 제 2 이온주입영역 내의 불순물이온을 활성화시켜 소자분리영역을 형성한다.
따라서, 본 발명은 불순물함유층 내의 불순물 확산과 제 1 및 제 2 이온주입영역 내의 불순물이온을 활성화시켜 소자분리영역을 형성하므로 확산 공정 시간이 감소되어 열적 스트레스를 감소할 수 있으며, 또한 불순물의 측방 확산을 감소시켜 소자의 집적도를 향상시킬 수 있는 잇점이 있다.

Claims (1)

  1. 반도체기판 상에 소정 부분을 노출시키는 제 1 개구를 갖고, 산화실리콘 또는 질화실리콘으로 형성되는 제 1 차단층을 형성하고 상기 반도체기판에 제1 도전형의 제 1 이온주입영역을 형성하는 공정과,
    상기 제 1 차단층을 제거하고 상기 반도체기판 상에 제 2 도전형의 에피택셜층을 형성하는 공정과,
    상기 에피택셜층 상에 상기 제 1 이온주입영역과 대응하는 소정 부분을 노출시키는 제 2 개구를 갖고, 산화실리콘 또는 질화실리콘으로 형성되는 제 2 차단층을 형성하고 상기 에피택셜층에 제 1 도전형의 제 2 이온주입영역을 형성하는 공정과,
    상기 제 2 차단층 상에 상기 제 2 개구를 통해 상기 에피택셜층의 노출된 부분과 접촉되게 BSG(Boro Silicate Glass) 또는 PSG(Phospho Silicate Glass)로 형성되는 불순물함유층을 형성하는 공정과,
    상기 불순물함유층 내의 불순물을 에피택셜층으로 확산시키면서 상기 제 1 및 제 2 이온주입영역 내의 불순물이온을 활성화시켜 상기 에피택셜층에 소자분리영역을 형성하는 공정을 구비하는 반도체장치의 소자격리방법.
KR1019980054609A 1998-12-12 1998-12-12 반도체장치의소자격리방법 KR100299612B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980054609A KR100299612B1 (ko) 1998-12-12 1998-12-12 반도체장치의소자격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980054609A KR100299612B1 (ko) 1998-12-12 1998-12-12 반도체장치의소자격리방법

Publications (2)

Publication Number Publication Date
KR20000039301A KR20000039301A (ko) 2000-07-05
KR100299612B1 true KR100299612B1 (ko) 2001-11-30

Family

ID=19562522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980054609A KR100299612B1 (ko) 1998-12-12 1998-12-12 반도체장치의소자격리방법

Country Status (1)

Country Link
KR (1) KR100299612B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590398A (ja) * 1991-09-30 1993-04-09 Yokogawa Electric Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590398A (ja) * 1991-09-30 1993-04-09 Yokogawa Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20000039301A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
US6297132B1 (en) Process to control the lateral doping profile of an implanted channel region
EP0164449A2 (en) Process for producing a semiconductor integrated circuit device including a MISFET
KR910020895A (ko) 고밀도집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법
EP0076106B1 (en) Method for producing a bipolar transistor
US6001692A (en) Method of fabricating trench MOS
JP3184806B2 (ja) 半導体装置の製造方法
KR100299612B1 (ko) 반도체장치의소자격리방법
KR100200757B1 (ko) 반도체소자 및 그 제조방법
US5994737A (en) Semiconductor device with bird's beak
JPH0729971A (ja) 半導体装置の製造方法
JP2659190B2 (ja) 半導体装置の製造方法
JP2500318B2 (ja) 半導体装置の製造方法
KR100193338B1 (ko) 반도체 소자의 분리 구조 및 이의 제조 방법
KR100244416B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100609584B1 (ko) 반도체 소자의 제조방법
KR100253340B1 (ko) 모스 트랜지스터 제조방법
KR0124642B1 (ko) 반도체 소자의 제조방법
KR100402105B1 (ko) 반도체 소자의 제조 방법
JP3132880B2 (ja) 半導体装置の製造方法
KR19990026679A (ko) 트랜지스터의 제조방법
KR100292690B1 (ko) 반도체장치의활성영역분리방법
KR100202194B1 (ko) 반도체장치의 제조방법
JP2576513B2 (ja) バイポ−ラトランジスタの製造方法
KR100226496B1 (ko) 반도체장치의 제조방법
KR100439102B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee