KR100298954B1 - 드라이에칭방법및장치 - Google Patents

드라이에칭방법및장치 Download PDF

Info

Publication number
KR100298954B1
KR100298954B1 KR1019930003894A KR930003894A KR100298954B1 KR 100298954 B1 KR100298954 B1 KR 100298954B1 KR 1019930003894 A KR1019930003894 A KR 1019930003894A KR 930003894 A KR930003894 A KR 930003894A KR 100298954 B1 KR100298954 B1 KR 100298954B1
Authority
KR
South Korea
Prior art keywords
etching
gas
film
dry etching
effective exhaust
Prior art date
Application number
KR1019930003894A
Other languages
English (en)
Other versions
KR930020603A (ko
Inventor
구미하시다까오
쯔지모또가즈노리
다찌신이찌
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR930020603A publication Critical patent/KR930020603A/ko
Application granted granted Critical
Publication of KR100298954B1 publication Critical patent/KR100298954B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

드라이에칭방법 및 장치에 관한 것으로서, 이방성 에칭 및 오버에칭을 용이하게 실행할 수 있도록 하기 위해서, 피에칭 시료를 포함하는 진공실내로 에칭가스를 공급하는 스텝, 에칭가스의 양을 제어하는 스텝 및 시료를 에칭하고 시료상에 에칭을 억제하기 위한 보호막을 형성하여 시료상에 에칭패턴을 생성하는 스텝을 포함하는 드라이에칭방법에 있어서, 에칭가스를 교체하지 않고도 시료의 에칭패턴 측벽에 보호막이 생성되는 조건과 보호막이 생성되지 않는 조건 사이에서 변화되도록 진공실의 실효배기속도 또는 에칭가스의 유량을 조정하여 에칭가스와 시료의 반응에 의해 생성되는 에칭가스중의 에칭반응생성물의 양을 제어하며, 보호막은 에칭반응생성물의 퇴적에 의해 형성하였다.
이렇게 하는 것에 의해서 에칭중에 실효배기속도를 변화시키는 것에 의해 측벽형상을 제어한 고정밀도의 에칭을 실행할 수 있고, 가스를 교체하지 않고 이방성과 등방성의 에칭조건으로 변화시킬 수 있으므로 제조능률을 향상시킬 수 있다는 효과가 얻어집니다.
[색인어]
에칭반응생성물, 오버에칭, 실효배기속도, 에칭나머지, 시료, 보호막

Description

드라이에칭 방법 및 장치
본 발명은 드라이에칭방법 및 드라이에칭장치에 관한 것으로서, 특히 반도체상의 미세 이방성 패터닝에 적합한 드라이에칭방법 및 장치에 관한 것이다.
반도체집적회로의 미세 패터닝(가공)에 있어서 이방성 패터닝은 중요하다. 특히, 고집적도를 갖는 다이나믹 랜덤 액세스 메모리(DRAM)은 DRAM을 구성하는 MOS 트랜지스터의 게이트 에칭이나 축적 커패시터의 에칭에는 극미세 패터닝이 필요하다. 고이방성 패터닝은 드라이에칭을 통해 실현하는 것이 바람직하다.
최근, DRAM의 집적도를 높이기 위해, 축적 커패시터를 MOS 트랜지스터상에 형성하게 되었다. 이 축적커패시터를 패터닝하기 위해서는 단차상의 에칭이 필요하다. 고이방성에칭에서는 에칭스텝에서 막두께분의 에칭만을 실행할 때 단차 측벽에 에칭나머지가 생긴다. 이 에칭나머지를 제거하기 위해서는 오버에칭(즉, 에칭막두께분 이상의 에칭)이 필요하다.
일본국 특허공개공보 소화61-61423호에는 오버에칭방법의 1예가 기재되어 있다. 이 공보에 기재된 바와 같이, 에칭스텝후에 측벽보호막을 형상한 후 등방성에칭에 의해 에칭나머지를 제거한다. 오버에칭시의 하지층의 깎임(cut)을 방지하기 위해, 일본국 특허공개 공보 소화63-65628호에 기재된 방법은 측벽보호막의 형성후에 고선택성 에칭을 구비한다.
MOS트랜지스터의 게이트 및 축적커패시터는 다결정실리콘 또는 폴리사이드로 형성되는 경우가 많다. 레지스트 마스크를 사용하고 또 염소계 또는 브롬계 가스 플라즈마를 사용하여 폴리사이드 또는 다결정실리콘을 에칭하는 방법은 「1990년 제51회 추계응용 물리학회」의 “26p-ZF-1” 및 “26p-ZF-4”에 기재되어 있다.
일본국 특허공개공보 평성2-105413호에 기재된 방법은 미세패터닝이 대응하기 위해 가스의 교체(변경)에 의해 에칭의 이방성을 향상시킨다. 이 방법에서는 에칭성 가스 및 퇴적성 가스를 주기적으로 교체하는 것에 의해 고이방성을 실현한다.
소자 집적도를 더욱 향상시키기 위해서는 고이방성 에칭에 의해 수직형상을 형성할 필요가 있다. 그러나, 에칭후의 패터닝조건에 따라서는 측벽은 그것에 각도가 주어져서 테이퍼된다. 테이퍼에칭의 1예는 “Proceedings of Symposium on Dry Process(1986)”에 퇴적성 가스를 첨가하는 방법이 기재되어 있다. 또한, 일본국 특허공개공보 평성1-32633호에는 기판온도를 이용하여 사이드에칭 속도를 제어해서 테이퍼에칭을 실행하는 방법이 기재되어 있다.
오버에칭시에 등방성 에칭으로 교체하거나 또는 에칭성 가스 및 퇴적성 가스를 주기적으로 교체하는 상기 종래의 기술은 에칭가스의 교체를 필요로 한다. 따라서, 가스변경에 많은 시간이 걸려 제조능률(스루풋)이 떨어지는 것 및 각 에칭가스에 있어서의 프로세스 조건을 최적화하지 않으면 안된다는 문제가 있었다.
다결정실리콘의 에칭을 위해 레지스트 마스크를 사용하고 또 염소계 또는 브롬계 가스 플라즈마를 사용하는 공지의 방법은 마스크 및 피에칭층에 있어서의 반응생성물은 플라즈마중에서 활성화되어 시료에 재부착한다. 이 반응생성물로부터의 퇴적물은 측벽 보호막으로서 작용하여 사이드에칭을 방지하므로, 고이방성에칭을 실행할 수 있었다. 그러나, 종래는 이 반응생성물로부터의 퇴적량(재부착량)이 제어되고 있지 않았다. 따라서, 반응생성물의 퇴적량이 너무 많아 이물(dust)을 발생시켜 양품률을 저하시킨다는 문제가 있었다.
측벽보호막을 형성할 때, 반응생성물로부터의 퇴적량은 에칭스텝중에 변화한다. 예를 들면, 에칭속도는 단일의 웨이퍼에 대해 완전히 일정하지 않고 또한 피에칭층의 두께는 완전히 균일하지 않기 때문에, 에칭스텝종료 직전에는 피에칭층의 면적이 서서히 감소해 간다. 따라서, 발생되는 반응생성물의 수가 감소하므로, 반응생성물의 퇴적량은 감소한다. 즉, 에칭스텝 종료직전에는 측벽 보호막의 막두께가 감소한다. 그 결과, 측벽보호막이 피에칭층과 하지층 사이의 계면부근에서 얇아진다. 보호막의 이 얇아진 부분은 파괴되어 계면부근에서 이상(abnormal) 사이드에칭을 일으킨다는 문제가 있었다.
퇴적성 가스를 첨가하는 것에 의해 테이퍼에칭을 실행하는 상기 방법에서는 이물을 발생시켜 제조능률이 저하해 버린다. 기판온도를 제어하는 것에 의해 테이퍼에칭을 실행하는 방법에서는 기판온도를 안정하게 제어하는 것이 곤란하고, 또 기판온도를 조정하는 데에 많은 시간이 걸리므로 미세 제어가 곤란하다는 문제가 있었다.
본 발명의 목적은 이방성 에칭 및 오버에칭을 용이하게 실행할 수 있는 드라이에칭 방법 및 장치를 제공하는 것이다.
제1(a)도∼제1(d)도는 실효배기속도, 가스유량, 가스압력, 반응생성물의 비율의 시간의 경과에 따른 변화를 도시한 타이밍도.
제2도는 반응실내의 가스입자의 흐름을 도시한 도면.
제3도는 전체압력과 실효배기속도의 관계를 도시한 도면.
제4도는 전체압력과 에칭가스분압의 관계를 도시한 도면.
제5도는 반응실내의 에칭가스의 비율을 도시한 도면.
제6도는 실효배기속도와 함께 가스유량을 변화시켰을 때의 에칭가스의 분압을 도시한 도면.
제7(a)도∼제7(e)도는 본 발명의 드라이에칭방법의 1실시예에 따른 반도체장치의 제조공정도.
제8도는 본 발명의 기술에 따라 구성된 드라이에칭장치의 1실시예의 단면도.
제9도는 종래의 드라이에칭시의 플라즈마 발광강도변화를 도시한 도면.
제10(a)도~제10(c)도는 에칭스텝종료 직전의 피에칭층의 면적변화를 도시한 도면.
제11(a)도∼제11(d)도는 이상 사이드에칭을 설명하기 위한 반도체장치의 제조공정도.
제12(a)도 및 제12(b)도는 본 발명의 1실시예에 있어서의 반응생성물로부터의 플라즈마 발광강도와 콘덕턴스밸브의 열림정도의 시간경과에 따른 변화를 도시한 도면.
제13도는 본 발명의 기술에 따라 구성된 드라이에칭장치인 단면도.
제14도는 본 발명의 1실시예에 있어서의 실효배기속도의 시간에 대한 변화를 도시한 도면.
제15(a)도 및 제15(b)도는 실효배기속도와 측벽형상의 관계를 도시한 도면.
[1] 바람직한 실시예에 있어서 본 발명의 드라이에칭방법은 진공실내에 시료를 설치하는 스텝, 진공실내로 가스를 공급하는 스텝 및 공급된 가스에 의해 시료를 에칭하는 스텝을 포함하는 것이다. 상기 진공실의 실효배기속도와 상기 가스의 유량 중의 적어도 한쪽을 시료의 에칭패턴측벽에 퇴적막이 생성되는 조건에서 에칭측벽에 퇴적막이 생성되지 않는 조건으로 또는 그와는 역순으로 변화시킨다. 또, 상기 드라이에칭방법은 상기 진공실의 실효배기속도와 상기 가스의 유량 중의 적어도 한쪽을 주기적으로 변화시키는 스텝을 더 구비해도 좋다.
[2] 다른 실시예에 있어서 본 발명의 드라이에칭방법은 진공실내에 시료를 설치하는 스텝, 진공실내로 가스를 공급하는 스텝 및 시료를 에칭하는 스텝을 포함하고, 상기 진공실의 실효배기속도와 상기 가스의 유량 중의 적어도 한쪽을 시료의 에칭패턴측벽이 테이퍼형상으로 형성되는 조건에서 에칭패턴측벽이 수직형상 또는 언더커트형상으로 형성되는 조건으로 또는 그와는 역순으로 변화시킨다.
또한, 상기 진공실의 실효배기속도 또는 상기 가스의 유량 또는 그들 모두를 시료의 테이퍼에칭 패턴 측벽의 테이퍼형상이 변화하도록 또는 진공실로 유입되는 가스의 입자수가 소정값 이상으로 증가되거나 또는 소정값 이하로 감소하도록 변화시켜도 좋다. 이 경우, 상기 소정값은 상기 가스의 종류, 그 가스를 플라즈마로 변경하는 조건 또는 상기 시료부의 피에칭 재질 또는 상술한 것 중의 어느 1개 이상에 따라서 결정된 것이어도 좋다. 구체적으로, 상기 소정값은 시료에 입사(유입)하는 입자수의 3배인 것이 바람직하다.
[3] 또 다른 실시예에 있어서 본 발명의 드라이에칭방법은 또 시료의 층을 마스크패턴으로 에칭하는 스텝과 에칭나머지를 제거하는 오버에칭스텝을 구비하고, 상기 오버에칭스텝에 있어서의 진공실의 실효배기속도를 상기 에칭스텝의 그것보다 크게 설정한다. 또한, 상술한 바와 같이 상기 진공실의 실효배기속도와 상기 가스의 유량중의 적어도 한쪽을 상기 에칭스텝에서 피에칭층의 에칭패턴 측벽에 퇴적막이 생성되는 조건에서 상기 오버에칭스텝에서 피에칭층의 에칭패턴 측벽에 어떠한 퇴적막도 생성되지 않는 조건으로 변화시킨다.
[4] 또한 다른 실시예에 있어서, 플라즈마의 발광강도를 측정하고, 측정된 강도에 따라 진공실의 실효배기속도와 가스의 유량중의 적어도 한쪽을 제어한다.
마지막으로, 에칭스텝에 의해 노출된 하지층의 면적을 측정하고, 측정된 면적에 따라 진공실의 실효배기속도와 가스의 유량중의 적어도 한쪽을 제어해도 좋다.
본 발명은 상술한 4가지의 방법을 각각 실행하는 드라이에칭장치에 관한 것이다. 따라서, 본 발명의 드라이에칭장치는 진공실, 이 진공실내로 가스를 도입하는 도입구, 진공실내에 에칭대상으로 되는(피에칭) 시료를 지지하는 시료대를 구비하는 것이 바람직하다. 또, 바람직하게는 플라즈마의 발광강도를 측정하는 수단, 진공실의 실효배기속도를 제어하는 제어수단, 가스의 유량을 제어하는 제어수단, 측정수단으로부터의 신호에 따라서 상기 2가지 종류의 제어수단 중의 적어도 한쪽을 제어하는 수단을 더 구비하는 것이 바람직하다.
또, 다른 실시예에 있어서 본 발명은 에칭에 의해 노출된 하지층의 면적을 측정하는 수단, 진공실의 실효배기속도를 제어하는 수단, 가스의 유량을 제어하는 제어수단, 측정수단으로부터의 신호에 따라 상기 배기속도 제어수단과 유속제어수단 중의 적어도 한쪽을 제어하는 제어수단을 구비해도 좋다.
따라서, 본 발명에 있어서는 드라이에칭장치의 실효배기속도를 변경하면 에칭특성도 변화된다. 다른 에칭조건을 변경하지 않으면(즉, 실효배기속도만을 변경하면), 가스의 압력이 변화하므로 에칭특성은 변화한다. 압력을 일정하게 유지하기 위해 에칭가스의 유량을 동시에 변경하는 것에 의해서도 에칭특성은 변화한다.
실효배기속도와 에칭특성 사이의 관계를 다음과 같이 고찰한다. 제2도에 따르면, Q(ℓ/s)는 단위시간당 진공실내로 유입되는 에칭가스입자의 개수이고, S(m3/s)는 진공실의 실효배기속도이다. 어떠한 에칭반응도 일어나지 않을 때에는 진공실내의 가스압력P는
[식 1]
P=kTQ/S
로 된다. 여기서, k는 볼츠만정수이고, T는 가스의 절대온도이다.
에칭반응이 일어나고 있을 때에는 진공실내의 압력은 식 1의 값과는 다르다. 또한, 진공실은 에칭가스뿐만 아니라 그 자신의 에칭으로부터의 반응생성물도 포함한다.
실효배기속도와 에칭특성의 관계를 고찰하기 위해서, [1] 진공실내로 유입되는 에칭가스는 에칭반응에 의해 완전히 소비되고, [2] 1종류의 반응생성물만이 생성된다고 가정한다. 예를 들면, 유입되는 에칭가스가 염소가스이고, 실리콘기판을 에칭하는데 이 염소가스를 사용하면 진공실내의 유일한 반응생성물은 SiCl4이다.
실제로, 주된 부식액가스(etchant gas)는 할로겐원자가스이고, 비율결정(rate-determining) 스텝은 부식액가스를 공급하는 것이다. 반응생성물은 안정한 할로겐화합물이다. 따라서, 상기 가정은 현실의 에칭을 반영한 것이다.
따라서, 에칭속도는 에칭가스의 입사 플럭스(흐름)에 의해 에칭속도를 결정할 수 있다. 입사 플럭스는 압력에 의해 결정된다. 단위면적 및 단위시간당 유입(입사)되는 에칭가스 입자의 개수Γ1은 다음과 같이 에칭가스P1의 분압에 비례한다.
[식 2]
Γ1=αP1
이 경우, α는 다음식에 의해 결정되는 정수이며, 여기서 m1은 에칭가스입자의 질량이다.
[식 3]
웨이퍼면적을 W로 하면, 에칭가스의 소비는 단위시간당 Γ1W이다. 진공실이 마련된 배기계에 의해 단위시간당 배출되는 에칭가스 입자의 개수는 P1S/kT(식 1로부터)이다. 압력의 변동이 없을 때에는 유입되는 에칭가스 입자의 개수Q는 에칭처리시에 소비되는 에칭가스 입자의 개수(Γ1W)와 배기계에 의해 배출되는 에칭가스 입자의 개수(P1S/kT)의 합과 균형을 이룬다. 즉,
[식 4]
Q=Γ1W+P1S/kT
식 4에 식 2를 대입하면 P1은 다음과 같이 된다.
[식 5]
P1=kTQ/(S+αkTW)
반응생성물이 단위면적 및 단위시간당 웨이퍼에서 출사되는 개수Γ2는 유입되는 가스입자의 개수Γ1에 비례한다. 즉,
[식 6]
Γ2=xΓ1
이다.
예를 들면, 에칭가스입자가 염소원자이고 반응생성물이 SiCl4인 경우는 x는 1/4로 된다. 단위시간당 생성되는 반응생성물의 개수는 Γ2W이다. 압력 변동이 없을 때에는 에칭처리에 의해 생성되는 반응생성물의 개수와 배기계에 의해 배출되는 반응생성물의 개수는 동일하다.
반응생성물의 분압을 P2로 하면, 배기계에 의해 배출되는 반응생성물의 입자수는 단위시간당 P2S/kT이다. 즉,
[식 7]
Γ2W=P2S/kT
이다. 따라서, 식 7에 식 2 및 식 6을 대입하면 P2는 다음과 같이 얻어진다.
[식 8]
P2=xkTαWP1/S
진공실내의 압력P와 에칭가스의 분압P1및 반응생성물의 분압P2사이의 관계는 다음식으로 주어진다.
[식 9]
P=P1+P2
식 9에 식 5 및 식 8을 대입해서 P1및 P2를 소거(제거)하면, 다음식이 얻어진다.
[식 10]
PS2-kT(Q-α-WP)S-x(kT)2αWQ=0
이 식은 에칭반응시의 실효배기속도와 압력의 관계를 나타낸다.
식 10에서 S는 다음과 같이 얻어진다.
[식 11]
따라서, 소정의 값으로 압력을 설정하는 실효배지속도는 식 11을 사용하면 구할 수 있다. 그 값을 식 5에 대입하는 것에 의해, 에칭가스의 분압을 구할 수 있다. 상기 고찰에서는 웨이퍼에 입사되는 가스입자는 모두 에칭반응을 일으킨다고 가정한다. 따라서, 에칭속도는 에칭가스의 분압에 비례한다고 말할 수 있다.
다음에, 실효배기속도와 에칭특성의 관계를 검토한다. 이 예에서는 염소원자가스를 사용하고 반응생성물은 SiCl4이며, 가스의 온도는 실온으로 설정한다.
제3도는 100sccm의 가스유량 및 5인치 웨이퍼에 대하여 에칭가스유량을 일정하게 유지하고 실효배기속도만을 변화시켰을 때, 전체압력P와 실효배기속도S의 관계를 도시한 것이다. 점선은 반응이 일어나지 않는 경우의 압력과 배기속도의 관계를 나타내는 것이다. 즉, 식 1이 성립된다. 반응이 일어날 때 저압영역에서는 식 1이 성립하지만, 반응이 일어나면 가스입자수가 4개(염소원자)에서 1개(SiCl4)로 감소하므로 고압영역에서는 배기속도가 감소된다. 따라서, 압력을 유지하기 위해서는 입자수의 감소분만큼 밸브에 의해 배기속도를 감소시켜야 한다.
진공실내로 유입되는 에칭가스 입자의 개수가 에칭반응에 의해 소비되는 가스입자의 개수보다 압도적으로 많으므로, 저압영역에서는 식 1이 성립한다. 따라서, 에칭가스의 분압은 저압영역에서 높아지게 된다.
제4도는 가스유량을 일정하게 유지하면서 배기속도를 변화시켰을 때의 전체 압력과 에칭가스의 분압의 관계를 도시한 것이다. 제4도에 있어서, 점선은 어떠한 에칭반응도 일어나지 앓는 경우 즉 P=P1일 때의 에칭가스압력을 나타내는 것이다. 저압영역에서는 거의 모든 전체압력이 에칭가스의 분압으로 된다.
그러나, 고압영역에 있어서는 에칭가스의 분압에 대한 선은 P=P1선으로 내려간다. 이것은 반응생성물의 분압이 증가하는 즉 가스내의 반응생성물의 비율이 증가하는 것을 나타낸다.
제5도는 에칭가스의 비율을 도시한 것이다. 도면에서 알 수 있는 바와같이, 에칭가스 내용물은 저압영역에서 전체가스의 거의 100%이지만, 압력이 증가함에 따라(배기속도가 감소함에 따라) 감소한다.
따라서, 압력이 높아짐에 따라(배기속도가 감소함에 따라), 가스중의 반응생성물의 비율이 증가한다. 반응생성물의 비율이 증가하면, 반응생성물의 플라즈마중에서의 재해리 및 웨이퍼로의 재부착이 발생한다. 염소계 또는 브롬계 가스에칭처리시에 생성되는 측벽보호막은 레지스트 및 실리콘(Si)의 에칭반응생성물의 퇴적에 의해 형성된다. 종래의 에칭처리는 100sccm의 가스유량 및 5mtorr의 압력에서 5인치 웨이퍼를 패터닝하는 것이다. 제5도는 반응생성물에 70%의 가스가 사용된 것을 도시한 것이다.
그러나, 반응생성물로부터의 퇴적량은 제어할 수 있다. 반응생성물로부터의 퇴적량을 증가시키기 위해서는 실효배기속도를 저감시키고 가스중의 반응생성물의 비율을 증가시킨다. 반응생성물로부터의 퇴적량(재부착량)을 감소시키기 위해서는 실효배기속도를 증가시키고 가스중의 반응생성물의 비율을 감소시킨다. 실효배기속도를 증가시킨다는 것은 식 11의 우변에 있어서 (Q-αWP)의 값을 증가시키는 것이다. 그의 상한인 (Q-αWP)》0은 웨이퍼에 유입되는 에칭가스 입자의 개수가 에칭가스 입자의 유입수보다 많은 것을 나타낸다. 이 상황은 식 1을 만족하는 극한에 대응한다. 따라서, 실내의 거의 대부분의 입자는 에칭가스입자이고, 반응생성물로부터의 퇴적은 일어나지 않는다.
(Q-αWP)《0의 극한은 웨이퍼로 유입되는 에칭가스 입자의 개수가 에칭가스입자의 유입수보다 많은 것을 나타낸다. 이러한 극한에서는 실내의 대부분의 입자는 반응생성물이고, 이 반응생성물로부터의 퇴적량은 많다.
상술한 바와 같이, 반응생성물로부터의 퇴적량은 가스중의 반응생성물의 비율에 의해 결정되고, 이 비율은 Q와 αWP 사이의 관계에 의해 결정된다. 반응생성물로부터의 퇴적량을 감소시키기 위해서는 반응생성물의 비율을 20% 이하로 감소시킨다. 제5도의 예에서는 Q/αWP>3이면 실내의 반응생성물의 비율을 20%이하로 감소시킬 수 있다.
따라서, 상술한 예에서는 x=1/4이다. x=1일 때에는 식 11을 다음과 같이 나타낼 수도 있다.
[식 12]
S=kTQ/P
따라서, 식 1을 만족시킨다.
식 5에 식 12를 대입하면 다음의 식이 얻어진다.
[식 13]
P1=QP/(Q+αWP)
에칭가스의 비율P1/P는 다음과 같이 나타낼 수 있다.
[식 14]
P1/P=Q/(Q+αWP)
Q+αWP 대신 C를 대입하면 식 14는 다음과 같이 나타낼 수 있다.
[식 15]
P1/P=C/(C+1)
이 경우, 식 15는 가스중의 반응생성물의 비율이 20%이하로 감소되는 것을 나타낸다. 즉, 식 15는 C가 4보다 클 때 에칭가스의 비율이 80%이상으로 되는 것을 나타낸다. 따라서, Q/αWP가 3 또는 4를 초과할 때, 반응생성물로부터의 퇴적은 전혀 일어나지 않는다. 그러나, Q/αWP가 3이하 또는 4 이하일 때에는 반응생성물로부터의 퇴적이 일어난다.
상술한 바와 같이, 드라이에칭장치의 실효배기속도를 변화시키는 것만으로 반응생성물의 퇴적을 간단하게 제어할 수 있다. 그러나, 가스유량을 고정시켜 두면 압력이 변화하므로, 에칭속도를 포함하는 기본적인 에칭특성도 변화해 버린다. 또한, 실효배기속도의 변화에 따라 가스유량을 조정하여 압력을 일정하게 유지해 두는 것에 의해서도 반응생성물의 퇴적을 제어할 수 있다.
제6도는 압력을 0.5mtorr로 일정하게 유지하기 위해, 실효배기속도와 함께 가스유량도 변화시켰을 때의 에칭가스의 분압변화를 도시한 것이다. 제6도의 예도 제5도의 예와 동일한 시스템(계)에 의해 계산한 것이다.
Q/αWP가 3보다 클 때 진공실은 에칭가스에 의해 거의 완전히 점유된다. 그러나, Q/αWP가 3보다 작을 때에는 에칭가스의 분압은 감소한다. 이 경우, 반응생성물의 비율이 증가해서 반응생성물로부터의 퇴적이 일어난다. 이와 같이, 압력을 일정하게 유지하기 위해 가스유량 조정을 동일하게 실행해도 실효배기속도를 변화시키는 것에 의해 반응생성물로부터의 퇴적을 제어할 수 있다.
또한, 실효배기속도를 변화시키는 것에 의해 반응생성물로부터의 퇴적량을 제어해서 측벽형상을 사이드에칭에 인한 언더커트형상 또는 수직형상에서 테이퍼형상으로 변경할 수 있게 되었다.
실효배기속도를 주기적으로 변화시키는 것에 의해 에칭 및 퇴적을 교대로 반복하는 타임모듈레이션 에칭을 가스를 교체하지 않고 실현할 수 있게 되었다.
에칭스텝 종료직전의 피에칭층의 감소에 따라서 실효배기속도를 감소시켜 가는 것에 의해 반응생성물의 퇴적량을 제어하여 계면부근의 측벽보호막의 두께가 얇아지지 않도록 하는 것이 바람직하다. 그 결과, 계면부근의 이상 사이드에칭을 방지할 수 있었다.
드라이에칭장치의 실효배기속도의 변화는 플라즈마 발광강도 또는 플라즈마 발광의 특정파장의 강도변화에 따라 실행되므로, 에칭스텝 종료직전의 실효배기속도를 가스중의 반응생성물의 비율을 모니터하면서 제어할 수 있게 되었다. 또한, 실효배기속도의 변화를 에칭스텝 종료직전에 노출된 하지층의 면적 변화를 모니터하거나 또는 피에칭층의 면적 변화를 모니터하는 것에 의해 실현할 수 있으므로, 에칭스텝 종료직전의 실효배기속도를 정확하게 제어할 수 있게 되었다.
반응생성물로부터의 퇴적에 의한 측벽보호막의 형성은 염소 또는 브롬가스를 사용하는 다결정실리콘 및 폴리사이드의 에칭에 있어서 중요한 역할을 한다. 그러나, 오버에칭시에 측벽보호막을 형성할 필요는 없다. 본 발명에 따르면, 반응생성물로부터의 퇴적이 일어나지 않도록 오버에칭시에 실효배기속도를 높이고 있다. 그 결과, 오버에칭시에는 에칭속도가 증가되어 제조능률이 향상되었다.
또한, 오버에칭할 부분에는 어떠한 측벽보호막도 형성되지 않으므로, 에칭이 등방적으로 실행되어 단차상의 에칭나머지를 효과적으로 제거할 수 있게 되었다. 또한, 가스를 교체하지 않고 이방성 에칭을 등방성 에칭으로 변경할 수 있으므로 제조능률이 향상되었다.
[실시예 1]
이 실시예에서는 레지스트 마스크를 사용하고 Cl2플라즈마에 의해 다결정 Si를 에칭하였다.
시료구조를 제7(a)도에 도시한다. 실리콘기판(4)에는 1㎛의 단차가 있고, 이 위에 200nm의 두께를 갖는 SiO2막(3)을 하지층으로서 형성한 후에 다결정Si층(2)를 500nm두께로 퇴적시켰다. 그 후, 다결정 Si층(2)상에 1.5㎛의 두께를 갖는 레지스트마스크(1)을 형성하였다. 예를 들면, Si기판(4)는 5인치 웨이퍼이다.
Cl2가스 플라즈마를 사용하여 5mtorr의 압력에서 100sccm의 가스유량을 사용하여 에칭을 실행하고, 마이크로파 방전에 의해 플라즈마를 형성하였다. 이 경우, 드라이에칭장치의 실효배기속도는 170ℓ/s로 설정하였다. 웨이퍼온도는 10℃로 설정하고 Si기판(4)에 2MHz의 RF바이어스를 인가하였다.
이들 조건하에서, 통상은 사이드에칭이 일어난다. 그러나, 레지스트마스크를 사용하면 제7(b)도에 도시한 바와 같이 측벽보호막(5)가 형성되므로, 사이드에칭이 억제(제어)된다. 상기 에칭조건에서는 Q를 4.18×1019(ℓ/s)로 설정하고 αWP를 2.18×1020(ℓ/s)로 설정하면 Q/αWP는 0.19로 된다. 따라서, 반응생성물의 비율은 약 80%로 높고, 반응생성물로부터의 퇴적이 발생되어 측벽보호막(5)가 시료의 수직부에 형성된다. 측벽 이외의 부분에서는 유입 가스에 의해 에칭이 진행되기 때문에, 퇴적물은 즉시 제거되어 어떠한 퇴적막도 형성되지 않는다. 그러나, 에칭속도는 반응생성물로부터의 퇴적이 발생하지 않는 조건에 비해 감소된다. 따라서, 본 에칭조건에서는 에칭속도는 300nm/min이었다.
제7(c)도는 다결정Si막의 막두께분의 에칭이 종료한 상태를 도시한 것이다. 사이드에칭을 억제하는 것에 의해 고이방성 에칭을 실행했기 때문에 다결정Si층(2)의 에칭나머지가 단차 측벽에 존재한다. 따라서, 에칭나머지를 제거하기 위해서는 오버에칭 스텝이 필요하게 된다.
종래의 드라이에칭방법에서는 오버에칭 스텝조건도 에칭스텝조건과 동일하거나 또는 가스를 교체하여 오버에칭을 실행하였다. 그러나, 이 실시예에서는 실효배기속도를 증가시켜 오버에칭을 실행하였다.
오버에칭의 조건은 가스압력을 0.5mtorr로 설정하고, 가스유량을 160sccm으로 설정하며, 다른 조건은 상술한 에칭스텝과 마찬가지로 설정하였다. 그러나, 이 경우 실효배기속도는 4000ℓ/s로 설정하였다.
이들 에칭조건에서는 Q가 6.69×1019(ℓ/s)이고, Q/αWP가 2.18×1019(ℓ/s)이며, Q/αWP가 3.1이므로 반응생성물의 비율은 20%미만으로 된다. 따라서, 반응생성물로부터의 퇴적은 발생하지 않게 되므로, 에칭속도가 증가하여 등방성에칭이 진행하게 된다. 에칭속도는 상술한 에칭스텝 속도의 2배인 600nm/min의 속도가 얻어졌다(제7(d)도).
이 경우, 가스압력을 0.5 mtorr로 낮게 설정하므로, 유입 이온의 방향성이 높다. 따라서, 측벽보호막(5)는 거의 에칭되지(깎이지) 않는다. 에칭나머지의 측벽보호막이 한동안 남아 있지만, 어느 정도 오버에칭이 진행되면 에칭나머지의 수직부가 없어지므로 결국에는 제거된다. 그 후, 등방적으로 에칭이 순차 진행되기 때문에, 에칭나머지를 남기지 않고 오버에칭을 실행할 수 있다(제7(e)도).
제1도는 이상의 에칭조건에 대한 타이밍도이다. 제1(a)도는 실효배기속도의 시간 경과에 따른 변화를 도시한 타이밍도, 제1(b)도는 에칭가스유량의 시간경과에 따른 변화를 도시한 타이밍도, 제1(c)도는 가스압력의 시간경과에 따른 변화를 도시한 타이밍도, 제1(d)도는 반응생성물의 비율의 변화를 도시한 타이밍도이다. 오버에칭시의 실효배기속도를 높이는 것에 의해서, 오버에칭시의 에칭속도를 2배로 할 수 있어 등방적으로 에칭을 실현할 수 있다. 따라서, 오버에칭시간을 종래의 오버에칭시간의 1/2이하로 감소시킬 수 있었다.
그 결과, 매우 작은 양(미량)의 에칭나머지에 의한 단락 발생을 방지할 수 있었다. 또, 오버에칭스텝시에는 플라즈마중에 있어서의 레지스트로부터의 탄소의 비율이 감소하므로, SiO2층(3)과의 선택비가 높아져 저손상의 에칭을 실행할 수 있었다.
본 실시예는 레지스트 마스크를 사용한 염소플라즈마에 의한 다결정Si에칭에 대해서 기술한다. 본 발명은 측벽보호막을 사용하고 오버에칭이 필요한 에칭에는 모두 효과가 있다. 예를 들면, 산화막 마스크에서의 “Cl2+O2”에칭, 폴리사이드의 에칭, 브롬계 가스 플라즈마의 에칭, 알루미늄 및 텅스텐을 구비하는 금속의 에칭에도 마찬가지 효과가 있다.
[실시예 2]
제8도는 본 발명의 기술에 따라 구성된 다른 실시예를 나타내는 드라이에칭장치를 도시한 것이다. 이 장치에서는 진공실(19)로 에칭가스를 도입하고, 마이크로파발생기(17)에 있어서 2.45GHz의 전자기파 방사를 발생시키고, 이 전자기파 방사를 도파관(18) 및 마이크로파 도입창(14)를 거쳐 진공실(19)로 수송(전달)하여 에칭가스로 가스플라즈마를 발생시킨다. 고효율 방전을 위해, 솔레노이드 코일(15)를 진공실(19) 주변에 배치하고, 875가우스의 자계를 사용하는 전자 사이클로트론 공명을 이용하여 고밀도 플라즈마를 발생시켰다. 진공실(19)에는 시료대(16)이 있고, 그 위에 웨이퍼(6)을 설치해서 가스플라즈마에 의해 에칭을 실행한다.
에칭가스는 가스배관(11), 가스유량 콘트롤러(10) 및 버퍼실(12)를 거쳐 매시로 덮여진 또는 작은 구멍이 마련된 가스도입구(7)에서 진공실(19)로 도입된다. 에칭가스는 배기펌프(8)에 의해 진공실(19) 밖으로 배출된다. 이 때, 배기속도를 콘덕턴스밸브(9)에 의해 변경할 수 있다.
버퍼실(12)를 마련한 것과 가스도입구(7)의 구조에 의해 가스배출영역이 넓어진 것에 의해서, 가스의 유속을 1/3이하로 저감할 수 있고 또한 균일한 흐름으로 할 수 있었다. 또한, 가스배관(11)에서 진공실(19)로 가스를 도입할 때, 진공실(19)의 중심측에 대해 대칭으로 되도록 2개소 이상의 가스도입구(7)을 배치해도 좋다. 이것에 의해, 이 구조는 플라즈마 가스중의 가스분포의 치우침(편중)을 억제할 수 있었다.
시료대(16)에는 RF전원(13)을 마련하고, 400KHz에서 13.56MHz까지의 RF바이어스를 인가하도록 하였다. 시료대(16)에 냉각시스템 및 가열시스템을 구비하면, 웨이퍼온도를 제어한 에칭도 할 수 있다.
가스플라즈마로부터의 플라즈마의 발광을 수광장치(22)에 의해 수광해서 플라즈마발광의 스펙트럼을 결정한다. 수광장치(22)는 (20)으로 공동으로 나타낸 광전자 방출 분광기 및 광검출기와 연동한다. 광전자 방출 분광기 및 광검출기(20)은 특정 파장을 갖는 분광(스펙트럼)을 검출하고, 그 광강도를 전기적 정보로 변환하여 일괄제어유닛(21)로 송출한다. 광전자 방출 분광기 및 광검출기(20)은 특정한 파장을 갖는 분광 뿐만 아니라, 플라즈마발광 전체의 광강도도 측정할 수 있다.
일괄제어유닛(21)은 콘덕턴스밸브(9)의 동작도 제어한다. 상술한 구성으로 했으므로, 드라이에칭장치의 실효배기속도를 플라즈마 발광의 강도 변화에 따라 제어할 수 있게 되었다.
제9도는 종래의 드라이에칭장치에서 반응생성물에 기인하는 발광강도가 어떻게 변화하는가를 도시한 것이다. 반응생성물에 기인하는 발광강도는 에칭스텝중에는 일정하게 유지되고 에칭스텝종료 직전에는 서서히 감소하며, 발광강도가 서서히 감소하는 것은 제10도에 도시한 바와 같이 피에칭층(25)의 면적이 서서히 감소하여 하지층(26)이 노출되기 시각하기 때문이다. 발광강도가 감소하기 시작하는 시간(제9도의 t1)은 에칭속도가 가장 빠르게 될 때 그 층이 사라지기 시작하는 시간(제10(a)도)에 대응한다. 발광강도가 1/2정도로 되었을 때(제9도의 t2)에는 그 층의 면적도 1/2정도로 감소하고 있다(제10(b)도). 반응생성물에 기인하는 발광강도가 거의 사라지는(0으로 되는) 것은(제9도의 t3) 피에칭층(25)가 완전히 에칭되었을 때(제10(c)도)이다. 그러나, 여전히 측벽에는 그 층의 에칭나머지가 남아 있으므로 오버에칭이 필요하다.
제10(b)도에 도시한 바와 같이, 층(25)의 면적이 감소했을 때에는 반응생성물의 생성량도 작아진다. 그 때문에, 반응생성물로부터의 퇴적량도 감소한다. 따라서, 측벽보호막의 두께도 얇아진다. 이 상태를 제11도에 도시하였다.
제11(a)도는 하지층(26)을 Si기판(4)상에 퇴적하고, 이 하지층(26)상에 피에칭층(25)를 퇴적하며, 이 층(25)상에 마스크(27)을 형성한 구조를 도시한 것이다. 에칭스텝종료 직전의 상태를 제11(b)도에 도시한다. 도면에 도시한 바와 같이, 패턴측벽상에는 측벽보호막(5)가 형성된다. 에칭속도가 고속인 부분(제11(b)도의 좌측)에서는 반응생성물의 생성량은 하지층이 노출할 때까지 일정하게 유지된다. 따라서, 계면까지 측벽보호막(5)가 충분히 형성된다. 이에 대해 에칭속도가 느린 부분(제11(b)도의 우측)에서는 제10(b)도에 도시한 바와 같이, 층(25)의 면적이 감소한다. 따라서, 측벽보호막(28)의 두께는 하지층(26)과의 계면부근에서 얇아진다(제11(c)도). 그 때문에, 오버에칭시에 측벽보호막(28)이 파괴되어, 제11(d)도에 도시한 바와 같이 이상 사이드에칭부(29)가 계면에 발생하기 쉽다.
반응생성물의 생성량 감소에 따라 실효배기속도를 작게 하면, 가스중의 반응생성물의 양을 유지할 수 있으므로, 측벽보호막(5)의 두께를 유지할 수 있다. 이 실시예에서 설명한 드라이에칭장치에서는 반응생성물에 기인하는 발광강도를 모니터하고, 그 발광강도에 따라 실효배기속도를 제어할 수 있도록 하였다. 따라서, 측벽보호막의 두께가 얇아지지 않으므로, 이상 사이드에칭이 발생하지 않는다.
제12(a)도 및 제12(b)도는 실효배기속도 제어의 1예를 도시한 것이다. 에칭스텝종료 직전에 반응생성물에 기인하는 발광강도가 1/2정도로 감소한 것에 따라서, 콘덕턴스밸브(9)를 서서히 닫아서 반응생성물에 기인하는 발광강도가 일정하게 유지되도록 하였다. 이 기간중, 반응생성물로부터의 퇴적량은 일정하게 유지되므로, 측벽보호막(5)의 두께가 얇아지는 것을 방지할 수 있었다.
피에칭층이 완전히 에칭되면, 콘덕턴스밸브가 거의 닫히더라도 반응생성물에 기인하는 발광강도는 감소하기 시작한다. 그 후, 콘덕턴스밸브를 열어서 오버에칭스텝으로 진행할 수 있다. 그러나, 실효배기속도를 이미 작게 하고 있으므로, 에칭속도도 느려지게 된다. 이 때문에, 발광강도가 감소할 때까지 상당한 시간이 소요된다.
그러나, 본 실시예에서는 제조능률을 향상시키기 위해, 콘덕턴스밸브를 90%까지 닫았을 때의 타이밍을 에칭스텝의 종료점으로 간주하는 것에 의해 콘덕턴스밸브(9)를 열어서 오버에칭스텝으로 진행한다. 따라서, 발광강도를 모니터하면서 에칭스텝종료 직전의 실효배기속도를 작게 해 가는 것에 의해, 측벽보호막(5)의 두께가 감소하는 것을 방지할 수 있어 이상 사이드에칭이 발생하지 않는다.
에칭조건에 따라서는 콘덕턴스밸브를 80%까지 닫았을 때 오버에칭으로 진행해도 이상 사이드에칭이 발생하지 않는 경우도 있고, 콘덕턴스밸브를 90%이상 닫은 후에 오버에칭스텝으로 진행해도 이상 에칭이 발생하는 경우가 있다. 따라서, 실효배기속도를 더욱 정밀도좋게 제어하기 위해, 발광강도를 모니터하는 대신 피에칭층의 면적 또는 노출된 하지층의 면적을 모니터한다. 제13도는 이 구성의 1실시예를 도시한 것이다.
제13도에 도시한 실시예는 제8도에 도시한 드라이에칭장치의 수광장치(22) 및 광전자 방출 분광기 및 광검출기(20) 대신에 비디오카메라(23) 및 화상프로세서(24)를 구비한다. 카메라(23)에서는 에칭스텝 종료직전의 피에칭층(25)의 면적변화를 모니터하고, 화상프로세서(24)에서는 그 면적을 전기적 정보로 변환되어 일괄제어유닛(21)로 보낸다. 하지층 및 에칭층의 면적변화에 따라 실효배기속도를 조정하는 것에 의해, 측벽보호막의 두께를 일정하게 유지할 수 있고 이상 사이드에칭을 방지할 수 있었다.
이 실시예에 플라즈마 발광강도를 사용하는 모니터방법을 조합하는 것에 의해, 실효배기속도를 더욱 정밀도좋게 조정할 수 있다. 예를 들면, 에칭스텝종료 직전에는 플라즈마 발광강도가 일정하게 되도록 실효배기속도를 조정하고, 카메라시스템에서는 그 피에칭층이 삭감하는 시간을 모니터하여 오버에칭스텝으로 진행하는 타이밍을 정밀도좋게 결정할 수 있다.
[실시예 3]
실효배기속도에 따라 반응생성물로부터의 퇴적(재부착)인 발생하거나 또는 발생하지 않는다는 성질을 사용하면, 퇴적성 가스와 에칭성 가스를 교대로 교체해서 에칭을 실행하는 타임모듈레이션 에칭을 1종류의 가스로 실행할 수 있다. 이 실시예에서는 레지스트 마스크를 사용하고 Cl2플라즈마에 의해 다결정 Si를 에칭할 때, 제14도에 도시한 바와 같이 실효배기속도를 170ℓ/s 및 4000ℓ/s로 주기적으로 변화시켰다. 실효배기속도가 170ℓ/s일 때에는 압력을 5mtorr, 가스유량을 100sccm, 물온도를 10℃로 설정하였다. 이 때에는, 반응생성물로부터의 퇴적이 발생한다. 실효배기속도가 4000ℓ/s일 때에는 가스압력을 0.5mtorr, 가스유량을 160sccm으로 설정하였다. 이 때에는 반응생성물질부터의 퇴적이 발생하지 않게 되므로, 에칭속도가 증가하여 등방적으로 에칭이 진행된다.
상술한 바와 같이, 퇴적과 에칭을 주기적으로 반복하는 타임모듈레이션 에칭을 1종류의 가스만으로도 실행할 수 있고, 마이크로 로딩 효과가 없는 정확한 에칭을 실행할 수 있었다.
[실시예 4]
실효배기속도를 변경하는 것에 의해 반응생성물의 비율을 변경할 수 있다. 그 때문에, 퇴적속도를 제어할 수 있으므로, 테이퍼에칭의 테이퍼 각도를 실효배기속도에 따라 제어할 수 있게 된다.
제15도는 실효배기속도와 측벽형상의 관계의 1예를 도시한 것이다. 제15도에 도시한 특성은 레지스트 마스크를 이용하고 Cl2마이크로파 플라즈마에 의해 5인치 웨이퍼상의 다결정Si를 10℃의 웨이퍼온도 및 5mtorr의 압력에서 에칭을 실행했을 때의 특성이다.
이들 조건에서는 αWP는 2.18×1020(ℓ/s)이다. 따라서, αWP가 2.18×1020일 때보다 3배 큰 6.54×1020(ℓ/s)로 Q의 비율 또는 1600sccm 이상의 가스가 흐르도록 실효배기속도를 크게 하면, 반응생성물로부터의 퇴적이 발생하지 않으므로 사이드에칭에 의한 언더커트형상이 형성된다. 그 후, 실효배기속도를 작게 해 가면, 반응생성물로부터의 퇴적에 관한 효과에 의해서 사이드에칭량이 작아지고, 200sccm의 가스유량에서 사이드에칭은 발생하지 않게 되었다. 실효배기속도를 더욱 작게 하면, 반응생성물로부터의 퇴적에 의해 퇴적량은 증가하고 테이퍼각이 나타나기 시작한다. 10sccm의 가스유량에서는 테이퍼각이 70도이었다. 따라서, 실효배기속도를 변화시키는 것에 의해서, 측벽형상을 제어할 수 있었다.
또한, 가스유량을 예를 들면 200sccm에서 10sccm으로, 또 다시 200sccm으로 변경하는 것을 제외하고는 상술한 조건과 마찬가지의 조건에서 에칭을 반복하는 것에 의해, 측벽의 상부가 대략 수직이고 중앙부가 테이퍼각을 갖고 하부(바닥부)가 대략 수직인 구조를 얻을 수 있었다.
상술한 본 발명의 효과는 본 발명의 기술은 상기에서 구체적으로 기술한 에칭장치 뿐만 아니라 예를 들면 마그네트론 RIE(Reactive Ion Eching)장치 및 헬리콘(helicon)RIE 장치 등의 다른 장치에 적용해서도 마찬가지 효과가 확인된다. 또한, 본 발명의 기술을 알루미늄, 텅스텐, 텅스텐-실리사이드, 구리, GaAs, 질화실리콘막 등의 다른 에칭 재료에 대해 적용해도 마찬가지의 효과가 얻어진다.
이상, 본 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위내에서 여러가지로 변경가능한 것은 물론이다.
본 발명에 의하면, 에칭중에 실효배기속도를 변화시키는 것에 의해, 측벽형상을 제어한 고정밀도의 에칭을 실행할 수 있다. 또, 가스를 교체하지 않고 퇴적성과 등방성의 에칭조건으로 변화시킬 수 있으므로, 제조능률을 향상시킬 수가 있다.
또, 본 발명의 드라이에칭장치에 의하면 상기한 바와 같은 에칭을 용이하게 실행할 수 있다.

Claims (29)

  1. 피에칭물을 드라이에칭하는 동안에 제1의 실효배기속도에서 제2의 실효배기속도로 변화시키는 것을 특징으로 하는 드라이에칭방법.
  2. 제1항에 있어서, 상기 변화는 상기 피에칭물의 패턴측벽막을 형성하는 조건과 형성하지 않는 조건의 변화인 것을 특징으로 하는 드라이에칭방법.
  3. 제2항에 있어서, 상기 막은 에칭반응생성물로 이루어지는 것을 특징으로 하는 드라이에칭방법.
  4. 제1항에 있어서, 상기 변화는 에칭반응을 중단시키는 일 없이 실행되는 것을 특징으로 하는 드라이에칭방법.
  5. 기체에 형성된 막을 제1의 실효배기속도로 에칭하는 공정과 상기 막의 에칭나머지를 상기 제1의 실효배기속도보다 큰 제2의 실효배기속도로 오버에칭하는 공정을 포함하는 것을 특징으로 하는 드라이에칭방법.
  6. 제5항에 있어서, 상기 제1의 실효배기속도로 에칭하는 공정은 상기 막의 패턴측벽에 보호막을 형성하면서 상기 막을 에칭하는 공정인 것을 특징으로 하는 드라이에칭방법.
  7. 제5항에 있어서, 상기 오버에칭하는 공정은 상기 막을 등방적으로 에칭하는 공정인 것을 특징으로 하는 드라이에칭방법.
  8. 막의 패턴이 언더커트형상 또는 수직형상으로 되는 조건과 테이퍼 형상으로 되는 조건으로 실효배기속도를 변화시켜서 상기 막을 드라이에칭방법에 있어서, 드라이에칭하는 상기 실효배기속도를 변화시키는 공정은 상기 막과 상기 막을 에칭하는 에칭가스와의 반응생성물의 양을 변화시키는 공정인 것을 특징으로 하는 드라이에칭방법.
  9. 기체에 형성된 막에 입사하는 에칭가스입자수를 감소 또는 증가시키도록 실효배기속도를 변화시켜서 상기 막을 드라이에칭하는 드라이에칭방법에 있어서, 상기 실효배기속도의 변화에 따라서 상기 에칭가스와 유량을 변화시키고, 상기 기체가 배치된 용기의 압력은 실질적으로 일정한 것을 특징으로 하는 드라이에칭방법.
  10. 기체에 형성된 막에 에칭반응생성물로 이루어지는 측벽막을 형성하면서 상기 막을 에칭하고 상기 막의 노출된 면적의 감소에 따라 실효배기속도를 저하시키는 것을 특징으로 하는 드라이에칭방법.
  11. 기체에 형성된 막을 제1의 유량의 에칭가스로 에칭하는 공정과 상기 막의 에칭나머지를 상기 제1의 유량보다 큰 제2의 유량의 에칭가스로 오버에칭하는 공정을 포함하는 것을 특징으로 하는 드라이에칭방법.
  12. 제11항에 있어서, 상기 제1의 유량의 에칭가스로 에칭하는 공정은 상기 막의 패턴측벽에 보호막을 형성하면서 상기 막을 에칭하는 공정인 것을 특징으로 하는 드라이에칭방법.
  13. 제11항에 있어서, 상기 오버에칭하는 공정은 상기 막을 등방적으로 에칭하는 공정인 것을 특징으로 하는 드라이에칭방법.
  14. 기체의 단차부를 피복해서 형성된 제1의 막을 소정의 패턴을 갖는 제2의 막을 마스크로 해서 제1의 실효배기속도로 상기 단차부에 상기 제1의 막을 남기고 드라이에칭하는 공정과 상기 단차부에 남겨진 상기 제1의 막을 상기 제1의 실효배기속도보다 큰 제2의 실효배기속도로 오버에칭하는 공정을 포함하는 것을 특징으로 하는 드라이에칭방법.
  15. 제14항에 있어서, 상기 드라이에칭하는 공정은 상기 제1의 막과 상기 제2의 막의 패턴측벽에 에칭반응생성물로 이루어지는 보호막을 형성하면서 드라이에칭하는 공정인 것을 특징으로 하는 드라이에칭방법.
  16. 제14항에 있어서, 상기 기체는 기판상에 절연막이 마련된 기체이고, 상기 제1의 막은 다결정 실리콘막인 것을 특징으로 하는 드라이에칭방법.
  17. 용기, 상기 용기내에 에칭가스를 도입하는 도입구, 상기 용기내의 가스를 배출하는 배출구, 상기 에칭가스의 플라즈마를 발생시키는 수단, 상기 플라즈마의 발광강도를 측정하는 수단, 상기 용기의 실효배기속도를 제어하는 제1의 제어수단, 상기 에칭가스의 유량을 제어하는 제2의 제어수단 및 상기 측정하는 수단으로부터의 신호에 따라서 상기 제1 및 제2의 제어단의 적어도 한쪽을 제어하는 제3의 제어수단을 구비하는 것을 특징으로 하는 드라이에칭장치.
  18. 피에칭 시료를 포함하는 진공실내로 에칭가스를 공급하는 스텝, 상기 에칭가스의 양을 제어하는 스텝 및 상기 시료를 에칭하고 상기 시료상에 에칭을 억제하기 위한 보호막을 형성하여 상기 시료상에 에칭패턴을 생성하는 스텝을 포함하는 드라이에칭방법에 있어서, 상기 에칭가스를 교체하지 않고도 상기 시료의 상기 에칭패턴 측벽에 상기 보호막이 생성되는 조건과 상기 보호막이 생성되지 않는 조건 사이에서 변화되도록 상기 진공실의 실효배기속도 또는 상기 에칭가스의 유량을 조정하여 상기 에칭가스와 상기 시료의 반응에 의해 생성되는 상기 에칭가스중의 에칭반응생성물의 양을 제어하며, 상기 보호막은 상기 에칭반응생성물의 퇴적에 의해 형성한 것을 특징으로 하는 드라이에칭방법.
  19. 제18항에 있어서, 상기 진공실의 실효배기속도 또는 상기 에칭가스의 유량을 주기적으로 변화시키는 것을 특징으로 하는 드라이에칭방법.
  20. 제18항 또는 제19항에 있어서, 상기 측벽이 테이퍼형상으로 형성되는 조건과 상기 측벽이 수직형상 또는 언더커트형상으로 형성되는 조건 사이에서 상기 시료의 에칭패턴 측벽을 변화시키는 것을 특징으로 하는 드라이에칭방법.
  21. 제18항에 있어서, 상기 진공실의 실효배기속도 또는 상기 에칭가스의 유량을 제어하는 것에 의해 상기 시료의 에칭패턴 측벽의 각도를 변화시키는 것을 특징으로 하는 드라이에칭방법.
  22. 제18항에 있어서, 상기 에칭반응생성물의 퇴적은 상기 진공실에 유입되는 에칭가스 입자의 개수와 상기 시료에 유입하는 입자의 개수의 비율에 의존하고, 상기 비율이 3이하일 때에 퇴적이 발생하는 것을 특징으로 하는 드라이에칭방법.
  23. 제18항에 있어서, 마스크패턴을 형성하기 위해 상기 시료를 에칭하는 스텝과 에칭나머지를 제거하기 위해 상기 시료를 오버에칭하는 스텝을 포함하는 것을 특징으로 하는 드라이에칭방법.
  24. 제23항에 있어서, 상기 진공실의 실효배기속도는 상기 오버에칭 스텝시 쪽이 상기 에칭스텝시보다 높은 것을 특징으로 하는 드라이에칭방법.
  25. 제18항에 있어서, 상기 진공실의 실효배기속도 또는 상기 에칭가스의 유량은 상기 진공실내에서 생성되는 플라즈마 발광의 강도에 따라 제어하는 것을 특징으로 하는 드라이에칭방법.
  26. 제18항에 있어서, 상기 진공실의 실효배기속도 또는 상기 에칭가스의 유량은 상기 에칭스텝에 의해 노출된 하지층의 면적에 따라서 제어하는 것을 특징으로 하는 드라이에칭방법.
  27. 제18항에 있어서, 상기 실효배기속도 또는 상기 유량을 제어하는 것에 의해서 이방성 에칭을 등방성 에칭으로 변경하거나 또는 그의 역순으로 변경하는 것을 특징으로 하는 드라이에칭방법.
  28. 제27항에 있어서, 상기 시료의 단차상에서 막이 에칭되고, 상기 단차는 이방성 에칭의 제1단차와 등방성 에칭의 제2 단차를 포함하는 것을 특징으로 하는 드라이에칭방법.
  29. 제18항에 있어서, 상기 진공실내의 에칭가스의 압력을 제어하는 것을 특징으로 하는 드라이에칭방법.
KR1019930003894A 1992-03-18 1993-03-15 드라이에칭방법및장치 KR100298954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4061736A JPH05267249A (ja) 1992-03-18 1992-03-18 ドライエッチング方法及びドライエッチング装置
JP92-061736 1992-03-18

Publications (2)

Publication Number Publication Date
KR930020603A KR930020603A (ko) 1993-10-20
KR100298954B1 true KR100298954B1 (ko) 2001-11-30

Family

ID=13179782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003894A KR100298954B1 (ko) 1992-03-18 1993-03-15 드라이에칭방법및장치

Country Status (4)

Country Link
EP (1) EP0561402B1 (ko)
JP (1) JPH05267249A (ko)
KR (1) KR100298954B1 (ko)
DE (1) DE69325604T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069090A (en) * 1994-01-11 2000-05-30 Matsushita Electric Industrial Co., Ltd. Method and apparatus for semiconductor device fabrication
JP2720420B2 (ja) * 1994-04-06 1998-03-04 キヤノン販売株式会社 成膜／エッチング装置
JP2871460B2 (ja) * 1994-05-20 1999-03-17 株式会社日立製作所 シリコンのエッチング方法
US5702564A (en) * 1995-01-03 1997-12-30 Advanced Micro Devices, Inc. Method of etching conductive lines without undercutting
WO2000041211A1 (en) * 1998-12-30 2000-07-13 Lam Research Corporation Method and apparatus for etch rate stabilization
US6417013B1 (en) 1999-01-29 2002-07-09 Plasma-Therm, Inc. Morphed processing of semiconductor devices
JP2002353205A (ja) * 2000-08-28 2002-12-06 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられるウェハ処理装置並びに半導体装置
JP4431402B2 (ja) * 2002-04-08 2010-03-17 東京エレクトロン株式会社 プラズマエッチング方法
US7986843B2 (en) 2006-11-29 2011-07-26 Google Inc. Digital image archiving and retrieval in a mobile device system
JP2012169390A (ja) * 2011-02-14 2012-09-06 Hitachi High-Technologies Corp プラズマ処理方法
CN110005603B (zh) * 2019-04-23 2020-04-14 东北大学 一种微型真空泵抽气性能测试装置及方法
CN112853326B (zh) * 2021-01-06 2022-09-02 长江存储科技有限责任公司 一种膜层沉积方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579623A (en) * 1983-08-31 1986-04-01 Hitachi, Ltd. Method and apparatus for surface treatment by plasma

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147433A (ja) * 1983-02-14 1984-08-23 Hitachi Ltd エツチング装置
US4793897A (en) * 1987-03-20 1988-12-27 Applied Materials, Inc. Selective thin film etch process
JPH0383335A (ja) * 1989-08-28 1991-04-09 Hitachi Ltd エッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579623A (en) * 1983-08-31 1986-04-01 Hitachi, Ltd. Method and apparatus for surface treatment by plasma

Also Published As

Publication number Publication date
DE69325604T2 (de) 2000-03-09
EP0561402B1 (en) 1999-07-14
EP0561402A1 (en) 1993-09-22
DE69325604D1 (de) 1999-08-19
KR930020603A (ko) 1993-10-20
JPH05267249A (ja) 1993-10-15

Similar Documents

Publication Publication Date Title
US5795832A (en) Method and apparatus for dry etching
US6008133A (en) Method and apparatus for dry etching
US6004884A (en) Methods and apparatus for etching semiconductor wafers
US5733820A (en) Dry etching method
US5318667A (en) Method and apparatus for dry etching
KR100298954B1 (ko) 드라이에칭방법및장치
US5336365A (en) Polysilicon etching method
JPH05259119A (ja) プラズマ処理装置およびプラズマ処理方法
JP2001110784A (ja) プラズマ処理装置および処理方法
KR100801253B1 (ko) 절연막 드라이 에칭방법
JP2001332534A (ja) プラズマ処理方法及びプラズマ処理装置
US5635021A (en) Dry etching Method
US7244625B2 (en) Plasma processing method and plasma processing device
US6228774B1 (en) High aspect ratio sub-micron contact etch process in an inductively-coupled plasma processing system
US6087266A (en) Methods and apparatus for improving microloading while etching a substrate
EP0512677B1 (en) Plasma treatment method and apparatus
JP3418045B2 (ja) ドライエッチング方法
JPH1064886A (ja) ドライエッチング装置およびドライエッチング方法
JPH0458176B2 (ko)
JP3644013B2 (ja) 半導体装置の製造方法
JP3752468B2 (ja) 半導体装置の製造方法
JP3752464B2 (ja) 半導体装置の製造方法
US5904862A (en) Methods for etching borophosphosilicate glass
JPH06216069A (ja) エッチング方法及び装置
JPH0845917A (ja) プラズマ処理装置およびプラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
G170 Publication of correction
O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
G170 Publication of correction
G171 Publication of correction by opposition
FPAY Annual fee payment

Payment date: 20050531

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee