KR100290170B1 - 엑스레이 디텍터 및 그 제조방법 - Google Patents
엑스레이 디텍터 및 그 제조방법Info
- Publication number
- KR100290170B1 KR100290170B1 KR1019980041815A KR19980041815A KR100290170B1 KR 100290170 B1 KR100290170 B1 KR 100290170B1 KR 1019980041815 A KR1019980041815 A KR 1019980041815A KR 19980041815 A KR19980041815 A KR 19980041815A KR 100290170 B1 KR100290170 B1 KR 100290170B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- forming
- common electrode
- drain
- source
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 5
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 238000002161 passivation Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims description 82
- 239000010408 film Substances 0.000 claims description 51
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000003860 storage Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 7
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 description 36
- 230000005669 field effect Effects 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000001459 lithography Methods 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- -1 boron ions Chemical class 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002594 fluoroscopy Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229940065287 selenium compound Drugs 0.000 description 1
- 150000003343 selenium compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- PGAPATLGJSQQBU-UHFFFAOYSA-M thallium(i) bromide Chemical compound [Tl]Br PGAPATLGJSQQBU-UHFFFAOYSA-M 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 엑스레이 디텍터에 관한 것으로서, 엑스레이 디텍터의 화질저하를 방지하고, 동영상 재현에 필요한 고속 스위칭 동작의 엑스레이 디텍터를 실현하는 데 그 목적이 있다.
기판 상에 다결정 실리콘으로 이루어진 복수개의 아일랜드를 형성하는 단계와, 각 아일랜드의 중앙의 채널 영역과 양 끝단의 불순물 영역, 그리고 채널 영역과 불순물 영역 사이의 오프셋 영역을 형성하는 단계와, 아일랜드 상에 게이트 절연막을 증착하는 단계와, 게이트 절연막 상에 채널 영역 상부의 게이트 전극과, 게이트 전극과 동일평면 상에 위치하는 제 1 공통전극을 형성하는 단계와, 게이트 전극 및 제 1 공통전극 상에 제 1 보호막을 형성하는 단계와, 불순물 영역의 보호막에 소스 및 드레인 전극용 콘택홀과, 제 1 공통전극 상의 보호막에 제 2 공통전극용 콘택홀을 형성하는 단계와, 소스 및 드레인 전극용 콘택홀을 통해 불순물 영역과 접속하는 소스 및 드레인 전극과, 제 2공통전극용 콘택홀을 통해 제 1 공통 전극과 접속하는 제 2 공통전극을 형성하는 단계와, 소스 및 드레인 전극과 제 2 공통전극 상에 제 2 보호막을 형성하는 단계와, 드레인 전극 상의 제 2 보호막에 화소 전극용 콘택홀을 형성하는 단계와, 화소전극용 콘택홀을 통해 드레인 전극과 접속하는 화소전극을 형성하는 단계와, 화소전극 상에 광도전막을 형성하는 단계와, 광도전막 상에 도전전극을 형성하는 단계를 포함하는 엑스레이 디텍터 제조 방법 과 그 방법에 의해 제조된 엑스레이 디텍터를 개시하고 있다.
Description
본 발명은 엑스레이 디텍터에 관한 것으로서, 더 상세하게는, 엑스레이 디텍터 패널의 스위칭 소자로서 동작하는 박막 트랜지스터에 관한 것이다.
제1도에 도시된 바와 같이, 일반적인 엑스레이 디텍터의 주요 구성을 살펴보면, 기판(1) 상에 박막 트랜지스터(3, TFT)가배열되어 있다. 그리고, 박막 트랜지스터(3)는 전하를 모으는 역할을 하는 스토리지 캐패시터(10)와 연결되어, 스캐닝 집적회로(미도시)에 의해 박막 트랜지스터(3)가 스위칭 작용을 하면 스토리지 캐패시터에 저장된 전하는 데이터 집적회로(미도시)로 흐르게 된다. 또한, 광도전막(2)과 스캐닝(미도시) 및 데이터 집적 회로(미도시)등이 구성되어 있다.
광도전막(2)은, 입사되는 전기파나, 자기파등 외부 방사선의 신호강도에 비례하여, 내부적으로 전기적인 신호 즉, 전자및 정공쌍(6)을 형성한다. 광도전막(2)은 외부의 신호, 특히 엑스레이를 검출하여 전기적인 신호로 변환하는 변환기의 역할을 한다. 엑스레이 광에 의해 형성된 전하는, 광도전막 상부에 위치하는 도전전극(7)에 인가된 전압(Ev)에 의해 광도전막(2) 하부에 위치하는 화소 전극(8)에 모여지고, 외부에서 접지된 공통전극과 함께 형성된 스토리지 캐패시터(10)에 저장된다(제1도).
엑스레이 디텍터에 사용되는 박막 트랜지스터는 비정질실리콘박막(amorphous silicon film)을 활성층(active layer)으로사용하는 비정질 실리콘 박막 트랜지스터가 주류이다. 비정질 실리콘 박막은 저가의 유리기판과 같은 대형 절연기판 상에 저온에서 형성하는 것이 가능하기 때문에 융점이 낮은 유리기판 상에 형성할 필요가 있는 엑스레이 디텍터의 박막 트랜지스터에 적용되고 있다.
제2도에 도시된 바와 같이, 비정질 실리콘 박막 트랜지스터의 구조에는 일반적으로 역 스태거드형 구조가 적용되고 있다. 역 스태거드형 박막 트랜지스터란 스태거드형 구조에서 게이트 전극의 위치가 바뀐 것으로, 반도체층(14)을 사이로 게이트(11)와 소스(16) 및 드레인(15) 전극이 다른 평면상에 존재하는 구조이다. 즉, 게이트 전극(11)이 채널 역할을 하는 반도체층(13) 하부에 형성되는 구조를 말하는데, 반도체층(13) 상부에는 오옴익(ohmic)접촉층(14)과 소스(15) 및 드레인전극(16)이 형성된다.
역 스태거드형 구조의 채널은 반도체층(13)인 비정질 실리콘 박막중 소스 전극(16)과 드레인 전극(15) 사이에 존재하는영역을 말하기 때문에, 스위칭 동작에 의해 실제로 전류가 흐르는 영역이 된다.
제2도는 일반적인 역 스태거드형 구조의 비정질 실리콘 박막 트랜지스터를 나타낸 그림으로, S는 채널의 길이는 나타내고 L은 S에 공정상의 마진(ΔL)을 더한 것으로 S+(2×ΔL)이 된다. 이상적으로는 L=S가 최적이지만 포토리소그래피(photolithogr aphy) 공정상 레지스터 노광시에 패턴과 레지스터를 일치시키기 위해서는 공정상의 채널 마진(ΔL)이 필요하다. 이러한 채널 마진(ΔL)이 크면 클수록 박막 트랜지스터의 전계효과 이동도는 감소하고, 일정한 채널 마진은 일정한 전계효과 이동도를 가진다.
역 스태거드형 구조는 박막 트랜지스터의 먼저 게이트 전극(11)을 형성하고 그 상부에 게이트 절연막(12)을 형성할 수 있기 때문에, 비정질 실리콘 박막 트랜지스터 제조 공정중 가장 높은 온도(300℃ 이상)에서 이루어지는 게이트 절연막(12) 형성 공정 후에 비정질 실리콘 박막(13)을 형성할 수 있다.
비정질 실리콘 박막(13)은 열에너지가 높을수록 비정질 실리콘 박막(13) 내의 전자를 트랩 하는 결함상태(defect state)를 증가시키기 쉬운 특성이 있기 때문에, 높은 온도(300℃ 이상)에서 증착 되는 게이트 절연막(12) 증착한 후에 게이트 절연막(12)보다 낮은 온도(250℃ 이하)에서 비정질 실리콘 박막(13)을 증착 함으로써, 열에너지에 의한 손상을 줄일 수 있어서 우수한 특성의 비정질 실리콘 박막 트랜지스터를 제작할 수 있다.
역 스태거드형 비정질 실리콘 박막 트랜지스터는 실제로 전류가 흐르는 활성층이 비정질 실리콘 박막(13)이기 때문에, 박막 트랜지스터의 전기적 특성은 비정질 실리콘 박막(13)의 전기적 특성에 관계된다. 비정질 실리콘 박막(13)은 원자배열의 불규칙성과 무질서(disorder) 때문에 광학적 밴드갭(optical band gap)내에 전자를 트랩 하는 결함상태(defect state)가 결정질 실리콘(crystall line silicon)보다 많은 전기적 특성을 가진다.
결함상태는 비정질 실리콘 박막(13) 내의 전자를 트랩 하여 전기적 특성을 열화(degradation) 시키지만, 결함상태를 적게조절함으로써 비정질 실리콘 박막(13)을 박막 트랜지스터에 적용하고 있다.
이러한 비정질 실리콘 박막(13)을 사용한 박막 트랜지스터는 결함밀도(defect density)가 적기 때문에 온 전류가 증가하고, 이에따라 오프 전류에 대한 온 전류의 비가증가하여 안정한 스위칭 동작을 할 수 있다.
또한, 비정질 실리콘 박막(13)을 사용한 박막 트랜지스터의 전계효과 이동도(Field effect mobility)는 대부분 1㎠/v·sec보다 작은 값을 가지는데, 결함밀도를 줄임으로 인해 전계효과이동도를 1㎠/v·sec 까지 개선할 수 있다.
그러나, 플로로스코피(Fluoroscopy)와 같은 엑스레이 디텍터는 초당 30 프레임 이상의 엑스레이 이미지 상을 만들어 내는 고속동작을 하기 때문에, 엑스레이 디텍터에 사용되는 스위칭 소자의 전계효과 이동도는 30㎠/v·sec 이상 되어야 한다. 이러한 이유로 전계효과 이동도가 낮은 비정질 실리콘 박막 트랜지스터는 엑스레이 디텍터에 사용하기 어려운 문제점이 있다.
또한, 제2도에 도시된 바와 같이, 소스 전극(16)과 게이트 전극(11), 드레인 전극(16)과 게이트 전극(11) 사이에는 구조상 오버랩(Δ S-Δ L)이 발생하는데, 여기서는 오믹콘택층(14)은 게이트 전극(11)과 Δ S 만큼 오버랩되어 있기 때문에, 게이트 전극(11)은 게이트 절연막(12) 및 비정질 실리콘 박막(13)을 사이에 두고 소스(16) 및 드레인 전극(15)과 오버랩(Δ S) 부분 만큼의 기생 캐패시터(parasitic capacitor)를 형성하게 되고, 오버랩(ΔS)의 정도에 따라 기생 캐패시터의 정전용량이 달라진다. 따라서, 박막 트랜지스터가 오프 상태일 때에도 기생 정전용량에 의한 누설 전류가 발생하는 문제점 있다.
또한, 제2도에서 상술한바와 같이, 역 스태거드형 비정질 실리콘 박막 트랜지스터는 공정상의 공정마진(ΔL)과 오버랩(ΔS)이 필요하기 때문에 박막 트랜지스터의 크기가 그만큼 커지게 된다. 따라서, 전하를 모으는 스토리지 캐패시터의 개구부가 상대적으로 작아져 해상도가 작아지는 문제점이 있다.
상기 문제점을 해결하기 위해서 본 발명은, 기존의 엑스레이 디텍터에서 스위칭 소자로 쓰이는 비정질실리콘박막 트랜지스터의 오버랩(ΔS)에 의한 화질저하를 방지하고, 초당 30 프레임 이상의 동영상 재현에 필요한 고속 스위칭 동작을 하는 엑스레이 디텍터를 실현하는 데 그 목적이 있다.
제1도는 기존 엑스레이 디텍터 패널의 한 화소에 해당하는 부분의 단면도.
제2도는 기존의 엑스레이 디텍터의 스위칭 소자로 쓰이는 역 스태거드형 비정질 실리콘 박막 트랜지스터의 단면도.
제3도는 본 발명의 제 1 실시예에 따른 엑스레이 디텍터의 한 화소에 해당하는 평면도.
제4(a)도 ∼ 제4(k)도는 본 발명의 제 1 실시예에 따른 엑스레이 디텍터 패널을 형성하는 공정도.
제5도는 본 발명의 제 2 실시예에 따른 엑스레이 디텍터의 한 화소에 해당하는 평면도.
제6(a)도 ∼ 제6(e)도는 본 발명의 제 2 실시예에 따른 엑스레이 디텍터 패널을 형성하는 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 (Glass) 22 : 데이터 배선
24 : 게이트 배선 52,53 : 도핑층
55 : 게이트 절연막 54 : 액티브층
58 : 제 1 공통전극 63 : 드레인 전극
64 : 소스 전극 65 : 제 2 공통전극
66 : 캐패시터 절연막 68 : 화소 전극
69 : 광도전막 70 : 도전전극
상기와 같은 본 발명의 목적을 달성하기 위해 본 발명은 기판 상에 다결정실리콘으로 이루어진 액티브층을 형성하는 단계와, 상기 액티브층을 복수개의 아일랜드로 형성하는 단계와, 상기 각 아일랜드 중앙의 채널 영역과 양 끝단의 불순물영역, 그리고 상기 채널 영역과 상기 불순물 영역 사이의 오프셋 영역을 형성하는 단계와, 상기 아일랜드 상에 게이트 절연막을 증착하는 단계와, 상기 게이트 절연막 상에 채널 영역 상부의 게이트 전극과, 상기 게이트 전극과 동일평면 상에 위치하는 제1공통전극을 형성하는 단계와, 상기 게이트 전극 및 상기 제 1 공통전극 상에 제 1 보호막을 형성하는 단계와, 상기 불순물 영역의 상기 보호막에 소스 및 드레인 전극용 콘택홀과, 제1공통전극 상의 상기 보호막에 제 2 공통전극의 콘택홀을 형성하는 단계와, 상기 소스 및 드레인 전극 콘택홀을 통해 상기 불순물 영역과 접속하는 소스 및 드레인 전극과, 상기 제 2 공통전극용 콘택홀을 통해 상기 제1공통전극과 접속하는 제 2 공통전극을 형성하는 단계와, 상기 소스 및 드레인 전극과 제 2 공통전극 상에 제 2 보호막을 형성하는 단계와, 상기 드레인 전극 상의 제2보호막에 화소 전극용 콘택홀을 형성하는 단계와, 상기 화소 전극용 콘택홀에 상기 드레인 전극과 접속하는 화소 전극을 형성하는 단계와, 상기 화소 전극 상에 광도전막을 형성하는 단계와, 상기 광도전막 상에 도전전극을 형성하는 단계를 포함하는 엑스레이 디텍터 제조 방법과 그 방법에 의해 제조된 엑스레이 디텍터를 제시하고 있다.
이하, 본 발명의 실시예에 따른 구성과 작용을 첨부된 도면을 참조하여 설명한다.
[제 1 실시예]
이해를 돕기 위해 본 발명에 의한 엑스레이 디텍터의 한 화소에 해당하는 기판의 평면도 제3도와, 제3도의 절단선 IV-IV로 자른 단면으로 나타낸 공정 단면도인 제4(a)∼4(k)도를 참조하여 설명한다.
제3도는 본 발명에 따른 제 1 실시예를 나타낸 도면으로서, 스위칭 소자로 오프셋(Offset) 구조의 다결정실리콘 박막 트랜지스터를 적용한 엑스레이 디텍터 패널의 한 화소에 해당하는 평면도이다.
절연기판인 유리기판(1:glass)에 500Å 두께의 플라즈마 기상 증착법(Plasma chemical vapor deposition)이나 저압화학기상증착법(Low pressurechemical vapor deposition : LPCVD) 방법으로 비정질 실리콘막을 증착한 후, 다결정 실리콘을 형성한다. 다결정 실리콘의 박막의 성장은 비정질 실리콘 박막에 기판온도를 250℃ 정도로 가열하면서 엑시머 레이저를 가해서 성장하는 레이저 열처리 방법과 비정질실리콘 상에 금속을 증착하여 다결정 실리콘을 형성하는 금속유도결정화(metal induced crystallization : MIC) 방법과, 비정질 실리콘을 고온에서 장시간 열처리하여 형성하는 고상 결정화(solid phase crystallization : SPC) 방법, 그리고 기판 상에 직접 다결정 실리콘을 증착하는 증착 방법이 주로 사용된다. 다음에, 제 1 포토리소그래피 공정에 의해 다결정 실리콘박막의 아일랜드(50)를 패터닝한다(제3도, 제4(a)도).
다결정 실리콘 박막은 결정영역과 비정질 영역이 혼재하는 실리콘 박막으로서 박막 트랜지스터에 적용할 경우에 비정질실리콘 박막에 비해 30 ∼ 100배 높은 전계효과 이동도를 가진다. 이러한 전계효과 이동도는 다결정실리콘 박막내의 결정영역이 커질수록, 즉 결정입자 크기가 커질수록 커진다. 또, 이 결정 영역을 균일한 크기로 형성시킴으로써, 다결정실리콘 박막 내에 혼재하는 비정질 영역을 줄일 수 있기 때문에, 높은 전계효과 이동도를 가질 수 있다.
다결정 실리콘 박막을 박막 트랜지스터에 적용할 경우에 높은 전계효과 이동도로 인해서 고속의 스위칭 동작을 할 수 있다. 예를 들어, 10MHz 정도의 클락 주파수로 구동되는 구동회로를 엑스레이 디텍터에 적용할 경우에 박막 트랜지스터의 전계효과 이동도는 30㎠/V·sec 내지 50㎠/V·sec 이상을 요구한다. 이러한 높은 전계효과 이동도로 다결정실리콘 박막트랜지스터는 초당 30 프레임 이상의 엑스레이 이미지를 만들어 내는 플로로스코피(Fluoroscopy)와 같은 동영상 구현에 충분한 스위칭 동작을 한다.
이 후, 제 2 리소그래피 공정으로 다결정 실리콘 박막의 아일랜드(50) 내에 소스(53) 및 드레인(52) 영역을 형성하기위한 포토레지스트막(51)을 형성하고, 포토레지스트막(51)을 마스크로 다결정 실리콘 박막의 아일랜드(50) 내에 인(P) 이온이나 붕소(B)이온 등의 불순물을 도핑 하여 소스(53) 및 드레인(52) 영역(53)을 형성한다. 여기서, 불순물이 도핑 되지 않은 영역의 일부는 박막 트랜지스터의 채널 영역(54)이 된다.
이때, 불순물의 도핑은 플라즈마 방법에 의해 포스핀(PH3)이나 보론(B2H6) 가스를 이온화하여 저에너지를 가진 인 이온이나 붕소 이온을 만들고, 생성된 이온을 전압차에 의해 가속시킴으로써 이루어질 수 있는데, 불순물 도핑 작업 후, 소스 영역(53)과 채널 영역(54) 사이 및 드레인 영역(52)과 채널 영역(54) 사이에는 불순물이 도핑되지 않은 오프셋 영역(54a)이 형성된다. 이러한 오프셋 영역(54a)은 저항층으로 작용하여 다결정 실리콘 박막 트랜지스터의 누설 전류를 감소시킨다.
불순물의 도핑시 인 이온을 도핑하면 n형 박막 트랜지스터를 형성할 수 있고, 붕소이온을 도핑 하면 p형 박막 트랜지스터를 형성할수 있다. 제시된 도핑 가스이외에도 용도에 따라 다른 종류의 가스를 사용할 수 있으며, 이후, 마스크로 사용한 포토레지스 막을 제거한다(제4(b)도, 제4(c)도).
제 2 리소그래피 공정을 완료한 후에, 플라즈마 기상증착 방법이나 LPCVD 방법으로 1000Å 정도의 두께를 가지는 게이트 절연막(55)을 증착하고, 몰리브덴(Mo)과 알루미늄(Al)을 각각 500Å, 3000Å 정도의 두께로 순차적으로 증착하여 금속도전층(56)을 형성한다. 여기서는 금속도전층(56)을 이중층으로 형성하였으나, 금속도전층(56)은 용도에 따라 몰리브덴, 탄탈(Ta), 텅스텐(W) 또는 안티몬(Sb) 등과 같은 고융점을 가지는 내화금속이나, 알루미늄 또는 알루미늄 합금과 같은 금속을 이용하여 단일층으로 형성할 수도 있다 (제4(d)도).
이어, 제 3 리소그래피 공정에 의해 금속도전층(56)을 패터닝하여 게이트 배선(24), 게이트 전극(57) 및 제 1 공통전극(58)을 형성한다. 이때, 게이트 전극(57)은 채널 영역(54) 상부에 형성되어 소스(53) 및 드레인(52) 영역(52)과 일정한 거리(A)를 가지며, 이 거리(A)는 오프셋 영역(54a)의 길이와 같다. 제 1 공통전극(58)은 스토리지 캐패시터의 하부전극으로서 역할을 하고 외부에 접지(도시하지 않음)하고 있다(제3도, 제4(e)도).
다음에, 실리콘 산화막을 증착하여 제 1 보호막(59)을 형성하고, 제 4 리소그래피 공정에 의해 제 1 보호막(59)을 패터닝하여 소스 영역(53)과 드레인 영역(52) 상부에 소스 영역 콘택홀(61)과 드레인 영역 콘택홀(60)을 각각 형성한다. 이때, 스토리지 캐패시터의 하부전극으로서 역할을 하는 제 1 공통전극(58)과 이후 형성되는 제 2공통전극을 연결하기 위한 제 1 공통전극 콘택홀(62)도 함께 형성된다(제4(f)도).
다음에, 배선의 단선을 방지하고 낮은 저항을 가질 수 있도록 3000Å 두께의 알루미늄 층과 500Å 두께의 몰리브덴층을 연속으로 순차 증착하여 금속막을 증착한다. 금속막은 게이트 금속층과 동일하게 단일층 이상의 구조로 할 수 있으며, 알루미늄 층과 몰리브덴층 이외에 적절한 도전물질을 사용할 수 있다.
이어, 제 5 리소그래피 공정에 의해, 금속막을 패터닝하여 데이터배선(22)과 소스 전극(64), 드레인 전극(63) 및 제 2 공통전극(65)을 형성한다. 소스 전극(64)과 드레인 전극(63)은 각각 소스 콘택홀(61) 및 드레인 콘택홀(60)을 통하여 소스(53) 및 드레인(52) 영역과 접촉한다(제4(g)도).
여기서,게이트 전극(57)과 소스 영역(53) 및 드레인 영역(52)이 오버랩 되지 않도록 형성하기 때문에 소스 전극(64) 및 드레인 전극(63)은 게이트 전극(57)과 캐패시터를 형성하지 않는다. 이러한 오버랩에 의한 캐패시터가 발생하지 않기 때문에, 박막 트랜지스터가 오프 상태에서도 스토리지 캐패시터에 저장된 전하가 오버랩에 의한 캐패시터의 정전용량 만큼 누설되지 않고, 누설에 의한 엑스레이 디텍터의 화질저하를 방지할 수 있다. 또한, 제 2 공통전극(65)은 제 1 공통전극(58)과 연결되어 스토리지 캐패시터의 하부 전극으로서 역할을 한다(제4(g)도).
다음에, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)과 같은 무기 절연막을 3,000Å 두께로 증착하거나, 경우에 따라서는 벤젠사이클로부틴(BenzoCycloButene) 또는 아크릴(Acryl)계 수지와 같은 유기 절연물질을 도포하여 제 2 보호막(66)을 형성한다(제4(h)도).
이어, 제 6 리소그래피 공정에 의해 제 2 보호막(66)을 사진식각하여 드레인 전극(63)을 노출시키는 화소 전극의 콘택홀(67)을 형성한다(제4(i)도).
다음, 투명 도전층(TCO : transparent conducting oxide)을 증착한다. 흔히 투명 도전층으로 ITO(Indium Tin Oxide)을 증착한 후, 제 7 리소그래피 공정에 의해 투명 도전층을 사진식각하여 화소 전극의 콘택홀(67)을 통해 드레인 전극(63)에 접속되는 화소 전극(68)을 형성한다. 화소 전극으로는 투명 도전층 이외의 도전성 물질을 사용할 수 있다. 화소 전극(68)은 제 2 보호막(66) 및 2 공통전극(58, 65)과 함께 스토리지 캐패시터(B)를 형성한다(제4(i)도, 제4(j)도).
다음에, 엑스레이 감광성물질(69)을 도포하는 단계로서 아몰퍼스 셀레니움 화합물을 진공증착기(evaporator)에 의해 100 내지 500㎛ 두께로 증착한다. 또한, HgI2, PbO2, CdTe, CdSe, 탈륨브로마이드, 카드뮴설파이드 등과 같은 종류의 암전도도가 작고 엑스레이 광전도도가 큰 엑스레이 감광성물질을 사용할 수 있다. 엑스레이 광이 엑스레이 감광물질에 노출되면 노출광의 세기에 따라 감광물질 내에 전자 및 정공 페어(pair)가 발생한다(제1도, 제4(j)도).
엑스레이 광 감광물질(69) 도포 후에 ITO(Indium Tin Oxide)와 같은 투명 도전전극(70)을 형성한다(제4(k)도). 도전전극(70)에 전압을 인가하면서 엑스레이 광을 받아들이면 광 감광물질(68) 내에 형성된 전자 및 정공 페어는 화소 전극(68)에 모여지고 이 전자 및 정공 페어에 의해 스토리지 캐패시터(B)에 전하가 저장된다. 이 때, 임의의 박막 트랜지스터의 게이트전극(57)에 순차적으로 전압을 인가하고, 선택된 게이트 전극(57)을 지나는 소스 전극(64)에 전압을 인가하여 드레인 전극(63)의 콘택홀(67)을 통해 연결된 화소 전극(68)의 전하를 외부로 흐르게 한다. 이 때, 전하를 외부의 영상장치에 전달하면 영상장치에 의해 전하에 따른 이미지가 만들어진다.
[제 2 실시예]
본 실시예는 게이트 전극이 하나뿐인 제 1 실시예와는 다른, 두 개이상의 게이트 전극을 가지는 엑스레이 디텍터의 스위칭 소자에 관한 것이다. 이해를 돕기 위해 엑스레이 디텍터의 한 화소부분을 나타내는 평면도인 제5도와 제5도의 절단선 VI-VI로 자른 단면으로 나타낸 공정단면도인 제6(a)도 내지 제6(e)도를 참조하여 설명한다. 본 실시예에서는 스위칭 소자로 쓰이는 박막 트랜지스터가 형성되는 것 이외의 부분은 제 1 실시예와 같기 때문에 이에 대한 설명은 생략한다. 또한 구조상 제 1 실시예와 같은 부분은 제 1 실시예와 같은 번호를 부여한다.
절연기판인 유리기판(1:glass)에 플라즈마 기상 증착법이나 LPCVD방법으로 500Å 두께의 비정질 실리콘막을 증착한 후, 기판온도를 250℃ 정도로 가열하면서 엑시머 레이저를 가한다. 이 엑시머 레이저 공정에 의해 비정질 실리콘 박막은 다결정실리콘 박막(50)으로 결정화된다.
다음에, 제 1 포토리소그래피 공정에 의해 다결정 실리콘 박막을 패터닝하여 다결정 실리콘 박막의 아일랜드(50)를 형성한다(제5도, 제6(a)도). 다결정실리콘박막은 결정영역과 비정질영역이 혼재하는 실리콘 박막으로서 박막 트랜지스터에 적용할 경우에 비정질 실리콘 박막에 비해 30 ∼ 100배 높은 전계효과 이동도를 가진다.
이어, 제 2 포토리소그래피 공정에 의해 다결정 실리콘 박막의 아일랜드(50) 내에 소스(53) 및 드레인(52) 영역을 형성하기 위한 포토레지스트 막(51)을 형성하고, 포토레지스터막(51)을 마스크로 인(P) 이온이나 붕소(B)이온 등의 불순물을 도핑 하여 소스(53) 및 드레인(52) 영역(53)을 형성한다. 이때, 플라즈마 방법에 의해 포스핀(PH3)이나 보론(B2H6) 가스를 이온화하여 저 에너지를 가진 인이나 붕소 이온을 만들고, 불순물 도핑작업을 실시한다. 여기서, 불순물이 도핑되지 않은 영역의 일부는 박막 트랜지스터의 채널 영역(54)이 되고, 소스 영역(53)과 채널 영역(54)사이 및 드레인 영역(52)과 채널 영역(54)사이에는 불순물이 도핑되지 않는 오프셋 영역(54a)이 형성된다.
이때, 인 이온을 도핑 하면 n형 박막 트랜지스터를 형성할 수 있고, 붕소이온을 도핑 하면 p형 박막 트랜지스터를 형성할수 있다. 용도에 따라 제시된 도핑 가스이외에도 다른 종류의 가스를 사용할 수 있으며, 이후, 마스크로 사용한 포토레지스트 막을 제거한다 (제6(b)도, 제6(c)도).
제 2 리소그래피 공정을 완료한 후에, 플라즈마 기상증착방법이나 LPCVD 방법으로 1000Å 두께의 게이트 절연막(55)을 증착하고, 이어 몰리브덴과 알루미늄을 각각 500Å, 3000Å 두께로 증착하여 금속도전층(56)을 형성한다. 이 금속도전층(56)은 몰리브덴 (Mo), 탄탈 (Ta), 텅스텐 (W) 또는 안티몬 (Sb)등과 같은 고융점을 가지는 내화금속이나, 알루미늄 또는 알루미늄 합금과 같은 금속을 이용하여 용도에 따라 단일층으로 형성할 수도 있다(제6(d)도).
다음, 제 3 리소그래피 공정에 의해 금속도전층(56)을 게이트 배선(24), 제 1 게이트 전극(57') 및 제 2 게이트 전극(57'')과 제 1 공통전극(58) 등으로 형성한다. 제 1 게이트 전극(57')과 제 2 게이트 전극(57'')은 소스(53) 및 드레인 영역(52)과 오버랩이 형성되지 않도록 오프셋 영역(54a)의 길이(A) 만큼의 거리를 두어 채널영역(54) 상부에 형성한다. 이 때, 제 1 게이트 전극(57')과 제 2 게이트 전극(57'')은 소정의 간격(A')로 분리되어 있어 공정중에 제 1 게이트 전극(57')의 절연막이나 제 2 게이트 전극(57'')절연막들 중에서 어느 한쪽의 절연막이 손상을 받더라도 스위칭 작용을 할 수 있어 수율을 향상할 수 있다. 또한, 제 1 공통전극(58)은 스토리지 캐패시터의 하부전극으로서 역할을 하고 외부에 접지(도시하지 않음)하고 있다(제5도, 제6(e)도).
이하의 공정은 제 1 실시예와 같기 때문에 설명은 생략한다.
상술한 바와 같이, 본 발명의 제 1 실시예와 제 2 실시예에는 기존의 비정질 실리콘 박막 트랜지스터에서 생길 수 있는 기생 정전용량이 없음으로 인해서, 엑스레이 디텍터의 화질저하의 원인이 줄어들고, 전계효과 이동도가 낮은 비정질 실리콘 박막 트랜지스터의 단점을 다결정 실리콘 박막 트랜지스터로 보완함으로써 30 프레임 이상의 동영상을 재현할 수 있다.
또한, 한 개 이상의 게이트 전극을 박막 트랜지스터에 적용함으로써, 제작 공정시 발생할 수 있는 게이트 절연막의 파괴로 인한 불량을 줄일 수 있다.
상술한 바와 같이 본 발명은, 오프셋 구조의 스위칭 소자를 엑스레이 디텍터에 적용함으로써, 기존의 역 스태거드형 박막트랜지스터에서 생기는 기생 정전용량을 줄일 수 있어서 안정적인 화질의 엑스레이 디텍터를 제작할 수 있다.
또한, 스위칭 소자에서 반도체층을 다결정 실리콘으로 형성함으로써, 높은 전계효과 이동도로 인해 고속의 스위칭 동작이 가능해 초당 30 프레임 이상의 동영상을 구현할 수 있는 효과가 있다.
또한, 게이트 전극과 소스 및 드레인 전극사이의 오버랩 영역을 제거함으로써, 오버랩 영역에 의한 기생 캐패시터를 제거하고 스토리지 캐패시터의 전하를 감소시키는 누설전류를 제거시킬 수 있다.
또한, 다결정 실리콘 박막 트랜지스터는 기존의 역 스태거드형 비정질 실리콘 박막 트랜지스터보다 작게 형성할 수 있기때문에 화소 면적이 상대적으로 커져서 보다 생생한 엑스레이의 동영상을 재현할 수 있다.
또한, 게이트 전극이 박막 트랜지스터의 채널영역을 차폐함으로써, 엑스레이 광에 의한 전하를 높은 전압으로 화소 전극에 모을 때, 높은 전압에 의해 채널영역에 유도되는 누설전류가 생성되지 않는 효과가 있다.
Claims (7)
- 기판 상에 다결정 실리콘으로 이루어진 액티브층을 형성하는 단계와, 상기 액티브층을 복수개의 아일랜드로 형성하는 단계와, 상기 각 아일랜드 중앙의 채널 영역과 양 끝단의 불순물 영역, 그리고 상기 채널 영역과 상기 불순물 영역 사이의 오프셋 영역을 형성하는 단계와, 상기 아일랜드 상에 게이트 절연막을 증착하는 단계와, 상기 게이트 절연막 상에 채널 영역 상부의 게이트 전극과, 상기 게이트 전극과 동일평면 상에 위치하는 제1공통전극을 형성하는 단계와, 상기 게이트 전극 및 상기 제 1 공통전극 상에 제 1 보호막을 형성하는 단계와, 상기 불순물 영역의 상기 보호막에 소스 및 드레인 전극용 콘택홀과, 제 1 공통전극 상의 상기 보호막에 제 2 공통전극용콘택홀을 형성하는 단계와, 상기 소스 및 드레인 전극용 콘택홀을 통해 상기 불순물 영역과 접속하는 소스 및 드레인 전극과, 상기 제 2 공통전극용 콘택홀을 통해 상기 제 1 공통 전극과 접속하는 제 2 공통전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극과 제 2 공통전극 상에 제 2 보호막을 형성하는 단계와, 상기 드레인 전극 상의 제 2 보호막에 화소 전극용 콘택홀을 형성하는 단계와, 상기 화소 전극용 콘택홀을 통해 상기 드레인 전극과 접속하는 화소 전극을 형성하는 단계와, 상기 화소 전극 상에 광도전막을 형성하는 단계와, 상기 광도전막 상에 도전전극을 형성하는 단계를 포함하는 엑스레이 디텍터 제조 방법.
- 청구항 1에 있어서, 상기 아일랜드의 양 종단부에 형성된 상기 불순물 영역은 포스핀 가스를 플라즈마 방법으로 이온화하여 도핑하는 것을 특징으로 하는 엑스레이 디텍터 제조방법.
- 기판과, 상기 기판 위에 형성되어 있으며 중앙의 채널 영역, 양 끝단의 불순물 영역 및 상기 채널 영역과 상기 불순물 영역 사이의 오프셋 영역으로 이루어진 다수개의 아일랜드와, 상기 아일랜드 위에 형성된 게이트 절연막과, 상기 채널 영역 상의 상기 게이트 절연막 위에 형성된 게이트 전극과, 상기 게이트 전극과 동일평면에 상기 절연막 위에 형성된 제 1 공통전극과, 상기 게이트 전극 및 상기 제 1 공통전극위에 형성된 제 1 보호막과, 상기 불순물 영역 상의 상기 제 1 보호막에 형성된 소스 및 드레인 전극용 콘택홀과 상기 제1 공통전극 상의 상기 제 1 보호막 상의 제 2 공통전극용 콘택홀과, 상기 소스 및 드레인 전극용 콘택홀을 통해 상기 불순물 영역과 접속한 소스 및 드레인 전극과, 상기 제 2 공통전극용 콘택홀에 형성된 상기 제 1 공통 전극과 접속하는 제2 공통전극과, 상기 소스 전극 및 드레인 전극과 제 2 공통전극 상에 형성된 제 2 보호막과, 상기 제 2 보호막에 드레인전극과 접속하도록 형성된 화소 전극의 콘택홀과, 상기 화소 전극의 콘택홀에 형성한 상기 드레인 전극과 접속하는 화소전극과, 상기 화소 전극 위에 형성된 광도전막과, 상기 광도전막 위에 형성된 도전전극을 포함하는 엑스레이 디텍터.
- 청구항 3에 있어서, 상기 불순물 영역은 n형 반도체 영역인 것을 특징으로 하는 엑스레이 디텍터.
- 청구항 3에 있어서, 상기 불순물 영역은 p형 반도체 영역인 것을 특징으로 하는 엑스레이 디텍터.
- 청구항 3에 있어서, 상기 게이트 전극은 복수개인 것을 특징으로 하는 엑스레이 디텍터.
- 빛을 받아들이는 도전전극과, 상기 도전전극을 통과한 빛을 받아 전자와 정공 쌍을 형성하는 광도전막과, 상기 도전전극에 전압 인가시 상기 전자와 정공 쌍을 전하의 형태로 집적하는 스토리지 캐패시터와, 스캐닝 집적 회로에서 전압이 인가되는 게이트와, 상기 스토리지 캐패시터와 접촉하는 소스와, 상기 게이트에 전압이 인가되면 상기 소스와 통전하는 드레인과, 상기 소스와 드레인 사이를 전기적으로 연결하는 다결정 실리콘 재질의 액티브층을 포함하며 코플라나 구조를 가지는 박막 트랜지스터인 스위칭 소자와, 상기 스위칭 소자의 드레인 전류를 받아들이는 데이터 집적회로를 포함하는 엑스레이 디텍터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980041815A KR100290170B1 (ko) | 1998-10-07 | 1998-10-07 | 엑스레이 디텍터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980041815A KR100290170B1 (ko) | 1998-10-07 | 1998-10-07 | 엑스레이 디텍터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000024969A KR20000024969A (ko) | 2000-05-06 |
| KR100290170B1 true KR100290170B1 (ko) | 2001-06-01 |
Family
ID=19553208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980041815A KR100290170B1 (ko) | 1998-10-07 | 1998-10-07 | 엑스레이 디텍터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100290170B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713879B1 (ko) * | 2000-06-30 | 2007-05-07 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터의 액정 표시 소자의 제조방법 |
| KR100730066B1 (ko) * | 2000-12-29 | 2007-06-20 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그 제조방법 |
| KR100835970B1 (ko) * | 2001-03-12 | 2008-06-09 | 엘지디스플레이 주식회사 | 엑스레이 영상 감지소자 및 그 제조방법 |
| KR100520382B1 (ko) * | 2001-11-16 | 2005-10-11 | 비오이 하이디스 테크놀로지 주식회사 | 엑스레이 디텍터 및 그 제조방법 |
| KR100787814B1 (ko) * | 2001-12-31 | 2007-12-21 | 엘지.필립스 엘시디 주식회사 | 엑스레이 영상 감지소자 및 그 제조방법 |
| KR100886973B1 (ko) * | 2002-08-01 | 2009-03-04 | 하이디스 테크놀로지 주식회사 | 디지털 엑스레이 디텍터 및 그 제조 방법 |
| KR100886974B1 (ko) * | 2002-08-01 | 2009-03-04 | 하이디스 테크놀로지 주식회사 | 엑스레이 디텍터 |
| KR101107168B1 (ko) | 2010-01-04 | 2012-01-25 | 삼성모바일디스플레이주식회사 | 엑스레이 검출장치 및 이의 구동방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193246A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | Ｃｍｏｓ薄膜トランジスタおよびその製造方法 |
-
1998
- 1998-10-07 KR KR1019980041815A patent/KR100290170B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193246A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | Ｃｍｏｓ薄膜トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000024969A (ko) | 2000-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712494A (en) | Thin film field effect transistor having an extension portion acting as a light shield and back gate | |
| US7612378B2 (en) | Semiconductor device with multiple impurity regions and image display apparatus | |
| US5658808A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| US7344926B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US6580127B1 (en) | High performance thin film transistor and active matrix process for flat panel displays | |
| US6888161B2 (en) | Structure of TFT planar display panel | |
| KR100290170B1 (ko) | 엑스레이 디텍터 및 그 제조방법 | |
| KR100343307B1 (ko) | 박막 트랜지스터의 제조방법 | |
| US7474362B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR20040013273A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US6703266B1 (en) | Method for fabricating thin film transistor array and driving circuit | |
| JP3029288B2 (ja) | 液晶表示装置 | |
| US8456585B2 (en) | Fabrication method of liquid crystal display device having driving circuit-integrated array substrate | |
| JP3175390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3029289B2 (ja) | 液晶表示装置 | |
| JPH10242445A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR100493378B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조 방법 | |
| JP3536518B2 (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP3234201B2 (ja) | 半導体装置 | |
| JP3229304B2 (ja) | 絶縁ゲート型電界効果トランジスタおよび半導体装置 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2852919B2 (ja) | 液晶表示装置 | |
| KR101040490B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP3253936B2 (ja) | 薄膜トランジスタ及び半導体装置 | |
| JP3229303B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 17 |
|
| EXPY | Expiration of term |