KR100520382B1 - 엑스레이 디텍터 및 그 제조방법 - Google Patents
엑스레이 디텍터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100520382B1 KR100520382B1 KR10-2001-0071424A KR20010071424A KR100520382B1 KR 100520382 B1 KR100520382 B1 KR 100520382B1 KR 20010071424 A KR20010071424 A KR 20010071424A KR 100520382 B1 KR100520382 B1 KR 100520382B1
- Authority
- KR
- South Korea
- Prior art keywords
- transparent electrode
- insulating
- forming
- insulating layer
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000010408 film Substances 0.000 claims description 69
- 239000010409 thin film Substances 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 12
- 244000086363 Pterocarpus indicus Species 0.000 description 11
- 235000009984 Pterocarpus indicus Nutrition 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 7
- 239000011669 selenium Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052711 selenium Inorganic materials 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 244000181025 Rosa gallica Species 0.000 description 1
- 235000000533 Rosa gallica Nutrition 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Measurement Of Radiation (AREA)
Abstract
본 발명은 엑스레이 디텍터 및 그 제조방법에 관한 것으로, 본 발명의 엑스레이 디텍터 제조방법은, 투명성절연기판을 준비하는 단계; 상기 기판 상에 게이트 라인 및 패드를 형성하는 단계; 상기 게이트 라인 및 패드를 포함한 상기 기판 전면 상에 제1절연막, 활성층 및 식각저지층을 차례로 형성하는 단계; 상기 식각저지층을 포함한 상기 활성층 상면에 오믹접촉층을 형성한 다음, 상기 제1절연막이 노출되도록 상기 오믹접촉층과 접촉하는 활성층을 제외한 나머지 활성층 부분을 제거하는 단계; 상기 노출된 제1절연막 상에 제1투명전극을 형성하는 단계; 상기 패드 표면 일부가 노출되도록 제1절연막을 선택적으로 제거하는 단계; 상기 오믹접촉층이 형성된 기판 상에 소오스/드레인을 포함한 데이터 라인을 형성함과 아울러 상기 제1투명전극 상에 공통전극 라인을 형성하는 단계; 상기 소오스/드레인을 포함한 데이터 라인 및 공통전극 라인이 형성된 기판 전면 상에 제2절연막을 형성한 다음, 상기 제2절연막을 선택적으로 제거하여 상기 소오스/드레인 표면 일부를 노출시키는 콘택홀을 형성하는 단계; 및 상기 제2절연막 상에, 자단 화소의 제1투명전극 상부에 배치되면서 상기 콘택홀에 의해 소오스/드레인과 콘택하고, 그리고, 후단 화소의 소오스/드레인 상부에 배치되는 제2투명전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
Description
본 발명은 엑스레이 디텍터 및 그 제조방법에 관한 것으로, 보다 상세하게는 누설전류에 의한 박막트랜지스터의 열화현상을 제거할 수 있는 엑스레이 디텍터 및 그 제조방법에 관한 것이다.
일반적으로, 의료용으로 광범위하게 사용되고 있는 필름 인화 방식의 엑스레이(이하,X-ray) 촬영법은 필름 촬영후 인화 과정을 거쳐야 하기 때문에 일정시간이 흐른 후 그 결과물을 인지할 수 있다는 단점이 존재하였으며, 촬영후 필름의 보관 및 보존에 있어서 많은 문제점이 있었다.
종래에는 이러한 단점을 보완하기 위하여 박막트랜지스터 어레이를 이용한 디지털 X-ray 디텍터(DXD: Digital X-ray Detector)가 연구 개발되었다.
종래 기술에 따른 디지털 X-ray 디텍터는, 도 1에 도시된 바와 같이, 절연기판(1), 외부에서 인가되는 X-ray에 의해서 발생된 전하(charge)를 충전할 수 있는 캐패시터(3), 캐패시터에 충전된 전하를 외부의 리드아웃(read out) 집적회로(미도시)로 보내기 위한 박막트랜지스터(5:Thin Film Transistor,이하 TFT), X-ray를 캐패시터(3)에 충전시킬 수 있는 전하로 변환시키는 광변환부(7), 광변환부(7)에서 발생한 전하를 모을 수 있는 전하채집전극(9:Chage Collecting Electrode, 이하 CCE), 광변환부(7)에서 발생한 전하를 캐패시터(3)로 이동시키기 위하여 전압을 인가하는 고압직류장치(11), 고압직류장치(11)로부터 고압이 인가되는 도전전극(15), 및 보호막(13)을 포함하여 구성되어 있다.
종래 기술에 따른 디지털 X-ray 디텍터는 다음과 같이 동작한다.
먼저, X-ray 신호가 외부에서 인가되면 광변환부에서 전자-정공쌍이 형성된다. 이렇게 형성된 전자-정공쌍은 고압직류장치에 의해서 각각의 방향으로 분리되어, CCE를 통해 캐패시터에 저장된다. 캐패시터에 저장된 전하는 TFT에 의해 집적회로부로 이동되고, 집적회로부에서는 전달된 전하를 영상신호로 변환시켜 X-ray 촬영 결과를 표시하게 되는 것이다.
이와 같이 X-ray 디텍터는 TFT를 스위칭 소자로 이용하여 X-ray 촬영후 바로 그 결과물을 확인할 수 있으며, 디스털 신호로 결과물이 출력되기 때문에 보관이 용이하며 반영구적으로도 보존할 수 있다는 장점이 있다.
그러나, 종래 기술에 따른 X-ray 디텍터에 있어서는 다음과 같은 문제점이 있다.
종래 기술에 있어서는, CCE를 사용하여 광변환부에서 발생하는 전하를 채집하는데 CCE가 형성되지 못한 부분의 광변환부에서 발생하는 전하들이 CCE를 통하여 외부 집적회로로 이동되지 못하여 광변환부내에 포획(trap)된다. 이렇게 포획된 전하는 지속적인 X-ray 촬영에 따라 점점 증가하여 TFT부 배면에 쌓여 TFT의 오프 전류(Ioff: off curent)를 증가시키는 문제점이 있었다.
따라서, 이를 방지하기 위해서 CCE를 TFT 상부까지 확장시켜 TFT 상부에 존재하는 전하들까지 외부의 집적회로로 빠져 나갈 수 있게 하는 이른바 머쉬룸(mush room; 미합중국특허 제5,498,880호) 구조가 제안된 바 있었다.
그러나, 이러한 머쉬룸 구조는 지속적인 전하 포획(charge trapping)은 방지할 수 있었으나, CCE에 연결된 머쉬룸과 TFT 사이에 기생캐패시터(parasitic capacitor) 용량이 커서 TFT가 오프 상태일지라도 누설전류를 증대시키고 스위칭 동작을 열화시키는 문제점이 있었다.
이러한 문제점을 해결하기 위해 CCE와 TFT의 백채널(back channel) 사이에 보호막(passivation layer)을 두껍게 형성하는 구조가 대한민국 특허출원 제10-1999-0011516호에 의해 제안된 바 있었다.
하지만, 이러한 구조에 있어서는 캐패시터 충전용량을 확보하기 위하여 투명전극이 추가로 형성되어야 하며, TFT를 구동하여 캐패시터에 충전된 전하를 집적회로로 이동시킬 때 CCE의 전위가 변하기 때문에 TFT의 오프 전류(Ioff)를 일률적으로 제어하기 어렵다는 문제점이 있었다.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 TFT 상부의 CCE를 자단 화소가 아닌 전단 화소의 CCE로 형성하여 TFT 동작시 자단의 CCE 전위 변화를 방지하는 엑스레이 디텍터 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 실시예 1에 따른 엑스레이 디텍터의 제조방법은, 투명성절연기판을 준비하는 단계; 상기 기판 상에 게이트 라인 및 패드를 형성하는 단계; 상기 게이트 라인 및 패드를 포함한 상기 기판 전면 상에 제1절연막, 활성층 및 식각저지층을 차례로 형성하는 단계; 상기 식각저지층을 포함한 상기 활성층 상면에 오믹접촉층을 형성한 다음, 상기 제1절연막이 노출되도록 상기 오믹접촉층과 접촉하는 활성층을 제외한 나머지 활성층 부분을 제거하는 단계; 상기 노출된 제1절연막 상에 제1투명전극을 형성하는 단계; 상기 패드 표면 일부가 노출되도록 제1절연막을 선택적으로 제거하는 단계; 상기 오믹접촉층이 형성된 기판 상에 소오스/드레인을 포함한 데이터 라인을 형성함과 아울러 상기 제1투명전극 상에 공통전극 라인을 형성하는 단계; 상기 소오스/드레인을 포함한 데이터 라인 및 공통전극 라인이 형성된 기판 전면 상에 제2절연막을 형성한 다음, 상기 제2절연막을 선택적으로 제거하여 상기 소오스/드레인 표면 일부를 노출시키는 콘택홀을 형성하는 단계; 및 상기 제2절연막 상에, 자단 화소의 제1투명전극 상부에 배치되면서 상기 콘택홀에 의해 소오스/드레인과 콘택하고, 그리고, 후단 화소의 소오스/드레인 상부에 배치되는 제2투명전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
아울러, 본 발명의 실시예 1에 따른 엑스레이 디텍터는, 투명성절연기판; 상기 기판 상에 제1절연막의 개재하에 수직 교차 배열되어 화소들을 한정하는 다수개의 게이트 라인과 데이터 라인; 상기 게이트 라인과 데이터 라인의 수직 교차부에 배치된 식각저지층을 포함하는 박막트랜지스터; 상기 각 화소 내에 배치된 제1투명전극; 상기 제1투명전극 상에 형성되며, 상기 데이터 라인과 평행 배열하는 공통전극 라인; 상기 공통전극 라인을 포함한 제1절연막 상에 형성된 제2절연막; 및 상기 제2절연막 상에 형성되며, 자단 화소의 제1투명전극 상부에 배치되면서 박막트랜지스터와 전기적으로 콘택되고, 그리고, 후단 화소의 박막트랜지스터 상부까지 연장 배치된 제2투명전극;을 포함하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명의 실시예 2에 따른 엑스레이 디텍터의 제조방법은, 투명성절연기판을 준비하는 단계; 상기 기판 상에 게이트 라인 및 패드를 형성하는 단계; 상기 기판 상에 제1절연막, 활성층 및 오믹접촉층을 형성하는 단계; 상기 오믹접촉층 상에 소오스/드레인을 포함한 데이터 라인을 형성함과 아울러 상기 제1절연막 상에 공통전극 라인을 형성하는 단계; 상기 소오스/드레인을 포함한 데이터 라인 및 공통전극 라인이 형성된 기판 전면 상면에 제2절연막을 형성한 다음, 상기 제2절연막을 선택적으로 제거하여 상기 공통전극 라인의 표면 일부를 노출시키는 제1콘택홀을 형성하는 단계; 상기 제2절연막 상에 제1콘택홀에 의해 상기 공통전극 라인과 콘택하는 제1투명전극을 형성하는 단계; 상기 제1투명전극을 포함한 제2절연막 상에 제3절연막을 형성한 다음, 상기 제3절연막 및 제2절연막을 선택적으로 제거하여 상기 소오스/드레인 일부를 노출시키는 제2콘택홀을 형성하는 단계; 및 상기 제3절연막 상에, 자단 화소의 제1투명전극 상부에 배치되면서 상기 제2콘택홀에 의해 소오스/드레인과 콘택하고, 그리고, 후단 화소의 소오스/드레인 상부에 배치되는 제2투명전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
아울러, 본 발명의 실시예 2에 따른 엑스레이 디텍터는, 투명성절연기판; 상기 기판 상에 제1절연막의 개재하에 수직 교차 배열되어 화소들을 한정하는 다수개의 게이트 라인과 데이터 라인; 상기 게이트 라인과 데이터 라인의 수직 교차부에 배치된 박막트랜지스터; 상기 제1절연막 상에 데이터 라인과 평행 배열하도록 형성된 공통전극 라인; 상기 공통전극 라인이 형성된 제1절연막 상에 형성된 제2절연막; 상기 제2절연막 상의 각 화소내에 상기 제2절연막 내에 형성된 제1콘택홀을 통해서 상기 공통전극 라인과 콘택하도록 형성된 제1투명전극; 상기 제1투명전극을 포함한 제2절연막 상에 형성된 제3절연막; 및 상기 제3절연막 상에 형성되며, 자단 화소의 제1투명전극 상부에 배치되면서 상기 제3절연막 내에 형성된 제2콘택홀을 통해서 박막트랜지스터와 전기적으로 콘택되고, 그리고, 후단 화소의 박막트랜지스터 상부까지 연장 배치된 제2투명전극;을 포함하는 것을 특징으로 한다.
(실시예)이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a 내지 도 2h는 본 발명의 실시예 1에 따른 엑스레이 디텍터의 제조방법을 설명하기 위한 공정별 단면도이고, 도 3은 본 발명의 실시예 1에 따른 엑스레이 디텍터를 설명하기 위한 평면도이며, 도 4a 내지 도4g는 본 발명의 실시예 2에 따른 엑스레이 디텍터의 제조방법을 설명하기 위한 공정별 단면도이다.
본 발명의 실시예 1에 따른 엑스레이 디텍터의 제조방법은, 도 2a에 도시된 바와 같이, 먼저, 유리(Glass)와 같은 투명성절연기판(100)을 준비한 다음, 상기 기판(100) 상에 게이트 라인(101)과 패드(102)(103), 구체적으로는 게이트 패드(102)와 데이터 패드(103)를 형성한다.
이어서, 도 2b에 도시된 바와 같이, 게이트 라인(101) 및 패드(102)(103)를 포함한 기판(100)의 전면 상에 산화막 등으로 제1절연막(104)을 형성하고, 그위에 비정질 실리콘 등으로 활성층(106)을 형성한다.
그다음, 상기 활성층(106) 상에 후속하는 소오스/드레인 형성시 상기 활성층(106)의 손상을 방지할 수 있도록 패턴 형태로 식각저지층(108:Etch Stopper)을 형성한다.
이어서, 도 2c에 도시된 바와 같이, 상기 식각저지층(110)을 포함한 상기 활성층(106) 상에 불순물이 도핑된 비정질 실리콘 등으로 오믹접촉층(110: Ohmic Contact layer)을 형성한다. 그다음, 상기 제1절연막(104)이 노출되도록 상기 오믹접촉층(110)과 직접적으로 접촉하는 활성층 부분을 제외한 나머지 활성층 부분을 제거한다.
이어서, 도 2d에 도시된 바와 같이, 화소영역에 해당하는 제1절연막(104) 부분 상에 제1투명전극(112)을 형성한다. 여기서, 상기 제1투명전극(112)은 후속공정에서 형성될 전하채집전극(CCE:Charge Collecting Electrode)인 제2투명전극(122b)과 대향하여 캐패시턴스(Capacitance)를 형성하는 역할을 한다.
그다음, 도 2e에 도시된 바와 같이, 상기 절연기판(100) 상면에 형성된 상기 패드(102)(103) 표면 일부가 노출되도록 상기 제1절연막(104)을 선택적으로 제거한다.
이어서, 도 2f에 도시된 바와 같이, 상기 오믹접촉층(110)이 형성된 기판 상에, 구체적으로, 스위칭 소자인 박막트랜지스터(115)가 형성될 영역에 소오스/드레인(114a)(114b)을 포함한 데이터 라인(114)을 형성한다. 이때, 상기 데이터 라인(114) 형성과 병행하여 상기 제1투명전극(112) 상부에 공통전극 라인(116)을 형성한다. 한편, 상기 제1절연막(104)이 일부 제거된 상기 패드(102)(103) 상면에도 공통전극 라인(116)을 형성한다.
이어서, 도 2g에 도시된 바와 같이, 소오스/드레인(114a)(114b)을 포함한 데이터 라인(114) 및 공통전극 라인(116)이 형성된 기판(100) 전면 상에 제2절연막(118)을 형성한다. 상기 제2절연막(118)은 상기 제1투명전극(116)과 이후에 형성될 제2투명전극 사이에 개재되어 캐패시턴스(Capacitance)가 형성되는 유전층으로서, 실리콘질화막, 실리콘산화막, 실리콘옥시질화막 또는 이들의 적층막 중에서 어느 하나를 선택하여 형성한다.
상기 제2절연막(118)을 형성한 다음, 상기 제2절연막(118)을 선택적으로 제거하여 상기 소오스/드레인(114a)(114b) 표면 일부를 노출시키는 콘택홀(120)을 형성한다. 이때, 상기 콘택홀(120)은 상기 소오스/드레인(114a)(114b)과 이후에 형성될 제2투명전극이 전기적으로 연결되는 통로 역할을 한다.
그다음, 도 2h에 도시된 바와 같이, 상기 제2절연막(118) 상에 전하채집전극(CCE:Charge Collecting Electrode)인 제2투명전극(122a)(122b)을 형성한다. 구체적으로, 상기 제1투명전극(112) 상부의 제2절연막 부분 상에 상기 콘택홀(120)에 의해 상기 소오스/드레인(114a)(114b)과 전기적으로 콘택하는 자단 화소의 제2투명전극(122b)을 형성한다. 이때, 상기 제2투명전극(122b)은, 자세하게 도시하지는 않았으나, 자단 화소에 배치되도록 함은 물론 후단 화소의 박막트랜지스터 상부, 구체적으로 후단 화소의 소오스/드레인(114a)(114b) 상부에까지 연장 배치되도록 형성한다.
한편, 상기 소오스/드레인(114a)(114b) 상부의 제2절연막(118) 상에는 전단 화소의 제2투명전극(122a)이 형성된다. 상기 전단 화소의 제2투명전극(122a)은, 자세하게 도시되지는 않았으나, 전단 화소로부터 연장 배치되게 형성된 것이다.
이후의 공정은, 도면에는 도시하지 않았지만, 셀레늄(Se)같은 감광성 물질을 도포하여 광변환부를 형성하고, 상기 광변환부 상면에 엑스레이 광이 투과될 수 있도록 투명한 도전전극을 형성한다. 계속하여 예정된 공정을 진행하여 엑스레이 디텍터를 완성한다.
상기와 같은 제조방법으로 제조된 본 발명의 실시예 1에 따른 엑스레이 디텍터는 다음과 같은 평면구조를 갖는다.
본 발명의 실시예 1에 따른 엑스레이 디텍터는, 도 3에 도시된 바와 같이, 유리기판 상에 제1절연막(도시안됨)의 개재하에 수직으로 교차 배열되게 게이트 라인(101)이 횡방향으로, 그리고, 데이터 라인(114)은 종방향으로 신장되어 배치되어 있다.
여기서, 한 쌍의 게이트 라인(101)과 데이터 라인(114)은 어느 일단의 화소를 한정한다. 특히, 본원에서는 설명의 편의상 어느 일단의 화소를 자단 화소, 상기 자단 화소의 상하부 화소를 각각 전단 화소 및 후단 화소라고 정의하도록 한다.
상기 자단 화소를 한정하는 상기 게이트 라인(101)과 데이터 라인(114)은 그 수직 교차부에 식각저지층(미도시)을 포함하는 스위칭 소자인 박막트랜지스터(115)를 포함하고 있다.
상기 자단 화소에는 제1투명전극(112)이 형성되어 있으며, 상기 제1투명전극(112) 상부에는 상기 데이터 라인(114)과 실질적으로 평행 배열하는 공통전극 라인(116)이 형성되어 있다. 상기 공통전극 라인(116)은 상기 제1투명전극(112)에 공통신호를 계속적으로 인가하는 역할을 한다.
또한, 상기 자단 화소에는 제2투명전극, 구체적으로 상기 박막트랜지스터(115)와 콘택홀(120)에 의해 전기적으로 콘택하며 상기 자단 화소 및 후단 화소의 박막트랜지스터 상부까지 연장되어 형성된 자단 화소의 제2투명전극(122b)과, 전단 화소에서 연장되어 상기 박막트랜지스터(115) 상부까지 형성된 전단 화소의 제2투명전극(122a)이 형성되어 있다.
한편, 상기 제1투명전극(112) 및 제2투명전극(122a)(122b) 사이에는 유전층 역할을 하는 제2절연막(미도시)이 개재되어 있는데, 상기 제2절연막(미도시)은 실리콘질화막, 실리콘산화막, 실리콘옥시질화막 또는 이들의 적층막으로 구성되어 있다.
한편, 도 3에는 도시하지 않았지만, 상기 제2투명전극(122a)(122b)이 형성된 상기 절연기판(100)상에는 셀레늄(Se)과 같은 감광성 물질이 도포되어 광변환부를 이루고 있다. 또한, 상기 광변환부 상면에는 외부에서 인가되는 엑스레이(X-ray)가 통과되도록 하는 투명한 도전전극이 형성되어 있다.
상기와 같은 구성을 갖는 엑스레이 디텍터는 다음과 같이 동작한다.
도 2h 및 도 3을 참조하여, 외부로 입사되는 엑스레이(X-ray)가 상기 광변환부를 구성하는 감광성 물질에 도달하면 입사되는 엑스레이(X-ray)의 노출광의 세기에 따라 상기 감광성 물질 내부에 전자 및 정공쌍이 생성된다.
생성된 전자 및 정공은 상기 투명한 도전전극(미도시)에 의해 상기 제2투명전극(122a)(122b)에 전하(Charge)의 형태로 포획(Trap)되고, 포획된 전하는 상기 제2투명전극(122a)(122b)과 제1투명전극(112) 사이에 형성된 스토리지 캐패시터에 축적된다.
축적된 전하는 박막트랜지스터(115)의 스위칭 동작에 의해 상기 소오스/드레인(114a)(114b)과 전기적으로 콘택하는 상기 제2투명전극(122a)(122b)을 통해 외부의 회로(미도시)로 이동하여 영상으로 표현되는 것이다.
한편, 상기 제2투명전극(122a)(122b)중에서 전단 화소에서 연장되어 형성된 전단 화소의 제2투명전극(122a)에 포획된 전하들은 전단 화소가 구동될 때 모두 외부로 빠져나가 버리게 되므로, 자기단 화소의 박막트랜지스터(115)에 영향을 미치지 않게 된다. 따라서, 자단 화소의 박막트랜지스터(115) 상부에는 전하포획(Charge Trapping)이 없게 되며, 전단 화소의 스토리지 캐패시터에 충전된 전하가 리드아웃(Readout)된 후에는 바닥상태의 전위(Ground Potential)로 작용하여 자단 화소의 박막트랜지스터 작용시 누설전류 영향이 크지 않게 된다.
본 발명의 실시예 2에 따른 엑스레이 디텍터의 제조방법은, 도 4a에 도시된 바와 같이, 먼저 유리(Glass)와 같은 투명성절연기판(200)을 준비한 다음, 상기 기판(200) 상에 게이트 라인(201)과 패드(202)(203), 구체적으로 게이트 패드(202)와 데이터 패드(203)를 형성한다.
이어서, 도 4b에 도시된 바와 같이, 게이트 라인(201) 및 패드(202)(203)를 포함한 상기 기판(200) 전면 상에 산화막 등으로 제1절연막(204)을 형성하고, 비정질 실리콘 등으로 활성층(206)을 형성한다. 계속해서, 상기 활성층(206) 상에 불순물이 도핑된 비정질 실리콘 등으로 오믹접촉층(210:Ohmic Contact Layer)을 형성한다.
그다음, 도 4c에 도시된 바와 같이, 오믹접촉층(210) 상에, 구체적으로 스위칭 소자인 박막트랜지스터(215)가 형성될 예정 영역에 소오스/드레인(214a)(214b)을 포함한 데이터 라인(214)을 형성한다. 이때, 상기 데이터 라인(214)을 형성하는 경우, 이와 병행하여 상기 제1절연막(204) 상에 공통전극 라인(212)을 형성한다.
이어서, 도 4d에 도시된 바와 같이, 상기 소오스/드레인(214a)(214b)을 포함한 상기 데이터 라인(214) 및 상기 공통전극 라인(212)이 형성된 상기 절연기판(200) 상면에 제2절연막(218)을 형성한다. 계속하여, 상기 공통전극 라인(212)의 표면 일부가 노출되도록 상기 제2절연막(218)을 선택적으로 제거하여 제1콘택홀(220)을 형성한다.
그다음, 도 4e에 도시된 바와 같이, 상기 제1콘택홀(220)에 의해 상기 공통전극 라인(212)과 콘택하여 공통신호를 계속적으로 인가받는 제1투명전극(222)을 상기 제2절연막(224)상에 형성한다. 상기 제1투명전극(222)은 후속공정에서 형성될 전하채집전극(CCE:Charge Collecting Electrode)인 제2투명전극(228b)과 대향하여 캐패시턴스(Capacitance)를 형성하는 역할을 한다.
이어서, 도 4f에 도시된 바와 같이, 상기 제1투명전극(222)을 포함한 상기 제2절연막(224) 상면에 제3절연막(224)을 형성한다. 상기 제3절연막(224)은 제1투명전극(222)과 이후에 형성될 제2투명전극 사이에 개재되어 캐패시턴스가 형성되는 유전층으로서, 실리콘질화막, 실리콘산화막, 실리콘옥시질화막 또는 이들의 적층막 중에서 선택하여 형성한다.
계속해서, 상기 제3절연막(224) 및 제2절연막(224)을 관통하도록 선택적으로 제거하여 상기 소오스/드레인(214a)(214b) 일부를 노출시키는 제2콘택홀(226)을 형성한다.
그다음, 도 4g에 도시된 바와 같이, 상기 제3절연막(224) 상면에 전하채집전극(CCE:Charge Collecting Electrode)인 제2투명전극(228a)(228b)을 형성한다. 구체적으로, 상기 제1투명전극(222) 상부의 제3절연막(224) 상면에는 상기 제2콘택홀(226)에 의해 상기 소오스/드레인(214a)(214b)과 콘택하는 자단 화소의 제2투명전극(228b)을 형성하고, 상기 소오스/드레인(214a)(214b) 상부의 제3절연막(224) 상면에는 전단 화소의 제2투명전극(228a)을 형성한다.
이후의 공정은, 도면에는 도시하지 않았지만, 셀레늄(Se)같은 감광성 물질을 도포하여 광변환부를 형성하고, 상기 광변환부 상면에 엑스레이 광이 투과될 수 있도록 투명한 도전전극을 형성한다. 계속하여 예정된 공정을 진행하여 엑스레이 디텍터를 완성한다.
상기와 같은 제조방법으로 제조된 본 발명의 실시예 2에 따른 엑스레이 디텍터는 도 3에 도시된 바와 같은 평면구조를 가지므로 여기서의 상세한 설명은 생략하기로 한다.
상기와 같은 구성을 갖는 엑스레이 디텍터는 다음과 같이 동작한다.
도 4g를 참조하여, 외부로 입사되는 엑스레이(X-ray)가 상기 광변환부를 구성하는 감광성 물질에 도달하면 입사되는 엑스레이(X-ray)의 노출광의 세기에 따라 상기 감광성 물질 내부에 전자 및 정공쌍이 생성된다.
생성된 전자 및 정공은 상기 투명한 도전전극(미도시)에 의해 상기 제2투명전극(228a)(228b)에 전하(Charge)의 형태로 포획(Trap)되고, 포획된 전하는 상기 제2투명전극(228a)(228b)과 제1투명전극(222) 사이에 형성된 스토리지 캐패시터에 축적된다.
축적된 전하는 박막트랜지스터(215)의 스위칭 동작에 의해 상기 소오스/드레인(214a)(214b)과 전기적으로 콘택하는 상기 제2투명전극(228a)(228b)을 통해 외부의 회로(미도시)로 이동하여 영상으로 표현되는 것이다.
한편, 상기 제2투명전극(228a)(228b)중에서 전단 화소에서 연장되어 형성된 전단 화소의 제2투명전극(228a)에 포획된 전하들은 전단 화소가 구동될 때 모두 외부로 빠져나가 버리게 되므로, 자기단 화소의 박막트랜지스터(215)에 영향을 미치지 않게 된다. 따라서, 자단 화소의 박막트랜지스터(215) 상부에는 전하포획(Charge Trapping)이 없게 되며, 전단 화소의 스토리지 캐패시터에 충전된 전하가 리드아웃(Readout)된 후에는 바닥상태의 전위(Ground Potential)로 작용하여 자단 화소의 박막트랜지스터 작용시 누설전류 영향이 크지 않게 된다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 엑스레이 디텍터 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는 종래의 TFT-LCD의 제조공정을 크게 변화시키지 않고, 디지털 X-ray 디텍터용 어레이(Array)를 제조할 수 있으며, 기존의 디지털 X-ray 디텍터에서 문제가 되었던 광변환부내의 전하포획(Charge Trapping)을 효과적으로 제거할 수 있는 효과가 있다.
또한, 광변환부내의 전하포획(Charge Trapping)을 제거하기 위해 종래 제안되었던 보호막 두께를 증가시키거나 유기절연막 등을 사용하는 구조의 단점이었던 누설전류의 증가 문제를 최소화 할 수 있는 효과가 있다.
한편, 본 발명에 있어서는 TFT 상부에 형성된 제2투명전극(CCE)이 자단 화소가 아닌 전단 화소의 제2투명전극(CCE)와 연결되어 있다. 따라서, 자단 TFT 스위칭시 제2투명전극(CCE)의 전위변화에 따른 전기적 특성 변화가 없으며, TFT의 오프전류(IOFF)를 제어할 수 있다는 효과가 있다.
부가적으로, TFT 상부에 제2투명전극(CCE)을 형성하였기 때문에 전하채집(Charge Collecting) 효율과 관련된 Fill Factor를 향상시킬 수 있다.
도 1은 종래 기술에 따른 엑스레이 디텍터를 설명하기 위한 단면도.
도 2a 내지 도 2h는 본 발명의 실시예 1에 따른 엑스레이 디텍터의 제조방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 실시예 1에 따른 엑스레이 디텍터를 설명하기 위한 평면도.
도 4a 내지 도4g는 본 발명의 실시예 2에 따른 엑스레이 디텍터의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명*
100: 절연기판 101: 게이트 라인
102: 게이트 패드 103: 데이터 패드
104: 제1절연막 106,106a: 활성층
108: 식각저지층 110: 오옴접촉층
112: 제1투명전극 114: 데이터 라인
114a,114b: 소오스/드레인 115: 박막트랜지스터
116: 공통전극 라인 118: 제2절연막
120: 콘택홀 122a: 전단 화소의 제2투명전극
122b: 자단 화소의 제2투명전극
Claims (8)
- 투명성절연기판을 준비하는 단계;상기 기판 상에 게이트 라인 및 패드를 형성하는 단계;상기 게이트 라인 및 패드를 포함한 상기 기판 전면 상에 제1절연막, 활성층 및 식각저지층을 차례로 형성하는 단계;상기 식각저지층을 포함한 상기 활성층 상면에 오믹접촉층을 형성한 다음, 상기 제1절연막이 노출되도록 상기 오믹접촉층과 접촉하는 활성층을 제외한 나머지 활성층 부분을 제거하는 단계;상기 노출된 제1절연막 상에 제1투명전극을 형성하는 단계;상기 패드 표면 일부가 노출되도록 제1절연막을 선택적으로 제거하는 단계;상기 오믹접촉층이 형성된 기판 상에 소오스/드레인을 포함한 데이터 라인을 형성함과 아울러 상기 제1투명전극 상에 공통전극 라인을 형성하는 단계;상기 소오스/드레인을 포함한 데이터 라인 및 공통전극 라인이 형성된 기판 전면 상에 제2절연막을 형성한 다음, 상기 제2절연막을 선택적으로 제거하여 상기 소오스/드레인 표면 일부를 노출시키는 콘택홀을 형성하는 단계; 및상기 제2절연막 상에, 자단 화소의 제1투명전극 상부에 배치되면서 상기 콘택홀에 의해 소오스/드레인과 콘택하고, 그리고, 후단 화소의 소오스/드레인 상부에 배치되는 제2투명전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 엑스레이 디텍터의 제조방법.
- 제 1 항에 있어서,상기 제2절연막은 실리콘질화막, 실리콘산화막, 실리콘옥시질화막 및 이들의 적층막으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 엑스레이 디텍터의 제조방법.
- 투명성절연기판;상기 기판 상에 제1절연막의 개재하에 수직 교차 배열되어 화소들을 한정하는 다수개의 게이트 라인과 데이터 라인;상기 게이트 라인과 데이터 라인의 수직 교차부에 배치된 식각저지층을 포함하는 박막트랜지스터;상기 각 화소 내에 배치된 제1투명전극;상기 제1투명전극 상에 형성되며, 상기 데이터 라인과 평행 배열하는 공통전극 라인;상기 공통전극 라인을 포함한 제1절연막 상에 형성된 제2절연막; 및상기 제2절연막 상에 형성되며, 자단 화소의 제1투명전극 상부에 배치되면서 박막트랜지스터와 전기적으로 콘택되고, 그리고, 후단 화소의 박막트랜지스터 상부까지 연장 배치된 제2투명전극;을 포함하는 것을 특징으로 하는 엑스레이 디텍터.
- 제 3 항에 있어서,상기 제2절연막은 실리콘질화막, 실리콘산화막, 실리콘옥시질화막 및 이들의 적층막으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 엑스레이 디텍터.
- 투명성절연기판을 준비하는 단계;상기 기판 상에 게이트 라인 및 패드를 형성하는 단계;상기 기판 상에 제1절연막, 활성층 및 오믹접촉층을 형성하는 단계;상기 오믹접촉층 상에 소오스/드레인을 포함한 데이터 라인을 형성함과 아울러 상기 제1절연막 상에 공통전극 라인을 형성하는 단계;상기 소오스/드레인을 포함한 데이터 라인 및 공통전극 라인이 형성된 기판 전면 상면에 제2절연막을 형성한 다음, 상기 제2절연막을 선택적으로 제거하여 상기 공통전극 라인의 표면 일부를 노출시키는 제1콘택홀을 형성하는 단계;상기 제2절연막 상에 제1콘택홀에 의해 상기 공통전극 라인과 콘택하는 제1투명전극을 형성하는 단계;상기 제1투명전극을 포함한 제2절연막 상에 제3절연막을 형성한 다음, 상기 제3절연막 및 제2절연막을 선택적으로 제거하여 상기 소오스/드레인 일부를 노출시키는 제2콘택홀을 형성하는 단계; 및상기 제3절연막 상에, 자단 화소의 제1투명전극 상부에 배치되면서 상기 제2콘택홀에 의해 소오스/드레인과 콘택하고, 그리고, 후단 화소의 소오스/드레인 상부에 배치되는 제2투명전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 엑스레이 디텍터의 제조방법.
- 제 5 항에 있어서,상기 제3절연막은 실리콘질화막, 실리콘산화막, 실리콘옥시질화막 및 이들의 적층막으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 엑스레이 디텍터의 제조방법.
- 투명성절연기판;상기 기판 상에 제1절연막의 개재하에 수직 교차 배열되어 화소들을 한정하는 다수개의 게이트 라인과 데이터 라인;상기 게이트 라인과 데이터 라인의 수직 교차부에 배치된 박막트랜지스터;상기 제1절연막 상에 데이터 라인과 평행 배열하도록 형성된 공통전극 라인;상기 공통전극 라인이 형성된 제1절연막 상에 형성된 제2절연막;상기 제2절연막 상의 각 화소내에 상기 제2절연막 내에 형성된 제1콘택홀을 통해서 상기 공통전극 라인과 콘택하도록 형성된 제1투명전극;상기 제1투명전극을 포함한 제2절연막 상에 형성된 제3절연막; 및상기 제3절연막 상에 형성되며, 자단 화소의 제1투명전극 상부에 배치되면서 상기 제3절연막 내에 형성된 제2콘택홀을 통해서 박막트랜지스터와 전기적으로 콘택되고, 그리고, 후단 화소의 박막트랜지스터 상부까지 연장 배치된 제2투명전극;을 포함하는 것을 특징으로 하는 엑스레이 디텍터.
- 제 7 항에 있어서,상기 제3절연막은 실리콘질화막, 실리콘산화막, 실리콘옥시질화막 및 이들의 적층막으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 엑스레이 디텍터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0071424A KR100520382B1 (ko) | 2001-11-16 | 2001-11-16 | 엑스레이 디텍터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0071424A KR100520382B1 (ko) | 2001-11-16 | 2001-11-16 | 엑스레이 디텍터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030040837A KR20030040837A (ko) | 2003-05-23 |
| KR100520382B1 true KR100520382B1 (ko) | 2005-10-11 |
Family
ID=29569826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0071424A KR100520382B1 (ko) | 2001-11-16 | 2001-11-16 | 엑스레이 디텍터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100520382B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100577794B1 (ko) * | 2003-08-14 | 2006-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 디지털 엑스레이 디텍터 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09206293A (ja) * | 1996-02-06 | 1997-08-12 | Toshiba Corp | Ｘ線撮像装置 |
| US5869837A (en) * | 1994-07-27 | 1999-02-09 | Litton Systems Canada Limited | Radiation imaging panel |
| KR20000024969A (ko) * | 1998-10-07 | 2000-05-06 | 구본준, 론 위라하디락사 | 엑스레이 디텍터 및 그 제조방법 |
| KR20000061397A (ko) * | 1999-03-25 | 2000-10-16 | 구본준 | 엑스레이 영상 감지소자 |
-
2001
- 2001-11-16 KR KR10-2001-0071424A patent/KR100520382B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869837A (en) * | 1994-07-27 | 1999-02-09 | Litton Systems Canada Limited | Radiation imaging panel |
| JPH09206293A (ja) * | 1996-02-06 | 1997-08-12 | Toshiba Corp | Ｘ線撮像装置 |
| KR20000024969A (ko) * | 1998-10-07 | 2000-05-06 | 구본준, 론 위라하디락사 | 엑스레이 디텍터 및 그 제조방법 |
| KR20000061397A (ko) * | 1999-03-25 | 2000-10-16 | 구본준 | 엑스레이 영상 감지소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030040837A (ko) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220328537A1 (en) | Pixel device on deep trench isolation (dti) structure for image sensor | |
| US7294522B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7405437B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100875812B1 (ko) | 저장 게이트 화소 구조의 제조 방법 | |
| US7642107B2 (en) | Split transfer gate for dark current suppression an imager pixel | |
| TWI280658B (en) | Method for fabricating image sensor including isolation layer having trench structure | |
| KR101544511B1 (ko) | 게터링 영역들을 갖는 이미지 센서의 제조 방법 | |
| US6060714A (en) | Large area imager with photo-imageable interface barrier layer | |
| JP2755176B2 (ja) | 固体撮像素子 | |
| KR100310179B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| JP4600964B2 (ja) | ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法 | |
| JP3735682B2 (ja) | Ｘ線検出器の製造方法 | |
| KR100443902B1 (ko) | 엑스레이 영상 감지소자 및 그 제조방법 | |
| KR100784873B1 (ko) | 씨모스 이미지 센서 및 그 형성 방법 | |
| KR100520382B1 (ko) | 엑스레이 디텍터 및 그 제조방법 | |
| KR100524081B1 (ko) | 엑스레이 영상 감지소자 | |
| JP2003037262A (ja) | 固体撮像装置並びにその製造方法および駆動方法 | |
| TW201143064A (en) | Image sensor with doped transfer gate | |
| KR100852516B1 (ko) | 엑스레이 디텍터의 제조방법 | |
| KR100476054B1 (ko) | 엑스레이 디텍터 | |
| KR20010105209A (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| KR100886974B1 (ko) | 엑스레이 디텍터 | |
| JP3105781B2 (ja) | 固体撮像装置 | |
| JP2003347537A (ja) | 固体撮像素子 | |
| KR100577794B1 (ko) | 디지털 엑스레이 디텍터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120906 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130911 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140919 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150918 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160920 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170921 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 14 |