KR20010105209A - 고체 촬상 장치 및 그 제조 방법 - Google Patents

고체 촬상 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20010105209A
KR20010105209A KR1020010026655A KR20010026655A KR20010105209A KR 20010105209 A KR20010105209 A KR 20010105209A KR 1020010026655 A KR1020010026655 A KR 1020010026655A KR 20010026655 A KR20010026655 A KR 20010026655A KR 20010105209 A KR20010105209 A KR 20010105209A
Authority
KR
South Korea
Prior art keywords
insulating film
solid
state imaging
semiconductor substrate
peripheral circuit
Prior art date
Application number
KR1020010026655A
Other languages
English (en)
Inventor
하따노게이스께
나까시바야스따까
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010105209A publication Critical patent/KR20010105209A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

고체 촬상 장치는 전하 전송 전극, 필드 플레이트 전극, 및 게이트 전극이 전기 도전성 단층 전극 재료막으로 형성되고, 전극들 사이의 갭이 평탄화될 리플로우 특성을 갖는 절연막으로 채워짐으로써, 소자의 높이를 감소시키고 표면의 불균일성을 완화시키도록 형성된다. 이는 마이크로렌즈의 형성시 소자를 평탄화하는데 필요한 평탄화막의 두께를 감소킬 수 있고, 고체 촬상 장치에 향상된 감도를 제공할 수 있게 한다.

Description

고체 촬상 장치 및 그 제조 방법{SOLID-STATE IMAGE PICKUP DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 고체 촬상 장치 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 단층 도전성 전극 재료막을 처리함으로써 형성된 전하 전송 전극을 가지며, 주변 장치 절연 영역상에 두꺼운 산화막을 형성하지 않고도 향상된 평탄성을 갖는 고체 촬상 장치 및 그 제조 방법에 관한 것이다.
도 1은 단층 전극 구조를 갖는 종래의 고체 촬상 장치를 도시한 단면도로서,이는 종래의 고체 촬상 장치의 고체 촬상 영역과, 트랜지스터부와 P 웰 콘택(P 콘택)부로 구성된 주변 회로 영역을 나타낸다.
P형 반도체 기판(601)의 표면 영역내에는 P+영역(602)이 형성된다. 상술한 장치는 고체 촬상 영역과 트랜지스터부와 p 웰 콘택부로 구성된 주변 회로 영역의 분리 영역을 포함한다. P+영역(602)의 상부에는 필드 산화막(614)이 형성되지만, 각 장치 영역내의 P형 반도체 기판(601)의 표면 상에는 게이트 절연막(606)이 형성된다. 이 경우, 고체 촬상 영역이외의 장치 분리 영역은 P+영역(602)과 필드 산화막(614)을 포함한다. 고체 촬상 영역에서, P+영역(602)에 인접하여 P+분리 영역(603)이 형성되고, 이에 인접하여 전하 전송부(605)가 더 형성된다. 게이트 절연막(606) 상에는, 전하 전송 전극(627)이 형성된다. 또한, 기판(601)의 전체 표면 상에는, 층간 절연막(610)이 형성되고 이를 통해 전하 전송 전극(627)에 도달하는 콘택 홀(612)이 형성된다. 이 콘택 홀(612)을 통해 금속 배선(611)이 형성된다.
주변 회로 영역의 트랜지스터부는 2개의 디바이스와 2개의 게이트 절연막(606)을 갖는다. 이 게이트 절연막(606) 중 어느 하나의 상부에는 게이트 전극(637)이 형성된다. 나머지 게이트 절연막(606)의 하부에는 트랜지스터부의 소스 및 드레인 영역으로서 기능하는 N+영역(608)이 형성된다. 나머지 게이트 절연막(606) 상에는, 게이트 전극(637)이 N+영역들(608)사이에 일치되게 되도록 형성된다. N+영역(608)과 게이트 전극(637)에 도달하는 기판(601)의 전체 표면 상에 형성된 층간 절연막(610)을 통하여 콘택 홀(612)이 형성된다. 금속 배선(611)은 콘택 홀(612)을 통하여 형성된다.
주변 회로 영역의 P 웰 콘택부에서는, 게이트 절연막(606) 하부에 P 웰 콘택부(604)가 형성된다. 콘택 홀(612)은 기판(601)의 전체 표면 상에 형성된 층간 절연막(610)을 통해 P 웰 콘택부(604)에 도달하는 콘택 홀(612)이 형성된다. 이 콘택 홀(612)을 통해 금속 배선(611)이 형성된다.
도 2a 내지 도 2h는 단층 전극 구조의 종래 기술의 고체 촬상 장치를 제조하기 위한 방법을 도시환 단면도로서, 이는 상기 방법의 단계들을 순차 시퀀스로 나타내었다. 도 1에 나타난 단층 전극 주조를 갖는 종래의 고체 촬상 장치를 제조하기 위한 방법은 도 2a 내지 도 2h를 참조하여 이하에 설명된다.
우선, 도 2a에 나타난 바와 같이, P+영역(602)은 P형 반도체 기판(601)의 표면 영역내에 형성된다. 질화막(616)은 마스크로서 사용되고 패드 산화막(615)은 이온들이 P+영역(602)에 주입되도록 스크롤(scroll)된다.
다음으로, 도 2b에 나타난 바와 같이, 기판의 표면은 예를 들면, 980℃의 스팀(steam) 분위기에서 열처리되어 필드 산화막(614)가 형성된다. 이 처리동안, 상부에 질화막(616)이 형성된 영역은 산화되지 않는다. 예를 들면, 800 내지 1000nm의 두께를 갖는 필드 산화막(614)이 제공된다.
다음으로, 도 2c에 나타난 바와 같이, 예를 들면 보론의 이온 주입을 행하여 고체 촬상 영역에서 장치와 다른 장치, 그리고 주변 회로 영역에 형성된 P 웰 콘택부(604)를 분리하기 위한 P+분리 영역(603)을 형성한다.
다음으로, 도 2d에 나타난 바와 같이, 예를 들면, 인 이온 주입을 행하여 전하 전송부(605)로서 기능하는 N 형 영역을 형성한다.
그 다음에, 도 2e에 나타난 바와 같이, 필드 산화막(614) 이외의 P형 반도체 기판의 표면 상의 절연막을 제거하여 재차 게이트 절연막(606)을 형성한다. 이어서, 전하 전송 전극 재료막으로서 기능하는 폴리실리콘층은 게이트 절연막(606)을 통해 형성되고 패터닝되어 주변 회로 영역에 트랜지스터의 게이트 전극(637)과 전하 전송 전극(627)을 형성한다. 다음으로, 도 2f에 나타난 바와 같이, 예를 들면, 아세닉 이온 주입을 행하여 트랜지스터부의 SD(Source-Drain)으로서 기능하는 N+영역(608)을 형성한다. 이어서, 도 2G에 나타난 바와 같이, 층간 절연막(610)은 장치의 전체 표면 상에 형성된다. 다음으로, 도 2h에 나타난 바와 같이, 콘택 홀(612)이 형성된다. 최종적으로, 도 1에 나타난 바와 같이, 금속 배선(611)이 형성된다.
단층 전극 구조를 갖는 종래 기술의 고체 촬상 장치에서, 고체 촬상 영역 이외의 소자 분리 영역에 두꺼운 필드 산화막(614)이 형성됨으로써, 장치의 기판 표면 상부를 높게 만드는 것은 물론 장치 표면 상에 심각한 불균일을 유발한다.
고체 촬상 장치에서, 온-칩 마이크로렌즈를 각 화소에 제공하여 화소상에 광이 포커싱되는 파워를 증가시킨다. 이를 위해, 장치 표면은 평탄하게 만들어야만 한다. 따라서, 장치의 현저한 높이와 표면의 불균일성은 평탄막이 더 두꺼워진다. 이는 기판 내에 형성된 광전 변환 영역상의 마이크로렌즈에 의해 수렴되는 광의 디포커싱 효과를 일으켜서, 감도를 저하시킨다. 특히, 비스듬하게 입사되는 광의 증가는 감도의 현저한 하락을 유도한다.
따라서, 본 발명의 목적은 장치 주위의 소자 분리 영역 상에 두꺼운 산화막을 형성하지 않고도 향상된 평탄성을 제공하며, 마이크로렌즈의 형성시 소자를 평탄화하는데 필요한 평탄막의 두께를 감소시키며, 특히 고체 촬상 장치상에 경사 방향으로 광의 입사시 향상된 감도 특성을 제공할 수 있는 고체 촬상 장치 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 고체 촬상 장치는 반도체 기판의 표면 상에 형성된 제1 및 제2 절연막, 상기 제1 절연막 상에 형성된 전기 도전형 단층 재료막을 전하 전송 전극으로서 갖는 고체 촬상 영역, 및 상기 고체 촬상 영역 이외의 상기 반도체 기판 상에 형성된 주변 회로 영역을 포함한다. 이 고체 촬상 장치는 상기 주변 회로 영역 내의 소자는 상기 제2 절연막 상의 분리 전극에 의해 다른 소자와 분리되고, 상기 분리 전극은 상기 단층 도전 재료막으로 형성되는 것을 특징으로 한다.
상기 주변 회로 영역에서 트랜지스터를 구성하는 게이트 전극은 상기 주변 회로 영역내의 상기 제1 절연막 상에 형성되고, 상기 게이트 전극은 상기 분리 전극과 동일한 단계에서 형성된다. 상기 제2 절연막은 상기 제1 절연막보다 더 두꺼울 수도 있다. 대용적으로, 상기 제2 절연막은 상기 제1 절연막과 동일한 두께일 수도 있다. 게다가, 상기 제1 및 제2 절연막은 동일한 재료막으로 형성될 수 있다.
응용예로서, 상술한 고체 촬상 장치는 상기 반도체 기판의 표면상에 상기 제1 및 제2 절연막들 외에 제3 절연막이 형성되고, 상기 주변 회로 영역에서 트랜지스터를 구성하는 게이트 전극은 상기 주변 회로 영역내의 상기 제3 절연막 상에 형성되고, 상기 게이트 전극은 상기 분리 전극과 동일한 단계에서 형성될 수 있다. 여기서, 상기 제3 절연막은 상기 제1 절연막보다 더 얇고, 상기 제2 절연막은 상기 제1 절연막보다 더 두꺼울 수 있다. 대용적으로, 상기 제3 절연막은 상기 제1 절연막보다 더 얇고, 상기 제2 절연막은 상기 제1 절연막과 동일한 두께를 가질 수 있다.
상술한 고체 초라상 장치는 또한 상기 고체 촬상 영역 내의 상기 반도체 기판 상에는 소자 분리용 제1 확산층이 형성되고, 상기 주변 회로 영역내의 상기 분리 전극 하부의 상기 반도체 기판 상에는 소자 분리용 제2 확산층이 형성되며, 상기 제1 및 제2 확산층은 동일 단계에서 형성되도록 구성될 수 있다. 대용적으로, 상술한 고체 촬상 장치는 상기 고체 촬상 영역내의 상기 반도체 기판 상에는 소자간 분리를 위한 제1 확산층이 형성되고, 상기 주변 회로 영역내의 상기 분리 전극 하부의 상기 반도체 기판 상에는 소자간 분리를 위한 제2 확산층이 형성되며, 상기 제1 및 제2 확산층은 서로 다른 단계에서 형성되도록 구성될 수 있다. 특히 후자의 경우, 상기 제2 확산층은 상기 제1 확산층보다 불순물 농도가 더 높은 것이 바람직하다. 또한, 상기 제2 확산층은 상기 분리 전극 하부의 상기 반도체 기판 상에서 적어도 2개의 영역들로 분리되어 형성되고, 상기 영역들 중 적어도 한 영역은 상기 분리 전극에 접속될 수 있다.
더욱이, 상기 전기 도전성 단층 재료막은 폴리실리콘막으로 형성되거나, 또는 상기 전기 도전성 단층 재료막은 폴리실리콘막과 상기 폴리실리콘막 상에 형성된 금속 실리사이드막의 적층막으로 형성되거나, 상기 전기 도전성 단층 재료막은 금속막으로 형성되는 것을 상술한 고체 촬상 장치 모두에 공통으로 적용될 수 있다.
더욱이, 상술한 고체 촬상 장치는 상기 전기 도전성 단층 재료막으로 형성된 전극들 사이에는 제4 절연막이 매립되고, 상기 전극들과 상기 제4 절연막을 포함하는 상기 반도체 기판의 표면은 통상적으로 평탄하게 제조되며, 상기 분리 전극들에는 일정한 전압이 인가되도록 구성될 수 있다.
이제, 고체 촬상 장치를 제조하는 방법은 반도체 기판의 고체 촬상 영역에는 상기 고체 촬상 영역내의 소자간 분리를 위한 제1 확산층을 형성하고, 상기 반도체 기판의 고체 촬상 영역 이외의 주변 회로 영역에는 상기 주변 회로 영역내의 소자간 분리를 위한 제2 확산층을 각각 형성하는 단계를 포함하는 것을 특징으로 한다. 이 방법은 또한 상기 고체 촬상 영역의 상기 반도체 기판의 표면상에는 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판의 표면상에는 적어도 제2 절연막을 각각 형성하는 단계를 포함한다. 이 방법은 또한 상기 제1 및 제2 절연막을 포함하는 상기 반도체 기판의 표면 상에는 전기 도전성 전극 재료막을 피착하는 단계; 및 상기 전기 도전성 전극 재료막을 패터닝함으로써 상기 고체 촬상 영역의 상기 제1 절연막상에는 전하 전송 전극을 형성하고, 상기 주변 회로 영역의 상기 제2 절연막 상에는 분리 전극을 각각 형성하는 단계를 포함한다.
상기 제1 및 제2 확산층들을 형성하는 단계에서, 상기 제1 및 제2 확산층들이 동시에 형성될 수 있다. 대용적으로, 상기 제1 및 제2 확산층들은 서로 독립적으로 형성될 수도 있다. 특히, 후자의 경우, 상기 제2 확산층은 상기 제1 확산층보다 불순물 농도가 더 높은 것이 바람직하다.
게다가, 고체 촬상 장치를 제조하기 위한 상술한 방법은 상기 제1 및 제2 절연막을 형성하는 단계에서, 상기 제1 및 제2 절연막은 동시에 형성되도록 적용될 수 있다. 대용적으로, 상기 제1 및 제2 절연막들은 서로 독립적으로 형성되고, 상기 제2 절연막은 상기 제1 절연막보다 더 두껍게 되도록 적용될 수 있다.
게다가, 응용예로서, 고체 촬상 장치를 제조하기 위한 상술한 방법은 상기 고체 촬상 영역의 상기 반도체 기판의 표면 상에는 상기 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판의 표면 상에는 적어도 제2 절연막을 각각 형성하는 단계가 상기 고체 촬상 영역의 상기 반도체 기판의 표면 상에는 상기 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판 상에는 상기 제1 및 제2 절연막을 각각 형성하는 단계를 포함하고, 상기 주변 회로 영역의 상기 제2 절연막 상에 상기 전기 도전성 전극 재료막과 상기 분리 전극을 각기 패터닝함으로써 상기 고체 촬상 영역의 상기 제1 절연막 상에 상기 전하 전송 전극을 형성하는 단계에서, 상기 주변 회로 영역의 상기 전기 도전성 전극 재료막으로 형성된 게이트 전극은 상기 주변 회로 영역의 상기 제1 절연막 상에 동시에 형성되도록 적용될 수 있다. 대용적으로, 고체 촬상 장치를 제조하기 위한 방법은 상기 고체 촬상 영역의 상기 반도체 기판의 표면상에는 상기 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판의 표면상에는 적어도 상기 제2 절연막을 각각 형성하는 단계가, 상기 고체 촬상 영역의 상기 반도체 기판의 표면 상에는 상기 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판의 표면 상에 상기 제2 절연막과 제3 절연막을 각각 형성하는 단계를 포함하고, 상기 주변 회로 영역의 상기 제2 절연막 상에 상기 전기 도전성 전극 재료막과 상기 분리 전극을 각기 패터닝함으로써 상기 고체 촬상 영역의 상기 제1 절연막 상에 상기 전하 전송 전극을 형성하는 단계에서, 상기 주변 회로 영역의 상기 전기 도전성 전극 재료막으로 형성된 게이트 전극은 상기 주변 회로 영역의 상기 제3 절연막 상에 동시에 형성되도록 적용될 수 있다. 특히 후자의 경우, 상기 고체 촬상 영역의 상기 반도체 기판의 표면 상에는 상기 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판의 표면 상에는 상기 제2 및 제3 절연막을 각각 형성하는 단계에서, 상기 제3 절연막은 상기 제1 절연막보다 더 얇게 되도록 형성된다.
본 발명에 따른 고체 촬상 장치를 제조하기 위한 상술한 방법은 상기 전기 도전성 전극 재료막을 패터닝하는 단계 다음에 상기 전하 전송 전극과 상기 분리 전극을 포함하는 상기 전기 도전성 전극 재료막으로 형성된 전극들 사이에 제4 절연막을 매립하는 단계가 수행되도록 할 수 있다. 게다가, 상기 전기 도전성 전극재료막으로 형성된 전극들 사이에 상기 제4 절연막을 매립하는 단계는, 상기 전극들을 포함하는 상기 반도체 기판의 표면에 열에 의해 유동하는 절연막을 상기 전극들보다 더 두껍게 되도록 피착하고, 상기 절연막 상에 열처리를 행하여 상기 절연막의 표면을 평탄화하며, 상기 절연막을 그 표면으로부터 균일하게 에칭하여 상기 전극들 사이에 상기 절연막을 매립함으로써 수행될 수 있다.
도 1은 단층 전극 구조를 갖는 종래 기술의 고체 촬상 장치를 도시한 단면도.
도 2a 내지 도 2h는 단층 전극 구조를 갖는 종래 기술의 고체 촬상 장치를 제조하기 위한 방법을 도시한 단면도들로서, 상술한 방법의 단계를 순차적으로 나타낸 도면.
도 3은 본 발명의 제1 실시예에 따른 고체 촬상 장치를 도시한 단면도.
도 4a 내지 도 4l은 본 발명의 제1 실시예에 따른 고체 촬상 장치를 제조하기 위한 방법을 도시한 단면도들로서, 상술한 방법의 단계를 순차적으로 나타낸 도면.
도 5는 본 발명의 제2 실시예에 따른 고체 촬상 장치를 도시한 단면도.
도 6은 본 발명의 제3 실시예에 따른 고체 촬상 장치를 도시한 단면도.
도 7은 본 발명의 제4 실시예에 따른 고체 촬상 장치를 도시한 단면도.
도 8은 본 발명의 제5 실시예에 따른 고체 촬상 장치를 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
101 : P형 반도체 기판
102 : P+영역
104 ; P 웰 콘택부
105 : 전하 전송부
106 : 게이트 절연막
108 : N+영역
110 : 층간 절연막
111 ; 금속 배선
112 : 콘택 홀
117 : 필드 플레이트 전극
119 : 게이트 산화막
127 : 전하 전송 전극
이제, 본 발명의 실시예에 따른 고체 촬상 장치 및 그 제조 방법이 첨부된 도면을 참조하여 상세히 이하에 설명될 것이다.
도 3은 본 발명의 제1 실시예에 따른 고체 촬상 장치를 도시한 단면도이다. 이 도면에는 단층 전기 도전성 전극 재료막으로 형성된 전하 전송 전극을 포함하는 고체 촬상 장치의 고체 촬상 영역과, 트랜지스터부와 P 웰 콘택(P 콘택)부로 구성된 주변 회로가 도시되어 있다.
P형 반도체 기판(101)의 표면 영역내에는 P+영역(102)과 P 웰 콘택부(104)가 형성된다. 이 장치는 고체 촬상 영역과, 트랜지스터부와 P 웰 콘택부로 구성된 주변 회로 영역의 분리부를 포함한다. 각 소자 영역내의 P형 반도체 기판(101)의 표면 상에는, P+영역(102)과 P 웰 콘택부(104) 상의 두꺼운 게이트 절연막(106)이 형성된다. 두꺼운 게이트 산화막(119)의 상부에는 필드 플레이트 전극(117)이 형성된다. 이 경우, 상기 고체 촬상 영역 이외의 소자 분리 영역은 두꺼운 게이트 산화막(119)을 통해 형성된 필드 플레이트 전극(117)과 P+영역(102)을 포함한다.고체 촬상 영역에는, P+영역(102)에 인접하여 전하 전송부(105)가 형성된다. 게이트 절연막(106)의 상부에는 전하 전송 전극(127)이 형성된다. 또한, 기판(101)의 전체 표면 상에는 층간 절연막(110)이 형성되고 이를 통해 전하 전송 전극(127)에 도달하는 콘택 홀(612)이 형성된다. 금속 배선(111)은 콘택 홀(112)을 통해 형성된다.
주변 회로 영역의 트랜지스터부는 2개의 소자들과 2개의 게이트 절연막(106)을 갖는다. 게이트 절연막들(106) 중 하나의 상부에는 게이트 전극(137)이 형성된다. 나머지 게이트 절연막(106)의 하부에는 트랜지스터 영역의 소스 및 드레인 영역으로서 기능하는 N+영역(108)이 형성된다. 나머지 게이트 절연막(106) 상에는, N+영역들(108) 사이에 매칭되도록 게이트 전극(137)이 형성된다. 콘택 홀(112)은 N+영역들(108)과 게이트 전극들(137)에 도달하는 기판(101)의 전체 표면 상에 형성된 층간 절연막(110)을 통해 형성된다. 금속 배선(111)은 콘택 홀(112)을 통해 형성된다.
주변 회로 영역의 P 웰 콘택부에서, P웰 콘택부(104)에 도달하는 기판(101)의 전체 표면 상에 형성된 층간 절연막(110)을 통해 콘택 홀(112)이 형성된다. 이 콘택 홀(112)을 통해서 금속 배선(111)이 형성된다. 게다가, 필드 플레이트 전극(117)에 도달하는 콘택 홀(112)은 층간 절연막(110)을 통해 형성된다. 이 콘택 홀(112)을 통해 금속 배선(111)이 형성된다.
접지 전압 또는 네가티브 일정 전압을 필드 플레이트 전극(117)에 인가하여 홀들로 채워진 P+영역들(102)을 형성한다. 도 4a 내지 도 4l은 본 발명의 제1 실시예에 따른 고체 촬상 장치를 제조하기 위한 방법을 도시한 단면도들로서, 상술한 방법을 단계들을 순차적으로 나타낸 도면이다. 이제, 도 3에 나타난 본 발명에 따른 고체 촬상 장치를 제조하기 위한 방법을 도 4a 내지 도 4l을 참조하여 이하에서 설명할 것이다.
우선, 도 4a에 나타난 바와 같이, P형 반도체 기판(101)의 표면 영역내의 P형 반도체 기판(101)의 표면 상에 형성된 산화막(126)을 통해 P+영역들(102)이 형성된다. 여기서, P+영역들(102)은 예를 들면, 고체 촬상 영역과 주변 회로 영역의 트랜지스터부를 가로지르는 영역과 주변 회로 영역의 트랜지스터부에 보론 이온을 주입함으로써 형성된다. 이와 동시에, 주변 회로 영역의 P 웰 콘택부내에는 P 웰 콘택부(104)가 형성된다.
다음으로, 도 4b에 나타난 바와 같이, 전하 전송부(105)로서 기능하는 N 형 영역은 예를 들면, 인 이온을 주입함으로써 형성된다.
다음으로, 도 4c에 나타난 바와 같이, 산화막(126)이 제거된 후, 기판의 표면은 예를 들면, 열산화하여 산화막(118)을 새롭게 형성한다.
다음으로, 도 4d에 나타난 바와 같이, 고체 촬상 영역 이외의 소자 분리 영역에 대응하는 영역에만 산화막(118)이 잔류하게 되는 반면에, 나머지 영역에서의 산화막(118)은 에칭에 의해 제거된다.
다음으로, 도 4e에 나타난 바와 같이, 예를 들면, 기판의 표면을 재차 열산화하여 게이트 절연막(106)과 두꺼운 게이트 산화막(119)을 형성한다. 이 경우, 예를 들면, 게이트 절연막(106)은 100nm의 두께로 형성되고, 두꺼운 게이트 산화막(119)은 200nm의 두께로 형성된다.
다음으로, 도 4f에 나타난 바와 같이, 전하 전송 전극 재료막으로서 기능하는 폴리실리콘층은 게이트 절연막(106)과 두꺼운 게이트 산화막(119) 상에 형성된다. 따라서, 전하 전송 전극(127), 주변 회로의 트랜지스터용 게이트 전극(137) 및 필드 플레이트 전극(117)이 동시에 형성된다.
다음으로, 도 4g에 나타난 바와 같이, 예를 들면, 아세닉 이온 주입을 행하여 트랜지스터 영역의 SD(Source - Drain)으로서 기능하는 N+영역(108)이 형성된다.
다음으로, 도 4h에 나타난 바와 같이, BPSG(Boron-Phospho-Silicate-Glass)와 같은 열 유동 특성을 갖는 절연막은 소자의 전체 표면 상에 피착된다. 이후, BPSG막(109)은 약 850℃ 내지 950℃ 범위의 온도에서 질소 분위기에서 열처리됨으로써, BPSG막(109)가 리플로우되어 소자 표면이 평탄화된다.
다음으로, 도 4i에 나타난 바와 같이, BPSG막(109)이 전하 전송 전극(127), 게이트 전극(137) 및 필드 플레이트 전극(117)의 표면이 노출될 때까지 에칭됨으로써, 전극들 사이의 갭 부분에만 BPSG(109)가 매립되게 된다.
다음으로, 도 4j에 나타난 바와 같이, 층간 절연막(110)은 소자의 전체 표면상에 형성된다.
다음으로, 도 4k에 나타난 바와 같이, 콘택 홀(112)이 형성된다.
최종적으로, 도 4l에 나타난 바와 같이, 금속 배선(111)이 형성된다.
본 발명의 제1 실시예에서, 소자 주위의 소자 분리 영역은 기판 표면 영역내에 형성된 확산층과 게이트 절연막을 통해 확산층 상에 형성되는 전기 도전성 단층 전극 재료막과 동일 재료로 형성된 플레이트 전극으로 구성된다. 또한, 전극들 사이의 갭들이 평탄화 될 리플로우 특성을 갖는 절연막으로 채워짐으로써, 소자의 높이가 감소되고 표면의 불균일성이 완화된다. 마이크로렌즈를 형성시 소자를 평탄화시키는데 요구되는 평탄화막의 두께를 감소시킬 수 있게 하며 고체 촬상 장치에 대한 향상된 감도를 제공한다.
도 5는 본 발명의 제2 실시예에 따른 고체 촬상 장치를 도시한 단면도이다. 이제, 본 발명의 제2 실시예를 도 5를 참조하여 이하에 기술할 것이다.
이 발명은 주변 회로 트랜지스터의 게이트 절연막(226)은 고체 촬상 영역의 고체 촬상 장치의 게이트 절연막(206)보다 더 얇야서 주변 회로 트랜지스터에 대해 더 큰 구동 능력을 제공하고, 고체 촬상 장치의 게이트 절연막(206)보다 더 두꺼운 게이트 절연막(219)은 주변 회로 영역의 소자 분리부내에 형성된다는 점에서 제1 실시예와는 다르다. 나머지 구성 요소들은 제1 실시예에서와 동일 한 방식으로 구성되며 반복적으로 설명되지는 않는다
도 6은 본 발명의 제3 실시예에 따른 고체 촬상 장치를 도시한 단면도이다. 이제, 본 발명의 제3 실시예는 도 6을 참조하여 이하에 설명할 것이다. 도 6은 전하 전송 전극이 전기 도전성 단층 전극 재료막으로 형성되는 고체 촬상 장치의 고체 촬상 영역과, 주변 회로를 구성하는 트랜지스터부 및 P 웰 콘택(P 콘택)이 나타낸다.
이 실시예는 필드 플레이트 전극(317) 하부에 형성된 게이트 절연막이 고체 촬상 영역에 사용될 게이트 절연막(306)으로서 공통적으로 사용된다는 점에서 제1 실시예와는 상이하다,
본 실시예에 따른 구조의 사용은 서로 두께가 상이한 게이트 절연막이 형성되는 제1 실시예에 따른 제조 방법의 단계를 제거하게 하여, 공정이 단순해 진다.
도 7은 본 발명의 제4 실시예에 따른 고체 촬상 장치를 도시한 단면도이다. 이제, 본 발명의 제4 실시예를 도 7을 참조하여 이하에 설명할 것이다. 도 7은 전하 전송 전극이 전기 도전성 단층 전극 재료막으로 형성되는 고체 촬상 장치의 고체 촬상 영역과, 주변 회로를 구성하는 트랜지스터부 및 P 웰 콘택(P 콘택)이 나타낸다.
본 실시예에서, 필드 플레이트 전극(417) 하부의 P+영역(432)은 고체 촬상 영역내에서 소자간 분리를 위한 P+영역(402)과는 상이한 단계에서 형성되며, P+영역(432)과 P+영역(402)은 상이한 농도를 갖는다. 게다가, 필드 플레이트 전극(417) 하부의 P+영역(432)의 불순물 농도는 P+영역(402)과 P 웰 콘택부(404)의 불순물 농도보다 더 높다. 고체 촬상 영역내의 소자 분리 영역은 수평 확산되는 것을 방지하고, 가장 폭넓게 실요성있는 유효 장치와 가장 낮은 유효 불순물 농도가 제공되는 것이 바람직하다. 본 실시예는 고체 촬상 영역내의 소자 분리부와 고체 촬상 영역 이외의 소자 분리부를 각기 최적의 불순물 농도로 설정할 수 있다. 이는 소자 특성을 충분히 사용할 수 있으면서도 분리 능력을 보장할 수 있는 이점을 제공한다.
도 8은 본 발명의 제5 실시예에 따른 고체 촬상 장치를 도시한 단면도이다. 이제, 본 발명의 제5 실시예를 도 8을 참조하여 이하에 설명할 것이다. 도 8은 전하 전송 전극이 전기 도전성 단층 전극 재료막으로 형성되는 고체 촬상 장치의 고체 촬상 영역과, 주변 회로를 구성하는 트랜지스터부 및 P 웰 콘택(P 콘택)이 나타낸다.
본 실시예는 P+영역(402)이 존재하지 않는 스페이스 영역(513)을 필드 플레이트 전극(517) 하부에 형성하여 스페이스 영역(513)과 이 스페이스 영역(513) 상부에 연장되는 필드 플레이트 전극(517) 간의 기생 커패시턴스를 감소시킨다는 점에서 제4 실시예와는 상이하다.
필드 플레이트 전극(517)에 일정 전압을 인가시, 본 실시예에서는 서로 인접한 P+영역(532)이 서로 전기적으로 결합되게 하여, P+영역이 부분적으로 제거되지 않을 때 제공되는 것과 동일한 전기적 특성을 나타낸다.
전술한 바와 같이, 본 발명은 제1 내지 제5 실시예를 참조하여 기술되었지만, 본 발명은 이들 실시예에 국한되지 않는다. 예를 들면, 제2 및 제4 실시예는 다음과 같이 결합될 수 있다. 즉, 주변 회로 트랜지스터의 게이트 절연막은 촬상 영역내의 고체 촬상 장치의 게이트 절연막보다 더 얇게 형성하여 주변 회로 트랜지스터에 대해 증가된 구동 용량을 제공할 수 있고, 주변 회로내에서 소자간 분리를 위한 P+영역은 고체 촬상 영역의 P+영역(402)보다 불순물 농도를 더 높게 하여 각 영역내의 P+영역의 불순물 농도를 최적화할 수 있다. 게다가, 서로 결합된 제1 내지 제5 실시예에도 적용할 수 있다.
부수적으로, 본 발명에 따른 고체 촬상 장치의 전하 전송 전극 재료막은 막이 전기적으로 접속되는 재료의 한 층으로 형성되는 한 폴리실리콘으로 이루어진 그룹, 폴리실리콘과 금속 실리사이드의 적층막, 및 금속막으로부터 선택될 수 있다.
상술한 바와 같이, 본 발명은 소자 주위의 소자 분리 영역이 기판 표면 영역내에 형성된 확산층과 이 확산층 상의 게이트 절연막을 통해 형성된 전기 도전성 단층 전극 재료막과 동일한 재료로 형성된 플레이트 전극을 포함하는 단층 전극 구조를 갖는 고체 촬상 장치를 제공할 수 있다. 게다가, 전극들 간의 갭들이 평탄화될 리플로우 특성을 갖는 절연막으로 채워짐으로써, 소자의 높이를 감소시킨다. 따라서, 소자의 표면에 대한 불균일성은 완화되어, 마이크로렌즈의 형성시 소자를 평탄화하는데 필요한 평탄화막의 두께를 감소킬 수 있고 고체 촬상 장치에 향상된 감도를 제공할 수 있게 된다.

Claims (28)

  1. 고체 촬상 장치에 있어서,
    반도체 기판의 표면 상에 형성된 제1 및 제2 절연막,
    상기 제1 절연막 상에 형성된 전기 도전형 단층 재료막을 전하 전송 전극으로서 갖는 고체 촬상 영역, 및
    상기 고체 촬상 영역 이외의 상기 반도체 기판 상에 형성된 주변 회로 영역을 포함하며, 상기 주변 회로 영역 내의 소자는 상기 제2 절연막 상의 분리 전극에 의해 다른 소자와 분리되고, 상기 분리 전극은 상기 단층 도전 재료막으로 형성되는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서, 상기 주변 회로 영역에서 트랜지스터를 구성하는 게이트 전극은 상기 주변 회로 영역내의 상기 제1 절연막 상에 형성되고, 상기 게이트 전극은 상기 분리 전극과 동일한 단계에서 형성되는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제2 절연막은 상기 제1 절연막보다 더 두꺼운 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항 또는 제2항에 있어서, 상기 제2 절연막은 상기 제1 절연막과 동일한두께를 갖는 것을 특징으로 하는 고체 촬상 장치.
  5. 제1항에 있어서, 상기 제1 및 제2 절연막은 동일한 재료막으로 형성되는 것을 특징으로 하는 고체 촬상 장치.
  6. 제1항에 있어서, 상기 반도체 기판의 표면상에 상기 제1 및 제2 절연막들 외에 제3 절연막이 형성되고, 상기 주변 회로 영역에서 트랜지스터를 구성하는 게이트 전극은 상기 주변 회로 영역내의 상기 제3 절연막 상에 형성되고, 상기 게이트 전극은 상기 분리 전극과 동일한 단계에서 형성되는 것을 특징으로 하는 고체 촬상 장치.
  7. 제6항에 있어서, 상기 제3 절연막은 상기 제1 절연막보다 더 얇고, 상기 제2 절연막은 상기 제1 절연막보다 더 두꺼운 것을 특징으로 하는 고체 촬상 장치.
  8. 제6항에 있어서, 상기 제3 절연막은 상기 제1 절연막보다 더 얇고, 상기 제2 절연막은 상기 제1 절연막과 동일한 두께를 갖는 것을 특징으로 하는 고체 촬상 장치.
  9. 제1항 또는 제6항에 있어서, 상기 고체 촬상 영역 내의 상기 반도체 기판 상에는 소자 분리용 제1 확산층이 형성되고,
    상기 주변 회로 영역내의 상기 분리 전극 하부의 상기 반도체 기판 상에는 소자 분리용 제2 확산층이 형성되며,
    상기 제1 및 제2 확산층은 동일 단계에서 형성되는 것을 특징으로 하는 고체 촬상 장치.
  10. 제1항 또는 제6항에 있어서,
    상기 고체 촬상 영역내의 상기 반도체 기판 상에는 소자간 분리를 위한 제1 확산층이 형성되고,
    상기 주변 회로 영역내의 상기 분리 전극 하부의 상기 반도체 기판 상에는 소자간 분리를 위한 제2 확산층이 형성되며,
    상기 제1 및 제2 확산층은 서로 다른 단계에서 형성되는 것을 특징으로 하는 고체 촬상 장치.
  11. 제10항에 있어서, 상기 제2 확산층은 상기 제1 확산층보다 불순물 농도가 더 높은 것을 특징으로 하는 고체 촬상 장치.
  12. 제10항에 있어서, 상기 제2 확산층은 상기 분리 전극 하부의 상기 반도체 기판 상에서 적어도 2개의 영역들로 분리되어 형성되고,
    상기 영역들 중 적어도 한 영역은 상기 분리 전극에 접속되는 것을 특징으로 하는 고체 촬상 장치.
  13. 제1항 또는 제6항에 있어서, 상기 전기 도전성 단층 재료막은 폴리실리콘막으로 형성되는 것을 특징으로 하는 고체 촬상 장치.
  14. 제1항 또는 제6항에 있어서, 상기 전기 도전성 단층 재료막은 폴리실리콘막과 상기 폴리실리콘막 상에 형성된 금속 실리사이드막의 적층막으로 형성되는 것을 특징으로 하는 고체 촬상 장치.
  15. 제1항 또는 제6항에 있어서, 상기 전기 도전성 단층 재료막은 금속막으로 형성되는 것을 특징으로 하는 고체 촬상 장치.
  16. 제1항 또는 제6항에 있어서,
    상기 전기 도전성 단층 재료막으로 형성된 전극들 사이에는 제4 절연막이 매립되고,
    상기 전극들과 상기 제4 절연막을 포함하는 상기 반도체 기판의 표면은 통상적으로 평탄하게 제조되는 것을 특징으로 하는 고체 촬상 장치.
  17. 제1항 또는 제6항에 있어서, 상기 분리 전극들에는 일정한 전압이 인가되는 것을 특징으로 하는 고체 촬상 장치.
  18. 고체 촬상 장치를 제조하는 방법에 있어서,
    반도체 기판의 고체 촬상 영역에는 상기 고체 촬상 영역내의 소자간 분리를 위한 제1 확산층을 형성하고, 상기 반도체 기판의 고체 촬상 영역 이외의 주변 회로 영역에는 상기 주변 회로 영역내의 소자간 분리를 위한 제2 확산층을 각각 형성하는 단계;
    상기 고체 촬상 영역의 상기 반도체 기판의 표면상에는 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판의 표면상에는 적어도 제2 절연막을 각각 형성하는 단계;
    상기 제1 및 제2 절연막을 포함하는 상기 반도체 기판의 표면 상에는 전기 도전성 전극 재료막을 피착하는 단계; 및
    상기 전기 도전성 전극 재료막을 패터닝함으로써 상기 고체 촬상 영역의 상기 제1 절연막상에는 전하 전송 전극을 형성하고, 상기 주변 회로 영역의 상기 제2 절연막 상에는 분리 전극을 각각 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 상기 제1 및 제2 확산층들을 형성하는 단계에서, 상기 제1 및 제2 확산층들이 동시에 형성되는 것을 특징으로 하는 방법.
  20. 제18항에 있어서, 상기 제1 및 제2 확산층들을 형성하는 단계에서, 상기 제1 및 제2 확산층들은 서로 독립적으로 형성되는 것을 특징으로 하는 방법.
  21. 제20항에 있어서, 상기 제2 확산층은 상기 제1 확산층보다 불순물 농도가 더 높은 것을 특징으로 하는 방법.
  22. 제18항 내지 제21항 중 어느 한 항에 있어서, 상기 제1 및 제2 절연막을 형성하는 단계에서, 상기 제1 및 제2 절연막은 동시에 형성되는 것을 특징으로 하는 방법.
  23. 제18항 내지 제21항 중 어느 한 항에 있어서, 상기 제1 및 제2 절연막을 형성하는 단계에서, 상기 제1 및 제2 절연막들은 서로 독립적으로 형성되고, 상기 제2 절연막은 상기 제1 절연막보다 더 두꺼운 것을 특징으로 하는 방법.
  24. 제18항에 있어서,
    상기 고체 촬상 영역의 상기 반도체 기판의 표면 상에는 상기 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판의 표면 상에는 적어도 제2 절연막을 각각 형성하는 단계는 상기 고체 촬상 영역의 상기 반도체 기판의 표면 상에는 상기 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판 상에는 상기 제1 및 제2 절연막을 각각 형성하는 단계를 포함하고,
    상기 주변 회로 영역의 상기 제2 절연막 상에 상기 전기 도전성 전극 재료막과 상기 분리 전극을 각기 패터닝함으로써 상기 고체 촬상 영역의 상기 제1 절연막상에 상기 전하 전송 전극을 형성하는 단계에서,
    상기 주변 회로 영역의 상기 전기 도전성 전극 재료막으로 형성된 게이트 전극은 상기 주변 회로 영역의 상기 제1 절연막 상에 동시에 형성되는 것을 특징으로 하는 방법.
  25. 제18항에 있어서,
    상기 고체 촬상 영역의 상기 반도체 기판의 표면상에는 상기 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판의 표면상에는 적어도 상기 제2 절연막을 각각 형성하는 단계는, 상기 고체 촬상 영역의 상기 반도체 기판의 표면 상에는 상기 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판의 표면 상에 상기 제2 절연막과 제3 절연막을 각각 형성하는 단계를 포함하고,
    상기 주변 회로 영역의 상기 제2 절연막 상에 상기 전기 도전성 전극 재료막과 상기 분리 전극을 각기 패터닝함으로써 상기 고체 촬상 영역의 상기 제1 절연막 상에 상기 전하 전송 전극을 형성하는 단계에서,
    상기 주변 회로 영역의 상기 전기 도전성 전극 재료막으로 형성된 게이트 전극은 상기 주변 회로 영역의 상기 제3 절연막 상에 동시에 형성되는 것을 특징으로 하는 방법.
  26. 제25항에 있어서, 상기 고체 촬상 영역의 상기 반도체 기판의 표면 상에는 상기 제1 절연막을 형성하고, 상기 주변 회로 영역의 상기 반도체 기판의 표면 상에는 상기 제2 및 제3 절연막을 각각 형성하는 단계에서, 상기 제3 절연막은 상기 제1 절연막보다 더 얇게 되도록 형성되는 것을 특징으로 하는 방법.
  27. 제18항, 제24항 또는 제25항에 있어서, 상기 전기 도전성 전극 재료막을 패터닝하는 단계 다음에 상기 전하 전송 전극과 상기 분리 전극을 포함하는 상기 전기 도전성 전극 재료막으로 형성된 전극들 사이에 제4 절연막을 매립하는 단계가 수행되는 것을 특징으로 하는 방법.
  28. 제27항에 있어서, 상기 전기 도전성 전극 재료막으로 형성된 전극들 사이에 상기 제4 절연막을 매립하는 단계는,
    상기 전극들을 포함하는 상기 반도체 기판의 표면에 열에 의해 유동하는 절연막을 상기 전극들보다 더 두껍게 되도록 피착하고,
    상기 절연막 상에 열처리를 행하여 상기 절연막의 표면을 평탄화하며,
    상기 절연막을 그 표면으로부터 균일하게 에칭하여 상기 전극들 사이에 상기 절연막을 매립함으로써 수행되는 것을 특징으로 하는 방법.
KR1020010026655A 2000-05-16 2001-05-16 고체 촬상 장치 및 그 제조 방법 KR20010105209A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000143730A JP2001326342A (ja) 2000-05-16 2000-05-16 固体撮像装置及びその製造方法
JP2000-143730 2000-05-16

Publications (1)

Publication Number Publication Date
KR20010105209A true KR20010105209A (ko) 2001-11-28

Family

ID=18650505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010026655A KR20010105209A (ko) 2000-05-16 2001-05-16 고체 촬상 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US6787754B2 (ko)
JP (1) JP2001326342A (ko)
KR (1) KR20010105209A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405757B2 (en) * 2002-07-23 2008-07-29 Fujitsu Limited Image sensor and image sensor module
TWI289905B (en) * 2002-07-23 2007-11-11 Fujitsu Ltd Image sensor and image sensor module
JP3720014B2 (ja) * 2002-11-01 2005-11-24 日本テキサス・インスツルメンツ株式会社 固体撮像装置
US7179676B2 (en) * 2005-03-28 2007-02-20 Kenet, Inc. Manufacturing CCDs in a conventional CMOS process
JP2007165403A (ja) * 2005-12-09 2007-06-28 Fujifilm Corp 固体撮像素子及びその製造方法
JP6529681B1 (ja) * 2017-11-13 2019-06-12 新電元工業株式会社 ワイドギャップ半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0198258A (ja) * 1987-10-12 1989-04-17 Fuji Photo Film Co Ltd 固体撮像装置および製造方法
KR940016863A (ko) * 1992-12-24 1994-07-25 문정환 고체 촬상소자 구조 및 제조방법
US5537075A (en) * 1993-12-17 1996-07-16 Sony Corporation Semiconductor integrated circuit having isolated supply paths for circuit blocks
JPH08236750A (ja) * 1995-01-23 1996-09-13 Eastman Kodak Co 端配列インプラント及び相互接続電極を有する平坦電荷結合デバイスの製造方法
JPH09116136A (ja) * 1995-07-31 1997-05-02 Eastman Kodak Co 端配列インプラント及び覆いの金属に接続された電極を有する電荷結合素子の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174772A (ja) * 1989-09-29 1991-07-29 Toshiba Corp 固体撮像装置
US5591963A (en) * 1994-08-22 1997-01-07 Canon Kabushiki Kaisha Photoelectric conversion device with dual insulating layer
JP3403062B2 (ja) * 1998-03-31 2003-05-06 株式会社東芝 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0198258A (ja) * 1987-10-12 1989-04-17 Fuji Photo Film Co Ltd 固体撮像装置および製造方法
KR940016863A (ko) * 1992-12-24 1994-07-25 문정환 고체 촬상소자 구조 및 제조방법
US5537075A (en) * 1993-12-17 1996-07-16 Sony Corporation Semiconductor integrated circuit having isolated supply paths for circuit blocks
JPH08236750A (ja) * 1995-01-23 1996-09-13 Eastman Kodak Co 端配列インプラント及び相互接続電極を有する平坦電荷結合デバイスの製造方法
JPH09116136A (ja) * 1995-07-31 1997-05-02 Eastman Kodak Co 端配列インプラント及び覆いの金属に接続された電極を有する電荷結合素子の製造方法

Also Published As

Publication number Publication date
JP2001326342A (ja) 2001-11-22
US6787754B2 (en) 2004-09-07
US20010042818A1 (en) 2001-11-22

Similar Documents

Publication Publication Date Title
TWI411059B (zh) 雙面絕緣層上半導體結構及其製造方法
US20080157141A1 (en) Cmos device and method of manufacturing the same
US20070184653A1 (en) Integrated circuit with a very small-sized reading diode
KR100508085B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
JPWO2005069377A1 (ja) 固体撮像装置およびその製造方法
US7598553B2 (en) CMOS image sensor and method of manufacturing thereof
US20030049905A1 (en) Method of manufacturing semiconductor device
KR20000048379A (ko) 고체 촬상 장치 및 그 제조 방법
US7132347B2 (en) Semiconductor device with trench structure and method for manufacturing the same
US6787754B2 (en) Solid-state image pickup device having improved flatness and method for fabricating the same
US5401679A (en) Method of manufacturing charge transfer device
US5714410A (en) Method for fabricating CMOS analog semiconductor
JP3737466B2 (ja) 固体撮像装置及びその製造方法
JP3796227B2 (ja) 電荷結合素子の製造方法
JP3502509B2 (ja) Ｃｍｏｓ構造を備えた集積回路及びその製造方法
US5716886A (en) Method of fabricating a high voltage metal-oxide semiconductor (MOS) device
JP2003124451A (ja) 電荷結合素子におけるブルーミング防止構造の生成方法
KR101024825B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
CN100559601C (zh) Cmos图像传感器及其制造方法
CN100499149C (zh) Cmos图像传感器及其制造方法
JP2013051420A (ja) イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法
KR102645312B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
KR100628228B1 (ko) 색 재현성 향상을 위한 씨모스 이미지 센서 및 그 제조방법
KR20060000900A (ko) 중수소 어닐링을 적용한 이미지센서 제조방법
JP2002190587A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application