KR100286959B1 - 2개 이상의 공급 네트워크를 갖는 집적 반도체 회로 - Google Patents

2개 이상의 공급 네트워크를 갖는 집적 반도체 회로 Download PDF

Info

Publication number
KR100286959B1
KR100286959B1 KR1019980049372A KR19980049372A KR100286959B1 KR 100286959 B1 KR100286959 B1 KR 100286959B1 KR 1019980049372 A KR1019980049372 A KR 1019980049372A KR 19980049372 A KR19980049372 A KR 19980049372A KR 100286959 B1 KR100286959 B1 KR 100286959B1
Authority
KR
South Korea
Prior art keywords
supply
circuit
branches
vssq
ground
Prior art date
Application number
KR1019980049372A
Other languages
English (en)
Other versions
KR19990045362A (ko
Inventor
마르틴 부크
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR19990045362A publication Critical patent/KR19990045362A/ko
Application granted granted Critical
Publication of KR100286959B1 publication Critical patent/KR100286959B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, 서로 독립적으로 공급되는 적어도 2개의 공급 네트워크, 즉 부하 회로에 할당된 제 1부하 공급 네트워크 및 드라이버 스위칭 회로에 할당된 제 2드라이버 공급 네트워크를 포함하는 집적 반도체 회로에 관한 것으로, 모든 공급 네트워크는 각각 접지 라인을 갖는 접지 분기(VSS, VSSQ) 및 공급 전위 라인을 갖는 공급 분기(VDD, VDDQ)를 별도로 포함한다. 적어도 2개의 공급 네트워크의 접지 분기(VSS, VSSQ) 및/또는 공급 분기(VDD, VDDQ)를 선택적으로 서로 전기적으로 결합시키는 보상 회로(1)가 제공된다.

Description

2개 이상의 공급 네트워크를 갖는 집적 반도체 회로
본 발명은, 서로 독립적으로 공급되는 적어도 2개의 공급 네트워크, 즉 부하 회로에 할당된 제 1부하 공급 네트워크 및 드라이버 스위칭 회로에 할당된 제 2드라이버 공급 네트워크를 포함하는 집적 반도체 회로에 관한 것으로, 모든 공급 네트워크는 각각 접지 라인을 갖는 접지 분기 및 공급 전위 라인을 갖는 공급 분기를 별도로 포함한다.
예를 들어 DRAM 메모리 모듈과 같은 디지털 반도체 모듈에서는 클럭 주파수가 점점 높아짐에 따라 반도체 칩내에 제공되는 출력 드라이버에는 점점 더 짧은 스위칭 시간이 요구된다. 이와 같은 매우 짧은 스위칭 시간으로 인해서, 반도체 칩의 공급 네트워크내에서 재차 전압 변동을 야기시키고 그에 따라 반도체 칩상에 형성된 디지털 스위칭 회로의 순서에 따른 작동에 영향을 줄 수 있는 소음을 야기시키는 피크 부하가 스위칭 시간 동안 발생된다. 이러한 결함을 제거하기 위해서는, 반도체 칩상에 제공된 디지털 스위칭 회로가 가급적 소음 프로세스에 대해 민감하지 않도록 설계되어야 하지만, 이것은 속도 손실 없이는 이루어지지 않는다. 또한, 물론 별도의 전압 공급 및 그에 상응하는 회로에 대한 필요성을 점점 더 높게 요구하는, 특별히 출력 드라이버 회로(OCD = Off Chip Driver)에 공급하기 위한 공급 핀을 제공하는 것도 시도되었다.
본 발명의 목적은, 집적 반도체 회로, 특히 드라이버 스위칭 회로의 스위칭시에 속도 손실을 야기시키지 않으면서도 피크 부하로 인한 소음을 현저하게 감소시킬 수 있는, 칩상에 별도로 제공된 드라이버 스위칭 회로를 갖는 반도체-DRAM-회로 또는 반도체-SDRAM-회로를 제공하는 것이다.
도 1은 접지 분기(VSS 및 VSSQ)를 결합시키기 위한 보상 회로의 개략적인 회로도이다.
도 2는 접지 분기(VSS 및 VSSQ) 및 공급 분기(VDD 및 VDDQ)를 결합시키기 위한 다른 보상 회로의 개략적인 회로도이다.
도 3은 도 2에 따른 본 발명의 회로의 바람직한 작용을 설명하기 위해 측정된 전압 곡선의 다이아그램이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 8 : 보상 회로 2, 12 : 입력
3, 4 : 인버터단 5 : 커플링 부재
6 : 출력 노드 7 : 커패시터
9 : n-채널-전계 효과 트랜지스터
10 : p-채널-전계 효과 트랜지스터 11 : 인버터
13 : 댐핑 커패시터 14, 15, 16, 17 : 전압 곡선
cRD0 : 상보 라인 DQ: 출력
Nout : n-채널-전계 효과 트랜지스터 OUT : 출력
Pout : p-채널-전계 효과 트랜지스터 RD0: 입력의 신호
VSS, VSSQ : 접지 분기 VDD, VDDQ : 공급 분기
상기 목적은 본 발명에 따라, 서로 독립적으로 공급되는 적어도 2개의 공급 네트워크, 즉 부하 회로에 할당된 제 1부하 공급 네트워크 및 드라이버 스위칭 회로에 할당된 제 2드라이버 공급 네트워크를 포함하며, 모든 공급 네트워크는 각각 접지 라인을 갖는 접지 분기 및 공급 전위 라인을 별도로 갖는 공급 분기를 포함하도록 구성된 집적 반도체 회로에 의해 달성된다.
본 발명의 원리에 따라, 적어도 2개의 공급 네트워크의 접지 분기 및/또는 공급 분기를 선택적으로 서로 전기적으로 접속시키는 보상 회로가 제공된다. 이 보상 회로는 바람직하게, 예정된 논리값(논리 EINS 또는 논리 NULL)을 갖는 적어도 2개의 공급 네트워크 중에서 하나의 네트워크의 부하를 검출하고, 그에 대한 반응으로서 적어도 2개의 공급 네트워크의 접지 분기 및/또는 공급 분기를 전기적으로 접속시키기 위하여 마찬가지로 보상 회로내에 제공된 커플링 부재를 제어하는 논리 스위칭 회로를 포함한다.
반도체 칩상에 배치된 부하 회로에 의해 논리 EINS가 판독되면, 이 경우에는 드라이버 스위칭 회로의 포지티브 공급 전위가 부하를 받는다. 논리 NULL이 판독되면, 드라이버 스위칭 회로의 접지 전위가 부하를 받는다. 본 발명에 따른 반도체 회로에서는 논리 EINS의 판독 동안에 부하 공급 네트워크의 접지 전위(원래의 논리 스위칭 회로의 접지 전위)가 드라이버 공급 네트워크의 접지 전위(드라이버 스위칭 회로의 접지 전위)와 결합되고 상기 방식으로 안정화된다. 논리 NULL의 판독시에는 상응하게 부하 공급 네트워크의 포지티브 공급 전위가 드라이버 공급 네트워크의 포지티브 공급 전위와 결합된다. 이와 같이 상이한 공급 라인이 선택적으로 결합됨으로써, 부하 회로용 공급 라인에서 소음이 현저하게 감소될 수 있다.
회로도에 따른 본 발명의 바람직한 실시예에서 커플링 부재는 반도체 회로내에 모놀리식(monolithic) 집적 방식으로 형성된 스위칭 트랜지스터로 형성된다.
보상 회로를 갖는 본 발명에 따른 반도체 회로는 특히 높은 클럭 주파수를 갖는 디지털 반도체 회로, 예를 들면 디지털 DRAM-메모리 모듈 또는 SDRAM-반도체 모듈에 적합하다.
본 발명은 도면에 도시된 2개의 실시예를 참조하여 하기에 자세히 설명된다.
도 1에 도시된 본 발명의 제 1실시예는, 부하 회로용의 (반도체 칩상에 형성되었지만 도면에는 도시되지 않은 디지털 논리 스위칭 회로용의) 제 1공급 네트워크의 접지 분기를 드라이버 스위칭 회로용의 (특히 마찬가지로 도면에 도시되지 않은 출력 드라이버용의) 제 2공급 네트워크의 접지 분기(VSSQ)와 교대로 접속시키기 위한 보상 회로(1)를 포함한다. 보상 회로(1)는 2개의 인버터단(3, 4)을 갖는 논리 스위칭 회로를 포함하며, 이 논리 스위칭 회로는 그것의 입력(2)에서 상응하게 논리 전위값 EINS 또는 NULL을 갖는 공급 네트워크의 부하를 검출하고, 그 검출에 대한 반응으로서 접지 분기(VSS 및 VSSQ)를 전기적으로 접속시키기 위해 커플링 부재(5)를 제어한다. 본 실시예에서 스위칭 트랜지스터(5)는 n-채널-전계효과 트랜지스터이다. 도시된 실시예에서 입력(2)은 예를 들어 반도체 메모리의 상보 라인(cRD0)과 연결된다. p-채널-전계효과 트랜지스터(Pout) 및 n-채널 전계 효과 트랜지스터(Nout)는 VDDQ(제 2공급 네트워크의 공급 분기)와 VSSQ 사이에서 직렬로 접속되며, 이 경우 출력 노드(6)에는 커패시터(7)로서 개략적으로 도시된 부하 회로가 접속된다.
보상 회로(1)의 작동 방식은 하기와 같다. 입력(2)에서 논리 레벨값 EINS가 검출되면, 예를 들어 반도체 칩상에 배치된 메모리 회로의 메모리셀로부터 얻어지는 논리 EINS의 판독 과정의 결과로, 트랜지스터(Pout)는 개방되고 출력(DQ)은 공급 분기(VDDQ)와 결합된다. 그럼으로써 VDDQ 네트워크는 부하를 받아 변동된다. 이 경우에는 접지 분기(VSSQ)가 안정적이기 때문에, 결과적으로 접지 분기(VSS)는 접지 분기(VSSQ)에 의해 안정화될 수 있다. 이 목적을 위해서 스위칭 트랜지스터(5)는 개방되고 VSS는 VSSQ와 결합된다. 그와 달리 입력(2)에 논리 레벨값 NULL이 인가되면, 메모리 셀로부터 얻어지는 논리 NULL의 판독으로 인해 접지 분기(VSSQ)가 심하게 변동된다; 이 경우에는 스위칭 트랜지스터(5)가 차단되고 그에 따라 분기(VSS 및 VSSQ)가 분리되기 때문에, 접지 분기(VSSQ)의 변동이 분기(VSS)로 전달되지 않는다.
도 2는 2개의 공급 네트워크(VSS 및 VDD)의 분기를 선택적으로 결합시키기 위한 보상 회로(8)를 갖는 본 발명의 다른 실시예의 개략적인 회로도이다. 상기 회로도에 상응하게 2개의 커플링 부재는 n-채널-전계 효과 트랜지스터(9) 및 p-채널-전계 효과 트랜지스터(10)의 형태로 제공되며, 이 트랜지스터의 게이트 단자는 인버터(11)를 통해서 입력(12)과 접속된다. 입력(12)은 예를 들어 메모리 소자의 라인(RD0)과 접속된다(도 1에 따른 실시예에서는 이 라인에 대해 보상 라인(cRD0)이 해당된다. 즉 도 1에 따른 실시예에서는 상응하게 보상 논리값이 고려될 수 있다). Pout는 재차 p-채널-전계 효과 트랜지스터이고, Nout는 n-채널-전계 효과 트랜지스터이며, OUT는 회로(8)의 출력이다; 도면 부호 (7)은 부하 회로를 커패시터의 형태로 개략적으로 도시한다. 도면 부호 (13)은 분기(VSS 와 VDD) 사이의 댐핑 커패시터를 지시하며, 이 댐핑 커패시터에 의해서 분기(VSS 및 VDD) 상호간의 안정화와 같은 다른 장점이 얻어질 수 있다. 작동 방식은 하기와 같다. 입력(12)에서 논리 레벨값 EINS가 검출되면, 반도체 칩상에 배치된 메모리 회로의 메모리 셀로부터 얻어지는 논리값 NULL의 판독 과정의 결과로서, 트랜지스터(9)는 폐쇄되고 트랜지스터(10)는 개방된다. 분기(VDD)는 VDDQ와 결합되고, 출력(OUT)에서는 네트워크(VSSQ)가 부하를 받는다. 다른 경우에 입력(12)에 논리 NULL이 인가되면, 메모리 셀로부터 얻어지는 논리 EINS의 판독 과정의 경우에, 트랜지스터(9)는 개방되고 트랜지스터(10)는 폐쇄된다: 분기(VSS)는 분기(VSSQ)와 결합되고, 출력(OUT)은 네트워크(VDDQ)에 부하를 제공한다.
도 3은 메모리 셀로부터 얻어지는 논리 EINS를 판독할 때 도 2에 따른 회로의 시간에 따른 전압 곡선을 개략적으로 보여준다. 본 경우에는 입력(12)에 있는 신호(RD0)가 논리값 NULL이 되고, 네트워크(VDDQ)는 부하를 받아 변동되는 한편, 네트워크(VSSQ)는 비교적 안정적으로 유지된다. 본 발명에 따른 조치가 없으면 전압 곡선은 곡선 14 및 15에 따른 분기(VDD 및 VSS)로 진행되며, 이 경우에는 변동 진폭이 약 300 내지 400 mV이고, 본 발명에 따른 스위칭 조치에 의해서 변동은 약 팩터 2만큼 감소된다(곡선 16 및 17).
본 발명에 의해서, 집적 반도체 회로, 특히 드라이버 스위칭 회로의 스위칭시에 속도 손실을 야기시키지 않으면서도 피크 부하로 인한 소음을 현저하게 감소시킬 수 있는 반도체-DRAM-회로 또는 반도체-SDRAM-회로를 제공할 수 있게 되었다.

Claims (8)

  1. 서로 독립적으로 공급되는 적어도 2개의 공급 네트워크, 즉 부하 회로에 할당된 제 1부하 공급 네트워크 및 드라이버 스위칭 회로에 할당된 제 2드라이버 공급 네트워크를 포함하며, 모든 공급 네트워크는 각각 접지 라인을 갖는 접지 분기(VSS, VSSQ) 및 공급 전위 라인을 갖는 공급 분기(VDD, VDDQ)를 별도로 포함하도록 구성된, 집적 반도체 회로에 있어서,
    적어도 2개의 공급 네트워크의 접지 분기(VSS, VSSQ) 및/또는 공급 분기(VDD, VDDQ)를 선택적으로 서로 전기적으로 접속시키는 보상 회로(1)가 제공되는 것을 특징으로 하는 집적 반도체 회로.
  2. 제 1항에 있어서,
    공급 네트워크의 공급 분기(VDD, VDDQ)(및 상응하는 접지 분기(VSS, VSSQ))는 반도체 회로의 작동시에 동일한 전위를 갖는 것을 특징으로 하는 집적 반도체 회로.
  3. 제 1항 또는 제 2항에 있어서,
    상기 보상 회로(1)는 논리 스위칭 회로를 포함하며, 이 논리 스위칭 회로는 예정된 논리값(논리 EINS 또는 논리 NULL)을 갖는 적어도 2개의 공급 네트워크 중에서 하나의 네트워크의 부하를 검출하고, 그에 대한 반응으로서 적어도 2개의 공급 네트워크의 접지 분기(VSS, VSSQ) 및/또는 공급 분기(VDD, VDDQ)를 전기적으로 접속시키기 위하여 마찬가지로 보상 회로(1)내에 제공된 커플링 부재(5)를 제어하는 것을 특징으로 하는 집적 반도체 회로.
  4. 제 1항 또는 제 2항에 있어서,
    상기 커플링 부재(5)는 반도체 회로내에 모놀리식 집적 방식으로 형성된 스위칭 트랜지스터로 형성되는 것을 특징으로 하는 집적 반도체 회로.
  5. 제 3항에 있어서,
    상기 커플링 부재(5)는 반도체 회로내에 모놀리식 집적 방식으로 형성된 스위칭 트랜지스터로 형성되는 것을 특징으로 하는 집적 반도체 회로.
  6. 제 1항, 2항 또는 제 5항에 있어서,
    비교적 높은 클럭 주파수를 갖는 디지털 반도체 회로에 적합하게 사용되는 것을 특징으로 하는 집적 반도체 회로.
  7. 제 3항에 있어서,
    비교적 높은 클럭 주파수를 갖는 디지털 반도체 회로에 적합하게 사용되는 것을 특징으로 하는 집적 반도체 회로.
  8. 제 4항에 있어서,
    비교적 높은 클럭 주파수를 갖는 디지털 반도체 회로에 적합하게 사용되는 것을 특징으로 하는 집적 반도체 회로.
KR1019980049372A 1997-11-20 1998-11-18 2개 이상의 공급 네트워크를 갖는 집적 반도체 회로 KR100286959B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1997151540 DE19751540C1 (de) 1997-11-20 1997-11-20 Integrierte Halbleiterschaltung mit wenigstens zwei Versorgungsnetzen
DE19751540.1 1997-11-20

Publications (2)

Publication Number Publication Date
KR19990045362A KR19990045362A (ko) 1999-06-25
KR100286959B1 true KR100286959B1 (ko) 2001-04-16

Family

ID=7849371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049372A KR100286959B1 (ko) 1997-11-20 1998-11-18 2개 이상의 공급 네트워크를 갖는 집적 반도체 회로

Country Status (7)

Country Link
US (1) US6445091B1 (ko)
EP (1) EP0926827B1 (ko)
JP (1) JPH11232872A (ko)
KR (1) KR100286959B1 (ko)
CN (1) CN1123121C (ko)
DE (2) DE19751540C1 (ko)
TW (1) TW406469B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121669B4 (de) 2015-12-11 2018-11-08 Siang Syuan Fu Enterprise Co., Ltd. Kartuschenpistole
CN109301887A (zh) * 2018-08-08 2019-02-01 深圳市德赛微电子技术有限公司 一种带内阻补偿的电池电量单向单格指示电路及方法
CN110034117B (zh) * 2018-08-31 2021-02-23 济南德欧雅安全技术有限公司 一种存储器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978905A (en) * 1989-10-31 1990-12-18 Cypress Semiconductor Corp. Noise reduction output buffer
JPH04111350A (ja) * 1990-08-31 1992-04-13 Toshiba Corp 半導体装置
US5059822A (en) * 1990-11-23 1991-10-22 Ncr Corporation Method and apparatus for controlling noise on power supply buses
US5319260A (en) * 1991-07-23 1994-06-07 Standard Microsystems Corporation Apparatus and method to prevent the disturbance of a quiescent output buffer caused by ground bounce or by power bounce induced by neighboring active output buffers
US5332932A (en) * 1991-09-16 1994-07-26 Advanced Micro Devices, Inc. Output driver circuit having reduced VSS/VDD voltage fluctuations
JP2704065B2 (ja) * 1991-09-24 1998-01-26 日本電気アイシーマイコンシステム株式会社 半導体集積回路
US5204554A (en) * 1991-12-06 1993-04-20 National Semiconductor Corporation Partial isolation of power rails for output buffer circuits
US5438277A (en) * 1993-03-19 1995-08-01 Advanced Micro Devices, Inc. Ground bounce isolated output buffer
JPH06291634A (ja) * 1993-04-01 1994-10-18 Nec Ic Microcomput Syst Ltd Ｃｍｏｓ半導体集積回路
JP3667855B2 (ja) * 1996-01-25 2005-07-06 株式会社ルネサステクノロジ 半導体装置
JP3407848B2 (ja) * 1996-12-03 2003-05-19 株式会社アドバンテスト 信号伝送用インタフェース回路
US6219294B1 (en) * 2000-01-13 2001-04-17 Micron Technology, Inc. Multiplexed noisy-quiet power busing for improved area efficiencies and pause performance in DRAM memories

Also Published As

Publication number Publication date
KR19990045362A (ko) 1999-06-25
EP0926827A1 (de) 1999-06-30
DE19751540C1 (de) 1999-04-08
CN1123121C (zh) 2003-10-01
JPH11232872A (ja) 1999-08-27
EP0926827B1 (de) 2004-07-21
CN1219015A (zh) 1999-06-09
US6445091B1 (en) 2002-09-03
DE59811689D1 (de) 2004-08-26
TW406469B (en) 2000-09-21

Similar Documents

Publication Publication Date Title
US20060028245A1 (en) Level shifter with low leakage current
US6535040B2 (en) Duty cycle correction circuits that reduce distortion caused by mismatched transistor pairs
EP0762290B1 (en) Input buffer circuit
US6788132B2 (en) Voltage and time control circuits
KR100286959B1 (ko) 2개 이상의 공급 네트워크를 갖는 집적 반도체 회로
KR20000046216A (ko) 반도체 소자의 제어 신호 입력 회로
US5221910A (en) Single-pin amplifier in integrated circuit form
KR19980074245A (ko) 메모리의 출력회로
US6239642B1 (en) Integrated circuits with variable signal line loading circuits and methods of operation thereof
US5773872A (en) Semiconductor device having an integrated differential circuit with an improved common-mode rejection ratio (CMRR)
US6188254B1 (en) Data output buffer with high drivability in semiconductor device
KR100597419B1 (ko) 전류 감지 증폭기를 포함하는 집적 회로
KR100284740B1 (ko) 다수개의 입력 수신기들을 갖는 반도체 메모리장치
US20060202724A1 (en) Comparator circuit assembly, in particular for semiconductor components
KR100517783B1 (ko) 디지털신호를발생하기위한회로
US6525572B1 (en) Tristateable sense amplifier
US5798977A (en) Power line coupling prevention circuit for semiconductor memory device
GB2217880A (en) Circuit for generating a reference voltage
KR19980041577A (ko) 지연회로
JPH04192718A (ja) Ｍｏｓトランジスタ出力回路
US6072731A (en) Semiconductor memory circuit
KR100272611B1 (ko) 롬 센스엠프의 오프셋 보상회로
KR19980082531A (ko) 반도체소자의 파워라인 장치
KR100207496B1 (ko) 넓은 범위의 공급전압에서 동작하는 반도체장치의 데이터센싱 회로
KR100222397B1 (ko) 클럭 버퍼장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080103

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee