KR100207496B1 - 넓은 범위의 공급전압에서 동작하는 반도체장치의 데이터센싱 회로 - Google Patents

Abstract

본 발명은 넓은 범위의 공급전압에서 동작하는 반도체장치의 데이터센싱 회로에 관한 것이다. 본 발명에 따른 데이터센싱 회로는, 제1센스앰프 인에이블 신호를 반전시키는 제1 및 제2반전수단과, 상기 제1 및 제2반전수단에서 반전된 상기 제1센스앰프 인에이블 신호에 응답하여 제1 및 제2데이터라인을 제1 및 제2센싱데이터라인으로 연결하는 제1 및 제2스위칭수단을 구비하는 제1 및 제2제어수단과, 제2센스앰프 인에이블 신호에 응답하여 상기 제1 및 제2센싱데이터라인의 신호를 증폭하는 센스앰프와, 상기 제1 및 제2반전수단과 상기 제1 및 제2스위칭수단 사이의 각 연결라인의 소정의 지점에 접속되는 제1 및 제2풀다운수단을 구비하는 것을 특징으로 한다. 상기 풀다운수단은 게이트와 드레인이 함께 상기 연결라인의 소정의 지점에 접속되는 엔모스 트랜지스터이다. 따라서 본 발명에 따른 데이터센싱 회로는 넓은 범위의 공급전압에서 동작하는 장점이 있으며, 이를 내장한 반도체장치도 넓은 범위의 공급전압에서 동작할 수 있다.

Description

넓은 범위의 공급전압에서 동작하는 반도체장치의 데이터센싱 회로

본 발명은 메모리블락을 포함하는 반도체장치에 관한 것으로, 특히 넓은 범위의 공급전압에서 동작하는 반도체장치의 데이터센싱 회로에 관한 것이다.

메모리블락을 포함하는 반도체장치는, 상기 메모리블락의 메모리셀에 저장되어 있는 데이터를 독출할 때, 상기 메모리셀로부터 상기 메모리셀에 연결되어 있는 데이터라인(통상 비트라인이라 함)으로 전달된 상기 메모리셀 데이터의 작은 전압을 증폭하기 위해 센스앰프가 사용된다. 통상 상기 센스앰프로는 좋은 CMRR(Common Mode Rejection Ratio)을 갖는 차동증폭기가 사용되며, 필요에 따라서 2단 전압 차동증폭기가 사용된다.

일반적으로 상기 메모리셀로부터 데이터를 센싱하기 위한 관련 제어회로와 상기 센스앰프를 포함하여 데이터센싱 회로라 하고, 반도체장치의 고속동작을 위해서는 상기 데이터 센싱회로는 센싱속도가 빨라야 하며 또한 반도체장치의 저전압 및 고전압의 공급전압에서 정상적으로 동작하기 위해서는 상기 데이터 센싱회로는 넓은 범위의 공급전압에서 동작할 수 있어야 한다. 특히 근래에 저전력화를 필요로하는 시장의 요구에 따라 저전압의 공급전압에서 동작하는 반도체장치가 필요하게 되었으며, 이에 따라 저전압용 센스앰프에 대한 많은 연구가 진행되고 있다.

도 1은 종래의 데이터센싱 회로를 나타내는 회로도이다.

도 1을 참조하면, 제1센스앰프 인에이블 신호(SA1)를 반전시키는 인버터로 구성된 제1 및 제2반전수단(7,9)이 각각 제1 및 제2제어수단(3,5)에 접속되어 있다. 상기 제1제어수단(3)은 상기 제1반전수단(7)의 출력에 응답하여 제1데이터라인(DDL)을 제1센싱데이터라인(DSO)으로 연결하는 제1스위칭수단(M1)과, 프리차지 신호(PRE)에 응답하여 상기 제1센싱데이터라인(DSO)을 프리차지시키는 제1프리차지수단(M2)과, 디스에이블 신호(DIS)에 응답하여 상기 제1데이터라인(DDL)을 디스에이블시키는 제1디스에이블수단(M3)을 포함하고 있다. 또한 상기 제2제어수단(5)도 상기 제1제어수단(3)과 동일한 구성요소를 가지며, 상기 제2반전수단(9)의 출력에 응답하여 제2데이터라인(DL)을 제2센싱데이터라인(SO)으로 연결하는 제2스위칭수단(M4)과, 프리차지 신호(PRE)에 응답하여 상기 제2센싱데이터라인(SO)을 프리차지시키는 제2프리차지수단(M5)과, 디스에이블 신호(DIS)에 응답하여 상기 제2데이터라인(DDL)을 디스에이블시키는 제2디스에이블수단(M6)을 포함하고 있다. 여기에서 제1 및 제2스위칭수단(M1,M4)과 제1 및 제2디스에이블수단(M3,M6)은 엔모스 트랜지스터로 구성되어 있으며, 제1 및 제2프리차지수단(M2,M5)은 피모스 트랜지스터로 구성되어 있다. 상기 제1 및 제2데이터라인(DDL,DL)중의 어느 하나는 상기 센스앰프(1)의 기준전압 레벨을 저장하는 더미셀에 연결되고, 다른 어느 하나는 데이터를 저장하는 메모리셀에 연결된다. 상기 제1 및 제2센싱데이터라인(DSO,SO) 사이에는, 제2센스앰프 인에이블 신호(SA2)에 응답하여 상기 제1 및 제2센싱데이터라인(DSO,SO)의 신호를 증폭하고 데이터 출력라인(SAO)으로 출력하는 센스앰프(1)가 접속되어 있다. 여기에서 상기 센스앰프(1)는 전류미러형의 2단 전압 차동증폭기로 구성되어 있다.

상술한 종래의 데이터센싱 회로는, 높은 공급전압(High VCC)에서의 특성을 만족하도록 구성된 후 낮은 공급전압(Low VCC)에서 동작될 경우 센싱특성이 나빠진다. 즉 제1센스앰프 인에이블 신호(SA1)가 논리로우로 활성화되면, 제1 및 제2반전수단(7,9)의 출력라인(DBIAS,BIAS)이 논리하이가 되어 제1 및 제2제어수단(3,5)의 각 스위칭수단인 제1 및 제2스위칭수단(M1,M4)을 턴온시키게 된다. 그런데 이때 높은 공급전압(High VCC)에서는 상기 출력라인(DBIAS,BIAS)의 논리하이 레벨이 충분히 높아지게 되므로, 상기 제1 및 제2스위칭수단(M1,M4)은 완전히 턴온(Strong Turn-on)되어 제1 및 제2데이터라인(DDL,DL)의 신호를 제1 및 제2센싱데이터라인(DSO,SO)으로 전압강하없이 완전히 전달할 수 있다. 그러나 낮은 공급전압(Low VCC)에서는 상기 출력라인(DBIAS,BIAS)의 논리하이레벨이 낮아지게 되므로, 이로 인해 상기 제1 및 제2스위칭수단(M1,M4)이 완전히 턴온되지 못하여 제1 및 제2데이터라인(DDL,DL)의 신호가 제1 및 제2센싱데이터라인(DSO,SO)으로 완전히 전달되지 못하고 전압강하가 발생된다. 따라서 센스앰프(1)에서 센싱이 이루어지지 않고 오동작이 발생될 수 있다.

또한 상기 종래의 데이터센싱 회로는, 반대로 낮은 공급전압(Low VCC)에서의 특성을 만족하도록 구성된 후 높은 공급전압(High VCC)에서 동작될 경우에도 센싱특성이 나빠진다. 즉 높은 공급전압(High VCC)에서 상기 출력라인(DBIAS,BIAS)의 논리하이 레벨이 높아지게 되어, 낮은 공급전압(Low VCC)에서 동작되도록 설계되어 있는 상기 제1 및 제2스위칭수단(M1,M4)을 완전히 턴온(Strong Turn-on)시키게 된다. 이로 인하여 제1 및 제2풀업수단(M2,M5)과 또한 로드 풀업트랜지스터(Ma,Mb)에 의해 높은 공급전압(High VCC) 레벨로 프리차지되어 있는 제1 및 제2센싱데이터라인(DSO,SO)의 영향으로, 제1 및 제2데이터라인(DDL,DL)의 전압레벨이 높아지게 되어 메모리셀로부터 데이터 리드동작시 특성이 열화될 수 있다.

따라서 본 발명의 목적은 종래기술의 문제점을 해결하고 넓은 범위의 공급전압에서 동작하는 반도체장치의 데이터센싱 회로를 제공하는 데 있다.

도 1은 종래의 데이터센싱 회로를 나타내는 회로도

도 2는 본 발명의 실시예에 따른 데이터센싱 회로를 나타내는 회로도

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 데이터센싱 회로는,

제1센스앰프 인에이블 신호를 반전시키는 제1 및 제2반전수단과, 상기 제1 및 제2반전수단의 출력에 응답하여 제1 및 제2데이터라인을 제1 및 제2센싱데이터라인으로 연결하는 제1 및 제2스위칭수단을 구비하는 제1 및 제2제어수단과, 제2센스앰프 인에이블 신호에 응답하여 상기 제1 및 제2센싱데이터라인의 신호를 증폭하는 센스앰프와, 상기 제1 및 제2반전수단과 상기 제1 및 제2스위칭수단 사이의 각 연결라인의 소정의 지점에 접속되는 제1 및 제2풀다운수단을 구비하는 것을 특징으로 한다.

바람직한 실시예에 의하면, 상기 제1 및 제2데이터라인중의 어느 하나는 상기 센스앰프의 기준전압 레벨을 저장하는 더미셀에 연결되고, 다른 어느 하나는 데이터를 저장하는 메모리셀에 연결된다.

또한 상기 풀다운수단은 게이트와 드레인이 함께 상기 연결라인의 소정의 지점에 접속되는 엔모스 트랜지스터이다.

따라서 본 발명에 따른 데이터센싱 회로는 넓은 범위의 공급전압에서 동작하는 장점이 있다.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 설명하고자 한다.

도 2는 본 발명의 실시예에 따른 데이터센싱 회로를 나타내는 회로도이다. 여기에서는 전술한 도 1 상의 구성요소와 실질적으로 동일한 기능을 수행하는 구성요소들에는 도 1에 표기된 참조부호 및 참조번호가 그대로 사용되었다.

도 2를 참조하면, 제1 및 제2제어수단(3,5)의 각 스위칭수단인 제1 및 제2스위칭수단(M1,M4)과 제1 및 제2반전수단(7,9) 사이의 각 연결라인(DBIAS,BIAS)의 소정의 지점에 제1 및 제2풀다운수단(11,13)이 더 접속되어 있다. 상기 제1 및 제2풀다운수단(11,13)은 게이트와 드레인이 함께 상기 연결라인(DBIAS,BIAS)의 소정의 지점에 접속되는 엔모스 트랜지스터로 구성된다. 즉 상기 제1 및 제2풀다운수단(11,13)을 접속함으로써 공급전압(VCC)의 변화로 인한 상기 제1 및 제2스위칭수단(M1,M4)의 턴온상태의 정도를 비슷하게 조정하였다.

이렇게 함으로써 상기 제1 및 제2풀다운수단(11,13)은 낮은 공급전압(Low VCC)에서는 상기 연결라인(DBIAS,BIAS)의 전압레벨에 영향을 미치지 않고, 높은 공급전압(High VCC)에서만 접지전압(VSS)으로의 전류패쓰로 동작하여 상기 연결라인(DBIAS,BIAS)의 전압레벨을 접지전압(VSS) 레벨로 풀다운시킨다. 이에 따라 제1 및 제2데이터라인(DDL,DL)이 제1 및 제2센싱데이터라인(DSO,SO)의 영향을 받지 않게 된다.

따라서 본 발명에 따른 반도체장치의 데이터센싱 회로는 넓은 범위의 공급전압에서 동작하는 장점이 있으며, 이를 내장한 반도체장치도 넓은 범위의 공급전압에서 동작할 수 있다.

또한 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형이 가능함은 명백하다.

Claims (5)

1. 제1센스앰프 인에이블 신호를 반전시키는 제1 및 제2반전수단;

   상기 제1 및 제2반전수단에서 반전된 상기 제1센스앰프 인에이블 신호에 응답하여 제1 및 제2데이터라인을 제1 및 제2센싱데이터라인으로 연결하는 제1 및 제2스위칭수단을 구비하는 제1 및 제2제어수단;

   제2센스앰프 인에이블 신호에 응답하여 상기 제1 및 제2센싱데이터라인의 신호를 증폭하는 센스앰프;

   상기 제1 및 제2반전수단과 상기 제1 및 제2스위칭수단 사이의 각 연결라인의 소정의 지점에 접속되는 제1 및 제2풀다운수단을 구비하는 것을 특징으로 하는 반도체장치의 데이터센싱 회로.
2. 제1항에 있어서, 상기 제1 및 제2데이터라인중의 어느 하나는 상기 센스앰프의 기준전압 레벨을 저장하는 더미셀에 연결되고, 다른 어느 하나는 데이터를 저장하는 메모리셀에 연결되는 것을 특징으로 하는 반도체장치의 데이터센싱 회로.
3. 제1항에 있어서, 상기 제1 및 제2제어수단은 프리차지 신호에 응답하여 상기 제1 및 제2센싱데이터라인을 각각 프리차아지시키는 제1 및 제2프리차지수단과, 디스에이블 신호에 응답하여 상기 제1 및 제2데이터라인을 각각 디스에이블시키는 제1 및 제2디스에이블수단을 더 구비하는 것을 특징으로 하는 반도체장치의 데이터센싱 회로.
4. 제1항에 있어서, 상기 센스앰프는 전류미러형의 2단 전압 차동증폭기인 것을 특징으로 하는 반도체장치의 데이터센싱 회로.
5. 제1항에 있어서, 상기 풀다운수단은 게이트와 드레인이 함께 상기 연결라인의 소정의 지점에 접속되는 엔모스 트랜지스터인 것을 특징으로 하는 반도체장치의 데이터센싱 회로.