KR100271638B1 - 다이나믹랜덤억세스메모리회로 - Google Patents

다이나믹랜덤억세스메모리회로 Download PDF

Info

Publication number
KR100271638B1
KR100271638B1 KR1019970070064A KR19970070064A KR100271638B1 KR 100271638 B1 KR100271638 B1 KR 100271638B1 KR 1019970070064 A KR1019970070064 A KR 1019970070064A KR 19970070064 A KR19970070064 A KR 19970070064A KR 100271638 B1 KR100271638 B1 KR 100271638B1
Authority
KR
South Korea
Prior art keywords
memory cell
reference voltage
output
cell unit
data
Prior art date
Application number
KR1019970070064A
Other languages
English (en)
Other versions
KR19990050873A (ko
Inventor
김태형
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970070064A priority Critical patent/KR100271638B1/ko
Publication of KR19990050873A publication Critical patent/KR19990050873A/ko
Application granted granted Critical
Publication of KR100271638B1 publication Critical patent/KR100271638B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 다이나믹 랜덤 억세스 메모리회로에 관한 것으로, 종래의 다이나믹 랜덤 억세스 메모리회로는 기준전압과 출력데이터를 입출력버퍼에서 비교함으로써, 동일한 메모리셀에 두 가지 상태의 전압 값을 갖는 데이터를 저장하여 그 사용효율이 저하되며, 저장된 데이터가 누설전류에 의해 전압값이 변하는 경우에 기준전압은 변화하지 않아 데이터 읽기 오류가 발생하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 메모리셀부의 워드라인을 선택하는 로우 디코더와; 메모리셀부의 비트라인을 선택하는 컬럼 디코더와; 각기 다른 기준전압을 발생시키는 기준전압발생부와; 상기 기준전압발생부의 기준전압을 각각의 셀에 저장하는 기준전압 메모리셀부와; 전원전압의 절반값과 상기 기준전압 메모리셀부의 출력데이터 값을 차동증폭하는 기준 차동증폭부와; 전원전압의 절반 값과 메모리셀부의 출력데이터 값을 차동증폭하는 차동증폭부와; 상기 기준 차동증폭부의 출력데이터와 차동증폭부의 출력을 비교하여 출력하는 비교부와; 상기 비교부의 출력데이터를 엔코딩하여 출력하는 엔코더와; 입력되는 데이터를 디코딩하여 출력하는 디코더와; 상기 디코더의 출력신호를 아날로그 변환하여 메모리셀부의 메모리셀에 저장하는 디지털 아날로그 변환부로 구성하여 메모리셀에 저장된 데이터의 전압값이 전류의 누설에 의해 낮아지게 되면 기준전압도 낮아지게 되어 정확한 데이터 값을 읽을 수 있는 효과와 아울러 복수의 기준전압을 사용하여 동일 셀에 서로 다른 복수 레벨의 데이터를 저장하여 사용효율을 향상시키는 효과가 있다.

Description

다이나믹 랜덤 억세스 메모리회로{CIRCUIT FOR DYNAMIC RANDOM ACCESS MEMORY}
본 발명은 다이나믹 랜덤 억세스 메모리회로에 관한 것으로, 특히 하나의 메모리셀에 두 개의 데이터를 저장하여 다이나믹 랜덤 억세스 메모리의 특성을 향상시키는데 적당하도록 한 다이나믹 랜덤 억세스 메모리회로에 관한 것이다.
일반적으로, 반도체 메모리 중, 다이나믹 랜덤 억세스 메모리(이하, 디램)는 각 메모리셀의 워드라인과 비트라인을 선택하는 선택수단과; 상기 선택수단에 의해 선택된 메모리셀의 데이터를 센싱하는 센스앰프를 포함하여 구성되어 하나의 메모리셀에 저장된 하나의 데이터를 출력하도록 구성된다. 즉, 하나의 메모리셀에는 하나의 데이터 밖에는 저장할 수 없으며, 이와 같은 종래 디램회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 디램회로도로서, 이에 도시한 바와 같이 로우 어드레스(RA)를 인가받아 디코딩하여 메모리셀부(1)의 특정 워드라인을 선택하는 로우 디코더(2)와; 컬럼 어드레스(CA)를 인가받아 디코딩하여 메모리셀부(1)의 특정 비트라인을 선택하는 컬럼 디코더(3)와; 입출력 데이터를 래치하여 저장하는 입출력버퍼(6)와; 센스앰프 제어부(4)의 제어에 따라 상기 입출력버퍼(6)에 저장된 데이터를 상기 로우 디코더(2)와 컬럼 디코더(3)에 의해 선택된 메모리셀에 저장하거나, 선택된 메모리셀의 데이터를 센싱하여 상기 입출력버퍼(6)를 통해 출력하는 센스앰프(5)로 구성된다.
이하, 상기와 같은 디램회로의 동작을 설명의 편의상 읽기동작에 한정하여 설명한다.
먼저, 로우 어드레스(RA)가 입력되면 로우 디코더(2)는 그 로우 어드레스(RA)를 디코딩하여 메모리셀부(1)에 구비된 다수의 워드라인 중, 특정 워드라인을 인에이블시킨다. 이에 따라 상기 특정 워드라인을 공유하는 다수의 메모리셀이 인에이블된다.
그 다음, 컬럼 어드레스(CA)를 인가받아 디코딩한 컬럼 디코더(3)의 출력신호에 의해 상기 인에이블된 다수의 메모리셀 중 특정 메모리셀의 데이터가 비트라인을 통해 출력된다.
그 다음, 센스앰프 제어부(4)의 제어를 받은 센스앰프(5)는 상기 비트라인을 통해 출력되는 상기 특정 메모리셀의 데이터를 센싱하여 출력하게 된다.
그 다음, 입출력버퍼(6)는 일차센싱 및 이차센싱을 통해 상기 센스앰프(5)에서 센싱된 데이터를 저장하고, 외부의 버스로 출력한다.
이때, 입출력버퍼(6)는 일차센싱을 통해 상기 센스앰프(5)의 데이터가 전원전압의 반값보다 높은 전압인가를 판단하여 디지털 데이터를 저장하고, 이차센싱을 통해 다시 그 전원전압값의
Figure pat00001
보다 큰값인 가를 구분하여 고전위 또는 저전위의 데이터를 저장하고 이를 버스를 통해 외부로 출력한다.
상기와 같은 종래 다이나믹 랜덤 억세스 메모리회로는 외부에서 인가되는 기준전압과 셀에 저장된 출력데이터를 입출력버퍼에서 비교함으로써, 동일한 메모리셀에 서로 다른 전압값의 데이터를 저장한 후, 메모리셀에 누설전류가 발생하여 저장된 메모리셀의 데이터 전압값이 낮아지는 경우 정확한 데이터의 판별을 할 수 없는 문제점이 있었으며, 또한 하이 또는 로우 상태의 레벨을 갖는 데이터를 저장하여 그 사용효율이 저하되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 다수 레벨의 데이터를 하나의 메모리셀에 저장하고 이를 센싱함이 가능하도록 하며, 기준전압을 특정 메모리셀에 저장하여 메모리셀에 저장된 데이터의 손실분 만큼 기준전압의 레벨도 손실되도록 하여 읽기 오류를 방지할 수 있도록 한 다이나믹 랜덤 억세스 메모리회로를 제공함에 그 목적이 있다.
도1은 종래 다이나믹 랜덤 억세스 메모리회로의 블록도.
도2는 본 발명 다이나믹 랜덤 억세스 메모리회로의 블록도.
도3은 도2의 상세 회로도.
***도면의 주요 부분에 대한 부호의 설명***
1:메모리셀부 2:로우 디코더
3:컬럼 디코더 7:기준전압 발생부
8:기준전압 메모리셀부 9:기준 차동증폭부
10:차동증폭부 11:비교부
12:엔코더 13:디코더
14:디지털 아날로그 변환부
상기와 같은 목적은 로우 어드레스를 디코딩하여 메모리셀부의 워드라인을 선택하는 로우 디코더와; 컬럼 어드레스신호를 디코딩하여 메모리셀부의 비트라인을 선택하는 컬럼 디코더와; 각기 다른 기준전압을 발생시키는 기준전압발생부와; 상기 기준전압발생부의 기준전압을 각각의 셀에 저장하는 기준전압 메모리셀부와; 전원전압의 절반값과 상기 기준전압 메모리셀부의 출력데이터 값을 차동증폭하는 기준 차동증폭부와; 전원전압의 절반 값과 메모리셀부의 출력데이터 값을 차동증폭하는 차동증폭부와; 상기 기준 차동증폭부의 출력데이터와 차동증폭부의 출력을 비교하여 출력하는 비교부와; 상기 비교부의 출력데이터를 엔코딩하여 출력하는 엔코더와; 입력되는 데이터를 디코딩하여 출력하는 디코더와; 상기 디코더의 출력신호를 아날로그 변환하여 메모리셀부의 메모리셀에 저장하는 디지털 아날로그 변환부로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 다이나믹 랜덤 억세스 메모리회로의 블록도로서, 이에 도시한 바와 같이 로우 어드레스(RA)를 디코딩하여 메모리셀부(1)의 워드라인을 선택하는 로우 디코더(2)와; 컬럼 어드레스신호(CA)를 디코딩하여 메모리셀부(1)의 비트라인을 선택하는 컬럼 디코더(3)와; 각기 다른 기준전압을 발생시키는 기준전압발생부(7)와; 상기 기준전압발생부(7)의 기준전압을 각각의 셀에 저장하는 기준전압 메모리셀부(8)와; 전원전압의 절반값과 상기 기준전압 메모리셀부(8)의 출력데이터값을 차동증폭하는 기준 차동증폭부(9)와; 전원전압의 절반값과 메모리셀부(1)의 출력데이터값을 차동증폭하는 차동증폭부(10)와; 상기 기준 차동증폭부(9)의 출력데이터와 차동증폭부(10)의 출력을 비교하여 출력하는 비교부(11)와; 상기 비교부(11)의 출력데이터를 엔코딩하여 출력하는 엔코더(12)와; 입력되는 데이터를 디코딩하여 출력하는 디코더(13)와; 상기 비교부(11) 또는 디코더(13)의 출력신호를 아날로그 변환하여 메모리셀부(1)의 메모리셀에 저장하는 디지털 아날로그 변환부(14)로 구성된다.
또한 도3은 상기 도2의 상세회로도로서, 이에 도시한 바와 같이 상기 기준전압 메모리셀부(8)는 기준전압 발생부(7)의 기준전압(
Figure pat00002
VCC,
Figure pat00003
VCC,
Figure pat00004
VCC)을 각각의 비트라인을 통해 인가받는 각각의 워드라인을 공유하는 메모리셀(MC)로 구성된다.
상기 기준 차동증폭부(9)는 각 비트라인을 통해 출력되는 상기 기준전압 메모리셀부(8)의 데이터와 기준전압(
Figure pat00005
VCC)과의 차를 증폭하여 출력하는 다수의 차동증폭기로 구성된다.
상기 차동증폭부(10)는 다수의 비트라인을 통해 출력되는 메모리셀부(1)의 출력 데이터와 기준전압(
Figure pat00006
VCC)과의 차를 증폭하여 출력하는 다수의 차동증폭기와; 쓰기제어신호(WTR)에 따라 도통제어되어 상기 디지털 아날로그 변환부(14)의 출력신호를 메모리셀부(1)의 비트라인에 인가제어하는 엔모스 트랜지스터(NM1)로 구성된다.
상기 비교부(11)는 상기 차동증폭부(10)의 출력값중 하나를 기준으로하고 각각 상기 기준 차동증폭부(9)의 출력신호를 비교하는 다수의 비교기(C1,C2,C3)로 구성된다.
이하, 상기와 같이 구성된 본 발명 다이나믹 랜덤 억세스 메모리회로의 동작을 설명한다.
먼저, 기준전압 발생부(7)는 각기 다른값의 기준전압(
Figure pat00007
VCC,
Figure pat00008
VCC,
Figure pat00009
VCC)을 발생시킨다. 이에 따라 기준전압 메모리셀부(6)의 각 비트라인을 공유하는 다수의 메모리셀에는 기준전압(
Figure pat00010
VCC,
Figure pat00011
VCC,
Figure pat00012
VCC)값이 각각 저장된다. 즉, 하나의 워드라인이 인에이블되면 그 워드라인을 공유하는 메모리셀의 출력전압은 각각
Figure pat00013
VCC,
Figure pat00014
VCC,
Figure pat00015
VCC로 출력된다.
이와 같이 기준전압 메모리셀부(8)에 기준전압(
Figure pat00016
VCC,
Figure pat00017
VCC,
Figure pat00018
VCC)이 저장된 후, 메모리셀부(1)에 데이터를 저장하는 쓰기동작에서는 로우 어드레스(RA)를 디코딩한 로우디코더(2)에 의해 상기 기준전압 메모리셀부(8)와 메모리셀부(1)의 특정 워드라인이 인에이블되고, 컬럼 어드레스(CA)를 디코딩한 컬럼 디코더(3)의 출력에 의해 메모리셀부(1)의 비트라인이 선택된다. 이와 같이 비트라인이 선택된 후에 외부의 버스로 부터 입력데이터(DIN)가 입력되면, 디코더(13)에서 디코딩하여 그 값을 디지털 아날로그 변환부(14)로 인가하고, 그 디지털 아날로그 변환부(14)의 출력은 상기 워드라인과 비트라인이 선택되어 인에이블된 메모리셀부(1)의 특정 메모리셀에 저장된다.
이때, 저장되는 값은 기준전압(
Figure pat00019
VCC,
Figure pat00020
VCC,
Figure pat00021
VCC)값의 사이 값인 VSS,
Figure pat00022
VCC,
Figure pat00023
VCC, VCC의 값이며, 종래 VCC와 VSS를 저장할 수 있는 것에 비해 하나의 데이터를 더 저장할 수 있게된다.
상기와 같이 데이터를 저장한 후, 읽기동작에서는 다시 로우 디코더(2)에 의해 기준전압 메모리셀부(8)와 메모리셀부(1)의 워드라인이 선택되고, 컬럼 디코더(3)에 의해 메모리셀부(1)의 비트라인이 선택된다.
이와 같은 동작을 통해 기준전압 메모리셀부(8)에 저장된 기준전압(
Figure pat00024
VCC,
Figure pat00025
VCC,
Figure pat00026
VCC)값을 갖는 데이터와 메모리셀부(1)의 특정 메모리셀에 저장된 데이터는 출력되며, 이는 각각 기준차동증폭부(9)와 차동증폭부(10)에서 기준전압(
Figure pat00027
VCC)값과의 차가 증폭되어 출력된다.
이때의 기준전압 (
Figure pat00028
VCC,
Figure pat00029
VCC,
Figure pat00030
VCC)은 메모리셀부(1)와 동일한 구성의 기준전압 메모리셀부(8)에 저장된 상태이므로, 메모리셀부(1)에 저장된 데이터가 시간의 흐름에 따라 그 전압값이 감소하는 경우에도, 그 기준전압(
Figure pat00031
VCC,
Figure pat00032
VCC,
Figure pat00033
VCC) 값 자체도 전류의 누설에 의해 낮아지므로, 정확한 데이터 값을 읽을 수 있다.
상기 차동증폭된 전압값간의 차는 더욱 커지게 되며, 상기 기준 차동증폭부(9)의 출력은 비교부(11)에 구비된, 상기 차동증폭부(10)의 출력전압을 기준으로 하는 비교기(C1,C2,C3)에 의해 각각 비교 및 디지털화되어 출력되며, 이는 엔코더(12)에서 엔코딩된 후 외부의 버스로 출력된다.
이와 같이 엔코더(12)는 기준 차동증폭부(9)의 각 출력값과 차동증폭부(10)의 출력값을 비교한 것을 판단하여 메모리셀부(1)에서 출력된 데이터의 전압값을 표시하는 정보를 포함하여 출력하게 된다.
상기한 바와 같이 본 발명은 비교의 기준이되는 기준전압과 메모리셀에 저장된 데이터를 동일구성의 메모리셀에 저장하여, 동일한 조건에서의 전압값을 비교함이 가능하도록 구성하여 메모리셀의 누설전류에 의한 데이터의 전압레벨이 낮아지는 경우에도 정확한 데이터 판별이 가능하며, 복수의 기준전압을 설정하여 메모리셀에 저장되는 데이터의 전압레벨을 복수로 하여 메모리의 사용효율을 향상시키는 효과가 있다.

Claims (5)

  1. 로우 어드레스를 디코딩하여 메모리셀부의 워드라인을 선택하는 로우 디코더와; 컬럼 어드레스신호를 디코딩하여 메모리셀부의 비트라인을 선택하는 컬럼 디코더와; 각기 다른 기준전압을 발생시키는 기준전압발생부와; 상기 기준전압발생부의 기준전압을 각각의 셀에 저장하는 기준전압 메모리셀부와; 전원전압의 절반값과 상기 기준전압 메모리셀부의 출력데이터 값을 차동증폭하는 기준 차동증폭부와; 전원전압의 절반 값과 메모리셀부의 출력데이터 값을 차동증폭하는 차동증폭부와; 상기 기준 차동증폭부의 출력데이터와 차동증폭부의 출력을 비교하여 출력하는 비교부와; 상기 비교부의 출력데이터를 엔코딩하여 출력하는 엔코더와; 입력되는 데이터를 디코딩하여 출력하는 디코더와; 상기 디코더의 출력신호를 아날로그 변환하여 메모리셀부의 메모리셀에 저장하는 디지털 아날로그 변환부로 구성하여 된 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리회로.
  2. 제 1항에 있어서, 상기 기준전압 메모리셀부는 기준전압 발생부의 서로다른 기준전압을 각각의 비트라인을 통해 인가받으며, 각각의 워드라인을 공유하는 다수의 메모리셀로 구성하여 된 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리회로.
  3. 제 1항에 있어서, 상기 기준 차동증폭부는 각 비트라인을 통해 출력되는 상기 기준전압 메모리셀부의 데이터와 전원전압 절반값의 기준전압과의 차를 증폭하여 출력하는 다수의 차동증폭기로 구성하여 된 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리회로.
  4. 제 1항에 있어서, 상기 차동증폭부는 다수의 비트라인을 통해 출력되는 메모리셀부의 출력 데이터와 전원전압의 절반값인 기준전압과의 차를 증폭하여 출력하는 다수의 차동증폭기와; 쓰기제어신호에 따라 도통제어되어 상기 디지털 아날로그 변환부의 출력신호를 메모리셀부의 비트라인에 인가제어하는 엔모스 트랜지스터로 구성하여 된 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리회로.
  5. 제 1항에 있어서, 상기 비교부는 상기 차동증폭부의 출력값중 하나를 기준으로하고 각각 상기 기준 차동증폭부의 출력신호를 비교하는 다수의 비교기로 구성하여 된 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리회로.
KR1019970070064A 1997-12-17 1997-12-17 다이나믹랜덤억세스메모리회로 KR100271638B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970070064A KR100271638B1 (ko) 1997-12-17 1997-12-17 다이나믹랜덤억세스메모리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970070064A KR100271638B1 (ko) 1997-12-17 1997-12-17 다이나믹랜덤억세스메모리회로

Publications (2)

Publication Number Publication Date
KR19990050873A KR19990050873A (ko) 1999-07-05
KR100271638B1 true KR100271638B1 (ko) 2000-11-15

Family

ID=19527722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970070064A KR100271638B1 (ko) 1997-12-17 1997-12-17 다이나믹랜덤억세스메모리회로

Country Status (1)

Country Link
KR (1) KR100271638B1 (ko)

Also Published As

Publication number Publication date
KR19990050873A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US6351416B2 (en) Current sense amplifier circuit
KR920010617A (ko) 반도체 기억장치
US6947322B2 (en) Semiconductor memory device
US5894436A (en) Nonvolatile semiconductor memory having memory cells each storing multi-bits information
KR100309299B1 (ko) 다중 임계값으로부터 하나의 임계값이 설정될 수 있는 반도체 메모리 장치
KR970063252A (ko) 다층 메모리 셀 어레이를 갖는 반도체 메모리 장치
KR19990069163A (ko) 디램의 병렬 테스트 회로
KR100271638B1 (ko) 다이나믹랜덤억세스메모리회로
JP5166670B2 (ja) テスト性能が改善された半導体メモリ装置
EP0469862B1 (en) Data amplifying system in semiconductor memory device
US6301149B1 (en) Method for reading a multilevel nonvolatile memory and multilevel nonvolatile memory
JP2008299962A (ja) 半導体記憶装置
KR100255894B1 (ko) 용장 메모리 셀 어레이 및 직렬 액세스 어드레스가 있는 반도체 장치
KR100304400B1 (ko) 데이터판독회로
US7911875B2 (en) Address counting circuit and semiconductor memory apparatus using the same
KR100481825B1 (ko) 워드라인전압발생회로를갖는반도체메모리장치
KR100344832B1 (ko) 멀티레벨 플래시 메모리 장치
KR100729350B1 (ko) 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치
KR100197561B1 (ko) 반도체 메모리 장치의 페러랄 비트 테스트 회로
KR100331782B1 (ko) 멀티라이트동작이가능한반도체메모리장치
JPH05325600A (ja) 半導体読み出し専用メモリ
CN115810373A (zh) 读出放大器和包括该读出放大器的存储器装置
KR100457745B1 (ko) 다중로오 구동장치
KR19980066899A (ko) 저전압용 전류 센스 앰프 회로
KR20010048995A (ko) 디램의 데이타 출력 경로 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee