KR100271011B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100271011B1
KR100271011B1 KR1019970041051A KR19970041051A KR100271011B1 KR 100271011 B1 KR100271011 B1 KR 100271011B1 KR 1019970041051 A KR1019970041051 A KR 1019970041051A KR 19970041051 A KR19970041051 A KR 19970041051A KR 100271011 B1 KR100271011 B1 KR 100271011B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
lead member
contact
pad
Prior art date
Application number
KR1019970041051A
Other languages
English (en)
Other versions
KR19980079322A (ko
Inventor
노리유키 나카자토
쿄지 야마사키
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19980079322A publication Critical patent/KR19980079322A/ko
Application granted granted Critical
Publication of KR100271011B1 publication Critical patent/KR100271011B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

외부 리이드를 반도체 칩에 접착제를 사용하지 않고, 직접 붙여서 외부 리이드와 반도체 칩의 패드와의 전기적 접속을 행할 수 있고 또 수지 밀봉을 필요로 하지 않은 실장 구조를 제공하는 것이다.
상기 리이드 부재20이 상기 반도체 칩에 단부로부터 끼워 넣기 가능한 단면 コ자 형상 끼워 넣기부를 가지며, 그 끼워 넣기부가 그 탄성력 또는 소성 변형에 의해 상기 반도체 칩을 협지하여 상기 리이드 부재의 일단의 접점20a를 반도체 칩의 패드부11에 직접 접촉 가능한 동시에 상기 끼워 넣기부가 그 내주에, 상기 리이드 부재와 상기 반도체 칩과 상기 접점을 제외하고, 절연 차단하는 구성 30을 구비하며, 상기 복수의 리이드 부재20이 상기 절연층30을 통해 소정의 간격으로 병렬 배치되어 일체화되고, 상기 반도체 칩에 그 주연 단부로부터 끼워 넣는 일체화 부재100를 구성하고 있다.

Description

반도체 장치
본 발명은 반도체 칩과 장착 기판과의 전기 접속을 행하는 리이드 부재를 반도체 칩에 직접 붙이기한 반도체 장치의 실장구조(實裝構造)에 관한 것이다.
종래의 실장 기술로서는 도 9에 도시한 바와 같이, 반도체 칩1을 리드 프레임의 칩 마운트부2에 고정하여 본딩 와이어3에 의해서 칩1상의 패드와 리드 프레임의 외부 리이드4를 전기적으로 접속하여 다음에 전체를 수지5로 밀봉하는 것이 일반적이었다. 그러나, 칩 주위에 충분한 클리어런스 C가 필요하기 때문에, 실장 구조의 소형화에는 맞지 않는다. 그 때문에, 일본국 특개평1-171234호 공보에서는 외부 리이드를 반도체 칩의 측면에 접착제등의 절연 재료를 통해 직접 밀착 시켜 반도체 장치의 실장 구조를 소형화하는 기술이 제안되어 있다. 한편, 일본국 특개평6-97351호 공보에서는 본딩 와이어의 대신해서 인너리이드를 사용하여 와이어의 아치에의한 밀봉 수지의 박형화에 대한 제약을 해방하도록 하고 있다.
그렇지만, 전자의 경우 외부 리이드의 칩 측면에의 접착제에 의한 접착은 불충분하기 때문에, 수지에 의한 밀봉 구조가 필요하다. 또, 여전히 외부 리이드와 반도체 칩의 패드와의 접속에는 본딩 와이어 및 범프 전극의 용착에 의해 행하고 있다. 한편, 후자의 경우는 밀봉 수지의 박형화에 유효하다고 해도 그 효과에는 한도가 있어, 또 인너리이드의 아우터 리이드 접속 및 패드부에의 본딩이 필요하며 조립 공수의 감소를 도모할 수 없다. 그래서, 본 발명은 외부 리이드를 반도체 칩에 접착제를 사용하지 않고 직접 붙여 외부 리이드와 반도체 칩의 패드와의 전기적 접속을 하여 적은 조립 공정수로 실장할 수 있는 구조를 제공하는 것을 제 1의 목적으로 한다. 본 발명의 제 2의 목적은 또 수지 밀봉을 필요로 하지 않은 실장 구조를 제공하는 것에 있다.
본 발명에 관한 반도체 장치는 복수의 패드부를 가지는 반도체 칩과 그 반도체 칩의 패드부와 장착 기판을 전기적으로 접속하기 위한 복수의 리이드 부재로 이루어져 상기 리이드 부재가,
1) 상기 반도체 칩에 단부(端部)로부터 끼워 넣기 가능한 단면(斷面) コ자 형태 끼워 넣기부를 가지며, 그 끼워 넣기부가 그 탄성 북원력 또는 소성(塑性) 변형에 의해 상기 반도체 칩을 협지(挾持)하고 상기 리이드 부재의 일단(一端)의 접점을 반도체 칩의 패드부에 직접 접촉 가능한 동시에,
2) 상기 끼워 넣기부가 그 내주(內周)에, 상기 리이드 부재와 상기 반도체 칩을 상기 접점을 제외하여 절연 차단하는 구성을 구비하는 것을 특징으로 하는 반도체 장치에 있다. 즉, 상기 반도체 장치에 의하면 상기 끼워 넣기부가 그 탄성 북원력 또는 소성 변형에 의해 리이드 부재는 상기 반도체 칩을 협지(挾持)하여 고정할 수 있고, 더구나 상기 리이드 부재의 일단의 접점은 반도체 칩의 패드부에 직접 접촉하고 그 접촉 상태를 유지 가능하다.
또, 본 발명에 관한 반도체 장치는 상기 복수의 리이드 부재가 상기 절연층을 통해 소정의 간격을 두고 배열 배치되어 일체화되어 상기 반도체 칩에 그 주연(周緣) 단부로부터 끼워 넣는 또는 상기 반도체 칩을 내삽(內揷)하는 커버 부재를 구성하고 있는 경우도 있다. 이 경우, 복수의 리이드 부재는 반도체 칩을 커버하고 그 표면 보호 상태를 반도체 칩에 협지 고정되어서 유지할 수 있기 때문에 굳이 리이드 부재 및 반도체 칩을 수지 밀봉할 필요가 없다.
그 제 1의 구성으로서, 복수의 패드부를 가지는 반도체 칩과 그 반도체 칩의 패드부와 장착 기판을 전기적으로 접속하기 위한 복수의 리이드 부재로 이루어져 상기 리이드 부재는 적어도 일단을 접점으로 하는 금속부를 가지고, 각각의 리이드 부재는 그 일부를 상기 반도체 칩에 단부로부터 끼워 넣기 가능한 단면 コ자 형태의 끼워 넣기부를 가지는 절연성 채널 부재에 매설하여, 서로 길이 방향으로 소정 간격을 두고 배열 고정되어 일체화되는 동시에, 상기 리이드 부재를 상기 반도체 칩과 상기 접점을 제외하며, 절연 차단하는 구성을 구비하고 상기 각 리이드 부재는 소성 변형가능으로, 그 일단의 접점을 반도체 칩의 패드부에 직접 누르기 접촉 가능하고 또 그 형상을 유지 가능한 것을 특징으로 하는 반도체 장치를 들 수 있다.
제 2의 구성으로서 복수의 패드부를 가지는 반도체 칩과 그 반도체 칩의 패드부와 장착 기판을 전기적으로 접속하기 위한 복수의 리이드 부재로 이루어져, 상기 리이드 부재는 적어도 일단을 접점으로 하는 금속부를 가지며, 각각의 리이드 부재는 상기 반도체 칩을 내삽(內揷) 가능한 단면 ロ자 형의 끼워 넣기부를 가지는 절연성 구형통 부재에 그 적어도 1 측 엣지부를 협지하도록 그 일부를 매설하며 서로 길이 방향으로 소정 간격을 두고 배열 고정되어 일체화되는 동시에, 상기 리이드 부재를 상기 반도체 칩과 상기 접점을 제외하고 절연 차단하는 구성을 구비하며, 상기 각 리이드 부재는 소성 변형 가능하고 그 일단의 접점을 반도체칩의 패드부에 직접 누르기 접촉 가능하여 또 그 형상을 유지 가능한 것을 특징으로 하는 반도체 장치를 들 수 있다.
도 1은 본 발명의 반도체 장치의 제 1의 실장구조를 나타내는 사시도.
도 2는 본 발명의 반도체 장치의 제 2의 실장구조를 나타내는 사시도.
도 3은 본 발명에서 사용하는 리이드 부재의 제 1의 실시형태를 나타내는 측면도.
도 4는 본 발명에서 사용하는 리이드 부재의 제 2의 실시형태를 나타내는 측면도.
도 5는 본 발명에서 사용하는 리이드 부재의 제 3의 실시형태를 나타내는 측면도.
도 6은 본 발명에서 사용하는 리이드 부재의 제 4의 실시형태를 나타내는 측면도.
도 7은 본 발명의 반도체 장치의 제 3의 실장 구조를 나타내는 사시도.
도 8은 도 7에 나타내는 상자형 리이드 부재의 제 4의 실시형태를 나타내는 측면도.
도 9는 종래의 반도체 장치의 실장 구조를 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : DRAM 칩 11 : 칩 패드
20,21,22,23,24 : 리이드 부재 30 : 절연 부재
31 : 채널 부재 40 : 구형 통 부재
100∼102 : 일체화 리이드 부재 103 : 상자형 리이드 부재
<실시의 형태>
도 1은 DRAM 칩10에 리이드 부재11로서 좌측에는 복수의 리이드 부재를 일체화한 100과, 오른 쪽에는 개별적인 20을 복수개 실장한 상태를 나타내는 사시도이다. 개별적으로 실장 되는 리이드 부재20은 제 1실시예로서 도 3에 도시한 바와 같이, 단면C 형상을 이루며, C 형상의 일단의 접점20a와 그것에 대향하는 타단(他端)에 접촉점20b를 가진다. C 형상의 내면부에는 절연성 수지30이 상기 접점20a와 또 그것에 대향하는 접촉점20b를 제외하고 몰드되어 단면(斷面) コ자 형상의 끼워 넣기부를 형성하고 있다. 따라서, 상기 DRAM 칩10에 단부로 부터 끼워 넣는다. 리이드 부재20은 끼워 넣은 후 상하 단부를 패드11에 눌러서 칩10을 협지시키면, 상기 접점 20a는 반도체 칩의 패드11에 직접 접촉한다. 이 접촉 상태는 상기 끼워 넣기부가 단면 コ자 형상 부분의 탄성 북원력 또는 소성 변형에 의해 상기 반도체 칩을 협지하고 있기 때문에 유지 가능하다. 다른 한 편 상기 끼워 넣기부가 그 내주에, 절연층30을 구비하기 때문에, 상기 리이드 부재와 상기 반도체 칩과는 전기적으로 절연 차단된다. 또, 리이드 부재20의 칩10의 이면과의 접촉점 20b는 칩 측에 형성된 절연층 12에 의해 절연할 수 있다.
리이드 부재의 제 2실시예를 도 4에 나타낸다. 여기서는, 종래의 TSOP(Thin Small Outline P-leaded Package) 형과 동등한 기능을 수행하도록 단면 C 형상을 하는 본체 부분23에, 도 3과 마찬가지로 C 형상의 일단의 접점23a와 그것에 대향하는 타단에 접촉점23b를 가질뿐만 아니라, 도시 하지 않은 장착 기판과의 접합을 위한 본체 부분23으로부터 측편으로 돌출한 외부 단자23c를 가지고 있다. 또, 도 3에서는 칩10의 이면과의 접촉점2에 부분적 절연층12를 설치하였지만, 도 4에서는 칩 10의 이면전체에 절연막13을 형성하고 있다. 마스킹의 필요가 없기 때문에 형성이 용이하다.
리이드 부재의 제 3실시예를 도 5에 나타낸다. 여기서는 종래의 SOJ(Small Outline J-leaded Package)형과 동등한 기능을 수행하도록 단면 C 형상을 하는 본체 부분24를 일부를 아래쪽으로 팽출시켜 아래 쪽 팽출 부분24c를 형성한다. 기타는 도 3과 마찬가지로 본체 부분의 일단에 접점24a를, 그것에 대향하는 타단에 접촉점24b를 설치하고 있다. 따라서, 도시하지 않은 장착 기판과의 접합은 상기 팽출 부분 24c에서 행해진다. 또, 도 3에서는 칩10의 이면과의 접촉점20b에 부분적으로 절연층12를 설치하였지만, 여기서는 절연층30을 아래 쪽 접촉 점24b측에까지 연장시켜 그 연장부30a에서 아래 쪽 접촉점24b와 칩 10을 절연하기 때문에, 칩의 이면에는 특히 절연막을 형성할 필요가 없다. 이에 따라 제 1실시예에서의 절연층12 및 제 2실시예에 있어서의 절연막13을 형성하는 공정을 생략할 수 있다.
리이드 부재의 제 4의 실시예를 도 6에 나타낸다. 본체 부분20은 도 3과 마찬가지이며, 단면C 형상을 하고, C 형상의 일단의 접점20a와 그것에 대향하는 타단에 접촉점20b를 가진다. 또, 본체 부분20의 협지력에 의한 고정을 강화하기 위해서 접점20a의 첨단에 돌기20d를 형성하는 한편, 반도체 칩10의 패드부11에 구덩이11a를 형성하고, 상기 접점의 돌기 20d가 패드부11의 구덩이11a에 끼워 넣도록 하는 것이 좋다. 이에 따라 칩10에 대한 리이드 부재20의 접속을 강화할 수 있다. 또, 본 실시예를 포함시켜, 상술한 실시예의 경우, 도전성 접착제를 병용하여 반도체 칩의 리이드 부재에 의한 협지 고정력을 강화하는 것이 바람직하다.
이상의 실시예에서는 리이드 부재20을 개별로 복수의 패드부를 가지는 반도체 칩에 장착하여, 그 반도체 칩의 패드부와 장치 기판을 전기적으로 접속하도록 했지만, 상기 리이드 부재를 상기 절연 재료를 이용하여 일체화 하므로, 장착의 간략화 및 반도체 칩10의 보호기능을 다할 수 있다.
도 1은 일체화 리이드 부재100을 표시하며 도 3으로 나타내는 리이드 부재20과 동일한 형상의 단면C 형태 리이드 부재20이 그 내주부를 상기 반도체 칩10에 단부로부터 끼워 넣기 가능한 단면 コ자 형태의 끼워 넣기부를 가지는 절연성 채널 부재31에 매설되어 서로 길이 방향으로 일정 간격을 두고 배열 고정하고 일체화되어 있다. 따라서 상기 리이드 부재20을 상기 반도체 칩10과 상기 접점 20a, 접촉점 20b를 제외하여 절연성 채널 부재31에 의해 차단하는 구성을 구비한다. 상기 각 리이드 부재20은 소성 변형 가능하고, 그 일단의 접점20a를 반도체 칩의 패드부에 직접 누르기 접촉 가능하고 또 그 형상을 유지 가능하다.
상기 일체화 리이드 부재100은 수지성형형내(樹脂成形型內)에 리이드 부재20을 소정간격을 두고 배열 배치하여 상기 절연성 채널 부재31을 사출(射出) 성형함으로 제조할 수 있다. 이 일체화 리이드 부재100을 사용함으로, 개개의 리이드 부재20과 패드11을 접속하는 공정을 단번에 행할 수 있을 뿐만 아니라, 리이드부의 강도를 향상 시킬 수있다. 이러한 일체화 리이드 부재를 사용할 때는 상기 일체화 리이드 부재100의 1핀 위치에 그것을 표시하는 마크21을 설치하면, 칩의 방향이 구별할 수 있고 장착 작업상 바람직하다.
또, 도 1의 일체화 리이드 부재100에서는 1핀 위치의 리이드 부재를 각형형상(角形形狀)21로 했지만, 도 2의 일체화 리이드 부재101에서는 1핀 위치의 리이드 부재22를 착색하고 있다. 이러한 1핀 위치를 표시한 일체화 리이드 부재100,101대신에 그 이외의 위치에서는 동일한 리이드 부재20을 상기 반도체 칩10에 단부로부터 끼워 넣기 가능한 단면 コ자 형태의 끼워 넣기부를 가지는 절연성 채널 부재31에 매설되어 서로 길이 방향으로 소정 간격을 두고 배열 고정하여 일체화한 리이드 부재102가 끼워 넣어진다(도 2 오른쪽참조).
도 1에서는 일체화 리이드 부재100과 개별 리이드 부재20과의 조합 접합의 상태를 나타내었지만, 도 2에는 1핀 위치를 표시한 일체화 리이드 부재101과, 표시가 없는 일체화 리이드 부재102를 반도체 칩10의 주위에서 끼워 넣은 형태를 나타내는 것으로, 수지 몰드의 효과를 나타내게 할 수 있다. 또, 일체화 리이드 부재100,101 및 102로서는 단면 형상이 도 3의 리이드 부재20을 사용하였지만, 도4∼도6의 단면형상의 리이드 부재는 물론 여러 가지의 단면 형상의 리이드 부재에 대하여 적용할 수 있다.
도 7 및 도 8은 상기 채널 부재31로 바꿔, 상기 반도체 칩10을 내삽(內揷)가능한 단면 ロ자형의 끼워 넣기부41을 가지는 절연성 구형 통 부재40을 사용하는 경우의 구체예를 나타내는 것이다. 복수의 리이드 부재로서 단면 형상이 도 3에 나타내는 리이드 부재20을 사용하여 상기 구형 통 부재의 양측 엣지부를 협지하도록 내주부를 일부 매립, 서로 길이 방향으로 소정 간격을 두고 배열 고정되어 일체화되어, 상자형 리이드 부재103을 형성하고 있다. 이 경우, 각 리이드 부재20은 도 3에 나타내는 바와 같이 상기 반도체 칩10과 상기 접점20a, 접촉 점20b를 제외하여, 절연 차단하는 절연층40a를 구비하고, 각 리이드 부재20은 소성 변형 가능하고 그 일단의 접점20a를 반도체 칩10의 패드부11에 직접 누르기 접촉 가능하고 또 그 형상을 유지 가능하다.
상기 상자형 리이드 부재103은 수지 성형형 내에 리이드 부재20을 소정 간격으로 배치하고, 상기 절연성 구형 통 부재40을 사출 성형하므로 제조할 수 있다. 이 상자형 리이드 부재103을 사용하므로 개개의 리이드 부재20과 패드11을 접속하는 공정을 단번에 행할 수 있을 뿐만 아니라, 반도체 칩10을 포위하여 그것을 수지 몰드하는 것과 같이 보호할 수 있다. 또, 상기 상자형 리이드 부재103에서는 단면 형상이 도3의 리이드 부재20를 사용하였지만, 도4∼도6의 단면 형상의 리이드 부재는 물론 여러가지의 단면 형상의 리이드 부재에 대하여 적용할 수 있다.
또, 상기 복수의 리이드 부재를 상기 반도체 칩에 접속후 반도체 칩 표면에 유리 코팅을 부가형성할 수 있어, 리이드부 및 패드부의 산화, 부식을 방지할 수 있다.
이상의 설명으로 분명한 바와 같이, 본 발명에 의하면 리이드 부재를 끼워 넣기 형식으로 하여, 그 탄성력 또는 소성 변형에 의해 상기 반도체 칩을 협지하여 상기 리이드 부재의 일단의 접점을 반도체 칩의 패드부에 직접 접촉시킴과 동시에, 끼워 넣기부가 그 내주를 상기 반도체 칩과 상기 접점을 제외하여 절연 차단 하였기 때문에 리이드 부재의 바로 붙이기 실장 구조로 할 수 있다. 따라서, 금선(金線)등의 부품 점수 및 조립 작업 공정 수를 감할 수 있다.
또, 복수의 리이드 부재를 상기 반도체 칩에 단부로부터 끼워 넣기 가능한 단면 コ자 형태의 끼워 넣기부를 가지는 절연성 채널 부재에 매설하여 서로 길이 방향으로 소정 간격을 두고 배열고정하여 일체화하면, 리이드부가 강화될 뿐만 아니라 조합 작업이 보다 간단하게된다.
또, 복수의 리이드 부재를 상기 반도체 칩을 내삽 가능한 단면 ロ자 형의 끼워 넣기부를 가지는 절연성 구형 통 부재에 그 적어도 일측 엣지부를 협지하도록 서로 길이 방향으로 소정 간격을 두고 배열 고정하여 일체화하면 리이드부가 강화될 뿐만 아니라 반도체 칩 거의 전체를 커버하는 일도 할 수 있기 때문에 수지 밀봉할 필요가 없어 조합 작업이 보다 간단하게 된다.

Claims (3)

  1. 복수의 패드부를 가지는 반도체 칩과 그 반도체 칩의 패드부와 장착 기판을 전기적으로 접속하기 위한 복수의 리이드 부재로 이루어지며,
    상기 리이드 부재가,
    1) 상기 반도체 칩에 단부로부터 끼워 넣기 가능한 단면 コ자 형태 끼워 넣기부를 가지며, 그 끼워 넣기부가 그 탄성 복원력 또는 소성 변형에 의해 상기 반도체 칩을 끼워 지지하여 상기 리이드 부재의 일단의 접점을 반도체 칩의 패드부에 직접 접촉 가능한 동시에,
    2) 상기 끼워 넣기 부가, 상기 리이드 부재와 상기 반도체 칩을 상기 접점을 제외하고, 절연 차단하는 구성을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 복수의 패드부를 가지는 반도체 칩과 그 반도체칩의 패드부와 장착 기판을 전기적으로 접속하기 위한 복수의 리이드 부재로 이루어며,
    상기 리이드 부재는 적어도 일단을 접점으로 하는 금속부를 가지며, 각각의 리이드 부재는 그 일부를 상기 반도체 칩에 단부로부터 끼워 넣기 가능한 단면 コ자 형태의 끼워 넣기부를 가지는 절연성 채널부재에 매설하고, 서로 장 방향으로 소정 간격을 두고 배열 고정되어 일체화되는 동시에, 상기 리이드 부재를 상기 반도체 칩과 상기 접점을 제외하고 절연 차단하는 구성을 구비하고,
    상기 각 리이드 부재는 소성 변형 가능하고, 그 일단의 접점을 반도체 칩의 패드부에 직접 눌러 접촉 가능하며, 또 그 형상을 유지 가능한 것을 특징으로 하는 반도체 장치.
  3. 복수의 패드부를 가지는 반도체 칩과 그 반도체 칩의 패드부와 장착기판을 전기적으로 접속하기위한 복수의 리이드부재로 이루어지며,
    상기 리이드 부재는 적어도 일단을 접점으로 하는 금속부를 가지며, 각각의 리이드 부재는 상기 반도체 칩을 내부에 삽입 가능한 단면 ロ자형의 끼워 넣기부를 가지는 절연성 사각형 통 부재에 그의 적어도 1측 엣지부를 끼워 지지하도록 그 일부를 매설하고, 서로 장 방향으로 소정 간격을 두고 배열 고정되어 일체화 되는 동시에, 상기 리이드 부재를 상기 반도체 칩과 상기 접점을 제외하고 절연 차단하는 구성을 구비하며,
    상기 각 리이드 부재는 소성 변형 가능하고, 그 일단의 접점을 반도체 칩의 패드부에 직접 누르기 접촉 가능하며 또 그 형상을 유지 가능한 것을 특징으로 하는 반도체 장치.
KR1019970041051A 1997-03-21 1997-08-26 반도체장치 KR100271011B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9068286A JPH10270506A (ja) 1997-03-21 1997-03-21 半導体装置
JP68286 1997-03-21

Publications (2)

Publication Number Publication Date
KR19980079322A KR19980079322A (ko) 1998-11-25
KR100271011B1 true KR100271011B1 (ko) 2000-12-01

Family

ID=13369384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970041051A KR100271011B1 (ko) 1997-03-21 1997-08-26 반도체장치

Country Status (3)

Country Link
US (1) US6147398A (ko)
JP (1) JPH10270506A (ko)
KR (1) KR100271011B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360655B2 (ja) * 1999-07-08 2002-12-24 日本電気株式会社 半導体装置
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US6940013B2 (en) * 2003-11-14 2005-09-06 Vlt, Inc. Surface mounting a power converter
WO2009156970A1 (en) * 2008-06-26 2009-12-30 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
JP5303443B2 (ja) * 2009-12-07 2013-10-02 新電元工業株式会社 基板の積層固定構造、及び、基板の積層固定方法
EP2390909A1 (en) * 2010-05-24 2011-11-30 Jerry Hu Miniature packaging for discrete circuit components
DE102010062547B4 (de) * 2010-12-07 2021-10-28 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schaltungsanordnung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565360B2 (ja) * 1987-12-25 1996-12-18 日本テキサス・インスツルメンツ株式会社 半導体装置
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
EP0423821B1 (en) * 1989-10-20 1995-12-20 Matsushita Electric Industrial Co., Ltd. Surface-mount network device
US5397916A (en) * 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
JP3232697B2 (ja) * 1992-09-14 2001-11-26 ソニー株式会社 樹脂封止型半導体装置
US5413970A (en) * 1993-10-08 1995-05-09 Texas Instruments Incorporated Process for manufacturing a semiconductor package having two rows of interdigitated leads
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5665648A (en) * 1995-12-21 1997-09-09 Hughes Electronics Integrated circuit spring contact fabrication methods

Also Published As

Publication number Publication date
JPH10270506A (ja) 1998-10-09
KR19980079322A (ko) 1998-11-25
US6147398A (en) 2000-11-14

Similar Documents

Publication Publication Date Title
KR100356455B1 (ko) 반도체장치 및 그 제조방법
US5783750A (en) Semiconductor sensor including laminated supporting pedestal
KR100271011B1 (ko) 반도체장치
KR950024311A (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
KR960005972A (ko) 수지 밀폐형 반도체 장치 및 그 제조 방법
KR970067805A (ko) 반도체장치 및 그 제조방법
KR950021448A (ko) 반도체 장치 및 그 제조방법
KR900007113A (ko) 과전류 방지형 다이오드
KR910019184A (ko) 반도체 장치와 그 제조방법, 리이드프레임 및 메모리 카드와 그 제조방법
KR980006184A (ko) 반도체 집적회로장치
KR860001478A (ko) 리이드 프레임과 이것을 사용한 전자장치
JP4219778B2 (ja) 防水圧接コネクタ
JP2000208686A (ja) パワ―モジュ―ルのパッケ―ジ構造
JP5018013B2 (ja) 樹脂封止半導体装置
KR20040106231A (ko) 전력용 반도체장치
JP3493802B2 (ja) 温度センサ
KR100353105B1 (ko) Bga 구조를 갖는 반도체 장치 및 그 제조 방법
US20190229044A1 (en) Lead frame with plated lead tips
JP3549653B2 (ja) チップ型電子部品
JP4366472B2 (ja) 半導体装置
JPH08261847A (ja) 温度センサ
JPH029507Y2 (ko)
JPH1050897A (ja) 半導体装置
US20240136087A1 (en) Water-proof structure for electric wire and water-proof method for electric wire
US20200411423A1 (en) Power die package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080721

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee