JP2565360B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2565360B2 JP2565360B2 JP62329079A JP32907987A JP2565360B2 JP 2565360 B2 JP2565360 B2 JP 2565360B2 JP 62329079 A JP62329079 A JP 62329079A JP 32907987 A JP32907987 A JP 32907987A JP 2565360 B2 JP2565360 B2 JP 2565360B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- package
- semiconductor chip
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 イ．産業上の利用分野 本発明は半導体装置に関し、特に半導体チップの実装
構造（パッケージング）に関するものである。
構造（パッケージング）に関するものである。
ロ．従来技術 従来のパッケージング技術として一般に、第12図に示
すように、半導体（IC）チップ１をリードフレームのチ
ップマウント部２上に固定し、ボンディングワイヤ３に
よってチップ１上のパッドとリードフレームの外部リー
ド４とを電気的に接続し、次に全体をトランスファモー
ルド法によって樹脂５で封止している。
すように、半導体（IC）チップ１をリードフレームのチ
ップマウント部２上に固定し、ボンディングワイヤ３に
よってチップ１上のパッドとリードフレームの外部リー
ド４とを電気的に接続し、次に全体をトランスファモー
ルド法によって樹脂５で封止している。
また、他のパッケージング技術としては、第13図のよ
うに、半導体チップ１を基板６上に固定し、やはりワイ
ヤ３によってヘッダを介して外部リード４に対し半導体
チップ１を電気的に接続し、更に上面に絶縁体８を介し
て透明窓９を固定した構造が知られている。
うに、半導体チップ１を基板６上に固定し、やはりワイ
ヤ３によってヘッダを介して外部リード４に対し半導体
チップ１を電気的に接続し、更に上面に絶縁体８を介し
て透明窓９を固定した構造が知られている。
しかしながら、上記したパッケージングにおいてはい
ずれも、チップ１をマウントするためにその周囲に十分
なクリアランス10が必要であり、これによってパッケー
ジのサイズ自体が不可避的に大きくなってしまう。しか
も、チップ１のマウント位置精度が不十分である場合、
例えばCCD（Charge Coupled Device）等のように、パッ
ケージ外形に対してチップ１の位置精度が厳しく要求さ
れるデバイスでは重大な問題となる。例えば、内視鏡用
（胃や直腸用のカメラ）の小型CCDの場合、少しの位置
ずれが生じても、チップ１が小型であるために、そのず
れによる特性変化（例えば受光面の有効面積又は効率の
変動）が顕著に生じる。また、上記位置ずれの結果、ワ
イヤ３がモールド時の樹脂圧等によって別のリードに接
触してショートやリークの原因となることもある。
ずれも、チップ１をマウントするためにその周囲に十分
なクリアランス10が必要であり、これによってパッケー
ジのサイズ自体が不可避的に大きくなってしまう。しか
も、チップ１のマウント位置精度が不十分である場合、
例えばCCD（Charge Coupled Device）等のように、パッ
ケージ外形に対してチップ１の位置精度が厳しく要求さ
れるデバイスでは重大な問題となる。例えば、内視鏡用
（胃や直腸用のカメラ）の小型CCDの場合、少しの位置
ずれが生じても、チップ１が小型であるために、そのず
れによる特性変化（例えば受光面の有効面積又は効率の
変動）が顕著に生じる。また、上記位置ずれの結果、ワ
イヤ３がモールド時の樹脂圧等によって別のリードに接
触してショートやリークの原因となることもある。
ハ．発明の目的 本発明の目的は、パッケージのサイズを小さくし、か
つ半導体チップの位置精度を向上させた半導体装置を提
供するものである。
つ半導体チップの位置精度を向上させた半導体装置を提
供するものである。
ニ．発明の構成 即ち、本発明は、主面に電気回路及び電極が形成され
た半導体チップと、前記主面側から見て前記半導体チッ
プの側面に絶縁層を介して密着されたリードとを有し、
前記半導体チップの電極とリードとが電気的に接続され
ている半導体装置に係わるものである。
た半導体チップと、前記主面側から見て前記半導体チッ
プの側面に絶縁層を介して密着されたリードとを有し、
前記半導体チップの電極とリードとが電気的に接続され
ている半導体装置に係わるものである。
ホ．実施例 以下、本発明の実施例を説明する。
第１図〜第３図の例においては、アクティブエリア20
及び周辺エリア21からなる半導体チップ31の対向した一
対の側面22、23に対し、外周面が絶縁物質24でコーティ
ングされた外部リード34が直接的に密着せしめられてい
る。そして、この密着状態を専用の治具（図示せず）で
保持しながら、チップ31のボンディングパッド25とリー
ド34の上面とがワイヤ33によってワイヤボンディングさ
れ、しかる後に全体がトランスファモールド法で樹脂35
（但し、第１図、第２図では仮想線で示す。）によって
封止される。
及び周辺エリア21からなる半導体チップ31の対向した一
対の側面22、23に対し、外周面が絶縁物質24でコーティ
ングされた外部リード34が直接的に密着せしめられてい
る。そして、この密着状態を専用の治具（図示せず）で
保持しながら、チップ31のボンディングパッド25とリー
ド34の上面とがワイヤ33によってワイヤボンディングさ
れ、しかる後に全体がトランスファモールド法で樹脂35
（但し、第１図、第２図では仮想線で示す。）によって
封止される。
上記において、リード34は、金属ピン26の表面にSi
O2、Al2O3等の無機絶縁体又はポリイミド等の有機絶縁
体の薄膜24をコーティングしたものからなっている。ま
た、ワイヤ33によるワイヤボンディング及びトランスフ
ァモールド自体は従来法によって行っている。
O2、Al2O3等の無機絶縁体又はポリイミド等の有機絶縁
体の薄膜24をコーティングしたものからなっている。ま
た、ワイヤ33によるワイヤボンディング及びトランスフ
ァモールド自体は従来法によって行っている。
このように、従来のようなリードフレームを使用せ
ず、チップ31の側面に対してリード34を電気的絶縁状態
で密着させ、かつワイヤボンディングで両者間を接続し
ているので、チップ31とリード34との間には既述した如
き横方向のクリアランスがなくなり、作製されたパッケ
ージング構造はチップ31の外径に近い大きさとなる。
ず、チップ31の側面に対してリード34を電気的絶縁状態
で密着させ、かつワイヤボンディングで両者間を接続し
ているので、チップ31とリード34との間には既述した如
き横方向のクリアランスがなくなり、作製されたパッケ
ージング構造はチップ31の外径に近い大きさとなる。
また、リード34をチップ側面に直接密着させるため、
パッケージ中のチップ31の位置精度が十分となる。しか
も、位置ずれが生じないために、ワイヤボンディングを
常に確実に行え、ショート不良等を防止することができ
る。
パッケージ中のチップ31の位置精度が十分となる。しか
も、位置ずれが生じないために、ワイヤボンディングを
常に確実に行え、ショート不良等を防止することができ
る。
第４図は、他の例によるパッケージを示すものであ
る。
る。
この例では、チップ31を基板36上に固定し、この基板
36を貫通して外部リード34を下方へ取り出すと共に、こ
の外部リード34をチップ31に密着させてワイヤ33でボン
ディングしている。そして、基板36の周辺部に設けた絶
縁体28を介して上面に透明ガラス窓29を設けている。
36を貫通して外部リード34を下方へ取り出すと共に、こ
の外部リード34をチップ31に密着させてワイヤ33でボン
ディングしている。そして、基板36の周辺部に設けた絶
縁体28を介して上面に透明ガラス窓29を設けている。
このパッケージでは、窓29側から光を入射させ、これ
をチップ31で受光させることができる。従って、チップ
31として、上記のアクティブエリア20を受光面に用いる
胃又は直腸の内視鏡用の小型CCDを使用することができ
る。このような場合、上記した理由からパッケージサイ
ズの小型化及びチップ位置精度の向上によって、小型CC
Dにとって極めて有利となる。
をチップ31で受光させることができる。従って、チップ
31として、上記のアクティブエリア20を受光面に用いる
胃又は直腸の内視鏡用の小型CCDを使用することができ
る。このような場合、上記した理由からパッケージサイ
ズの小型化及びチップ位置精度の向上によって、小型CC
Dにとって極めて有利となる。
第５図には、小型CCDを内視鏡に用いた例を示した。
ここで、図中の37はプリント基板又はコネクタ、38は集
束レンズ、39はフレキシブルチューブ、40は光源用光フ
ァイバ、41は筒状ソケットを夫々概略的に示すものであ
る。
ここで、図中の37はプリント基板又はコネクタ、38は集
束レンズ、39はフレキシブルチューブ、40は光源用光フ
ァイバ、41は筒状ソケットを夫々概略的に示すものであ
る。
次に、第６図及び第７図について、更に他の実施例を
説明する。
説明する。
この例の場合、外部リード34を各列毎に基板36aと36b
とに夫々取り付け、これらの両基板を突き合せて組み合
せると共に、その間にチップ31を挾着した構造となって
いる。
とに夫々取り付け、これらの両基板を突き合せて組み合
せると共に、その間にチップ31を挾着した構造となって
いる。
従って、第４図の例に比べて、各リード34の位置を予
め最終製品のリードピッチに適合するように決めておけ
る等、各部を予め位置決めしておけるため、チップ31の
固定、ワイヤボンディング等を行い易くなる。しかも、
第４図と同様に、基板上に固定する構造であるから、パ
ッケージとしての機械的強度が大きくなる。
め最終製品のリードピッチに適合するように決めておけ
る等、各部を予め位置決めしておけるため、チップ31の
固定、ワイヤボンディング等を行い易くなる。しかも、
第４図と同様に、基板上に固定する構造であるから、パ
ッケージとしての機械的強度が大きくなる。
第８図〜第10図の例は、外部リード34を２重の絶縁性
テープ42−43間に挾み込み、このまま接着剤又は粘着剤
44によってチップ31の周面に巻き付けている。従って、
リード34は絶縁性テープ42−43間にあってチップ31に対
して絶縁されているので、上述した如き絶縁性薄膜24は
必要ではなく、金属ピン26を直接用いることができる。
そして、各リード34は予め最終製品のリードピッチに合
せて配しておける。この場合、テープ42、43の接合面に
接着剤又は粘着剤を塗布しておけば、リードの取り付け
は容易となる。そして、テープ42、43を図示の如くにチ
ップ31の周りに巻き付け、テープ押え治具（図示せず）
によって一時的に固定した状態で、ワイヤ33によるボン
ディングを行い、更に樹脂封止を行う。
テープ42−43間に挾み込み、このまま接着剤又は粘着剤
44によってチップ31の周面に巻き付けている。従って、
リード34は絶縁性テープ42−43間にあってチップ31に対
して絶縁されているので、上述した如き絶縁性薄膜24は
必要ではなく、金属ピン26を直接用いることができる。
そして、各リード34は予め最終製品のリードピッチに合
せて配しておける。この場合、テープ42、43の接合面に
接着剤又は粘着剤を塗布しておけば、リードの取り付け
は容易となる。そして、テープ42、43を図示の如くにチ
ップ31の周りに巻き付け、テープ押え治具（図示せず）
によって一時的に固定した状態で、ワイヤ33によるボン
ディングを行い、更に樹脂封止を行う。
この例の場合は、予めテープ42−43間にリード34を挾
着しておけるので、リードの位置を決めておき易く、か
つテープの巻き付けでチップ31の周囲に取り付けるため
にその取り付け作業が容易である。
着しておけるので、リードの位置を決めておき易く、か
つテープの巻き付けでチップ31の周囲に取り付けるため
にその取り付け作業が容易である。
第８図の例においては、テープ42、43の代りに同サイ
ズ（即ち、チップ外形と同サイズ）の絶縁性の枠を用
い、この枠にリード34を挿通して埋め込んでおき、これ
を加熱して枠を外方へ幾分膨張、拡大させてから、内側
にチップ31を挿入し、しかる後に冷却することによって
枠を元の形に収縮させることができる。即ち、枠の拡大
→収縮によって、チップ31に対するリード34の固定を連
続的な熱プロセスで実現することができるので、作業性
が向上することになる、そして、その後は上記したと同
様にワイヤボンディング、樹脂封止を行うことができ
る。
ズ（即ち、チップ外形と同サイズ）の絶縁性の枠を用
い、この枠にリード34を挿通して埋め込んでおき、これ
を加熱して枠を外方へ幾分膨張、拡大させてから、内側
にチップ31を挿入し、しかる後に冷却することによって
枠を元の形に収縮させることができる。即ち、枠の拡大
→収縮によって、チップ31に対するリード34の固定を連
続的な熱プロセスで実現することができるので、作業性
が向上することになる、そして、その後は上記したと同
様にワイヤボンディング、樹脂封止を行うことができ
る。
第11図の例では、半導体チップ31の側面22、23に対
し、絶縁物質（例えば接着剤）44を介して外部リード34
が密着せしめられ、かつリード34側に設けたバンプ電極
45をパッド25上に熱圧着して電気的接続を行っている。
そして全体は上述と同様に樹脂封止されてよい。
し、絶縁物質（例えば接着剤）44を介して外部リード34
が密着せしめられ、かつリード34側に設けたバンプ電極
45をパッド25上に熱圧着して電気的接続を行っている。
そして全体は上述と同様に樹脂封止されてよい。
以上、本発明の実施例を説明したが、上述の例は本発
明の技術的思想に基いて更に変形可能である。
明の技術的思想に基いて更に変形可能である。
例えば、チップに対する外部リードの絶縁手段は上述
のコーティング膜、接着剤、テープ等以外にも種々採用
可能であるし、またそうした絶縁手段はチップ側に設け
ておいてもよい。リードにコーティングする絶縁膜はチ
ップ側だけに存在していてもよい。また、チップとリー
ドとの接続も上述のものに限ることなく、様々な方式で
行うことができる。上述の第４図や第７図の例において
も、第３図に示した如き樹脂封止構造のパッケージに変
形してもよい。第７図の例では更に、リードを取り付け
る基板の個数やサイズ等を変更してよく、例えば３個又
はそれ以上の基板の組み合せでもよい。第11図のバンプ
45はチップ側に形成してもよい。なお、本発明の適用で
きるデバイスは、上述のCCDに限ることはなく、他のIC
一般に拡げることができる。
のコーティング膜、接着剤、テープ等以外にも種々採用
可能であるし、またそうした絶縁手段はチップ側に設け
ておいてもよい。リードにコーティングする絶縁膜はチ
ップ側だけに存在していてもよい。また、チップとリー
ドとの接続も上述のものに限ることなく、様々な方式で
行うことができる。上述の第４図や第７図の例において
も、第３図に示した如き樹脂封止構造のパッケージに変
形してもよい。第７図の例では更に、リードを取り付け
る基板の個数やサイズ等を変更してよく、例えば３個又
はそれ以上の基板の組み合せでもよい。第11図のバンプ
45はチップ側に形成してもよい。なお、本発明の適用で
きるデバイスは、上述のCCDに限ることはなく、他のIC
一般に拡げることができる。
ヘ．発明の作用効果 本発明は上述の如く、外部リードが電気的絶縁状態で
半導体チップの側面に直接密着され、かつ両者間が電気
的に接続されるようにしているので、チップとリードと
の間には横方向のクリアランスがなくなり、作製された
パッケージング構造はチップの外径に近い大きさとな
る。
半導体チップの側面に直接密着され、かつ両者間が電気
的に接続されるようにしているので、チップとリードと
の間には横方向のクリアランスがなくなり、作製された
パッケージング構造はチップの外径に近い大きさとな
る。
また、リードをチップ側面に直接密着させるため、パ
ッケージ中のチップの位置精度が十分となる。
ッケージ中のチップの位置精度が十分となる。
【図面の簡単な説明】 第１図〜第11図は本発明の実施例を示すものであって、 第１図はパッケージの斜視図、 第２図は第１図の平面図、 第３図は第２図のIII−III線に沿う断面図、 第４図は他の例によるパッケージの断面図、 第５図は内視鏡用として用いる例の要部概略断面図、 第６図は他の例によるリード及びリード固定用の基板を
左右分離して示す斜視図、 第７図は第６図の基板を用いたパッケージの断面図、 第８図は他の例によるパッケージの斜視図、 第９図はテープに取り付けられたリードの一部分の正面
図、 第10図は第９図の平面図、 第11図は更に他の例によるパッケージの断面図 である。 第12図、第13図は従来のパッケージの各断面図である。 なお、図面に示す符号において、 20……アクティブエリア 21……周辺エリア 22、23……側面 24……絶縁性薄膜 25……パッド 26……金属ピン 28、44……絶縁物質 29……透明窓 31……半導体チップ 33……ワイヤ 34……外部リード 35……樹脂 36、36a、36b……基板 42、43……テープ 44……接着剤又は粘着剤 45……バンプ電極 である。
左右分離して示す斜視図、 第７図は第６図の基板を用いたパッケージの断面図、 第８図は他の例によるパッケージの斜視図、 第９図はテープに取り付けられたリードの一部分の正面
図、 第10図は第９図の平面図、 第11図は更に他の例によるパッケージの断面図 である。 第12図、第13図は従来のパッケージの各断面図である。 なお、図面に示す符号において、 20……アクティブエリア 21……周辺エリア 22、23……側面 24……絶縁性薄膜 25……パッド 26……金属ピン 28、44……絶縁物質 29……透明窓 31……半導体チップ 33……ワイヤ 34……外部リード 35……樹脂 36、36a、36b……基板 42、43……テープ 44……接着剤又は粘着剤 45……バンプ電極 である。
Claims (1)
- 【請求項１】主面に電気回路及び電極が形成された半導
体チップと、前記主面側から見て前記半導体チップの側
面に絶縁層を介して密着されたリードとを有し、前記半
導体チップの電極と前記リードとが電気的に接続されて
いる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329079A JP2565360B2 (ja) | 1987-12-25 | 1987-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329079A JP2565360B2 (ja) | 1987-12-25 | 1987-12-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01171234A JPH01171234A (ja) | 1989-07-06 |
| JP2565360B2 true JP2565360B2 (ja) | 1996-12-18 |
Family
ID=18217388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62329079A Expired - Fee Related JP2565360B2 (ja) | 1987-12-25 | 1987-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565360B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270506A (ja) * | 1997-03-21 | 1998-10-09 | Mitsubishi Electric Corp | 半導体装置 |
| JP4394361B2 (ja) * | 2003-03-04 | 2010-01-06 | Ｈｏｙａ株式会社 | 固体撮像素子、電子内視鏡 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149843U (ja) * | 1986-03-14 | 1987-09-22 | ||
| JPS6454749A (en) * | 1987-08-26 | 1989-03-02 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
-
1987
- 1987-12-25 JP JP62329079A patent/JP2565360B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01171234A (ja) | 1989-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10068938B2 (en) | Solid image-pickup device with flexible circuit substrate | |
| US5506401A (en) | Photoelectric converting device mounting apparatus with anisotropically conductive film for connecting leads of wiring board and electrode pads of photoelectric converting device and fabrication method thereof | |
| JP3207319B2 (ja) | 光電変換装置及びその製造方法 | |
| JP2002134640A (ja) | 薄型感光式半導体装置 | |
| JP2565360B2 (ja) | 半導体装置 | |
| KR100264314B1 (ko) | 광전 변환 소자의 실장 장치 및 그 제조 방법 | |
| JP3702062B2 (ja) | 圧力センサ装置 | |
| JP3127584B2 (ja) | 樹脂製中空パッケージを用いた半導体装置 | |
| JPS6362266A (ja) | 固体撮像装置の製造方法 | |
| JPS62260343A (ja) | 半導体装置 | |
| JPH10209469A (ja) | 半導体圧力センサ | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH0964093A (ja) | 電子部品 | |
| JP2001308301A (ja) | 固体撮像装置とその製造方法 | |
| JP3215244B2 (ja) | 素子パッケージおよびその製造方法 | |
| JPH01228178A (ja) | 固体撮像装置 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JPH09115913A (ja) | 半導体装置およびその製造方法 | |
| JP2822997B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1033475A (ja) | 内視鏡用撮像ユニット | |
| JPH04235476A (ja) | 固体撮像装置 | |
| JP2798038B2 (ja) | 半導体回路の実装方法及び実装構造 | |
| JPH04317345A (ja) | テープリードのボンディング方法 | |
| JP2001307797A (ja) | 光学センサーパッケージ装置、光学センサーパッケージの保持・接続方法、及び光学センサー | |
| JPS59122086A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |