KR100269022B1 - 질화갈륨계 화합물 반도체 발광소자 및 그의 제조방법 - Google Patents

질화갈륨계 화합물 반도체 발광소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100269022B1
KR100269022B1 KR1019970007665A KR19970007665A KR100269022B1 KR 100269022 B1 KR100269022 B1 KR 100269022B1 KR 1019970007665 A KR1019970007665 A KR 1019970007665A KR 19970007665 A KR19970007665 A KR 19970007665A KR 100269022 B1 KR100269022 B1 KR 100269022B1
Authority
KR
South Korea
Prior art keywords
layer
conductivity type
cladding layer
cladding
inn
Prior art date
Application number
KR1019970007665A
Other languages
English (en)
Other versions
KR970067957A (ko
Inventor
도시오 하따
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR970067957A publication Critical patent/KR970067957A/ko
Application granted granted Critical
Publication of KR100269022B1 publication Critical patent/KR100269022B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode

Abstract

본발명의 질화갈륨계 화합물 반도체 발광 소자는 기판; 적어도 활성층과, 상기 활성층을 사이에 샌드위치시킨 제1 도전형의 제1 클래딩층 및 제2 도전형의 제2 클래딩층을 포함하는 상기 기판 상에 형성된 제1 반도체 다층 구조; 상기 제1 반도체 다층 구조의 위에 형성된 상기 제2 도전형의 드라이 에칭 스톱층; 및 상기 드라이 에칭 스톱층의 위에 형성되는 제2 반도체 다층 구조를 포함한다.

Description

질화갈륨계 화합물 반도체 발광 소자 및 그의 제조 방법
본발명은 청색 영역 내지 자외선 영역의 범위에서 발광할 수 있는 질화갈륨계 (GaN) 화합물 반도체 발광 소자에 관한 것이다.
내부 전류 협착형 또는 리지 도파관형의 화합물 반도체 레이저를 제작하는 경우에, 각종 화합물 반도체층을 필요한 두께로 매우 정밀하게 에칭하는 방법 및 필요한 성장층의 표면을 노출시키기 위하여 층을 선택적으로 에칭하는 방법을 필요로 한다.
GaAs 화합물 반도체층을 에칭하는 경우에, 통상 선택성이 우수한 습식 에칭법을 사용한다. GaN계 화합물 반도체층의 에칭에 있어서는, 적당한 에칭액이 없으므로 통상적으로 드라이 에칭을 사용한다. 그러나, 그라이 에칭의 경우, GaN계 화합물 반도체층에 대하여는 충분한 에칭 선택성을 갖기 어렵다. 충분히 선택적으로 에칭될 수 없는 GaN계 화합물 반도체는 드라이 에칭 스톱층으로서 사용될 수 없다. 따라서, 드라이 에칭에 의해 재현성 있게 내부 전류 협착형 또는 리지 도파관형 반도체 층을 제조하기 어렵다.
J. Vac. Sci. Technol., A 11 (4) 1993 pp. 1772-1775는 드라이 에칭법의 하나인 ECR-RIBE (전자 사이클로트론 공명형 반응성 이온 비임 에칭)에 의한, GaN InN 및 AlN의 에칭에 대해 설명하고 있다. 이 논문은 상기 RIBE 방법의 에칭 레이트가 선택성을 갖는다고 설명하고 있다.
본발명의 질화갈륨계 화합물 반도체 발광 소자는 활성층 상에 위치된 클래딩층 상에 형성되며 클래딩 층과 동일한 도전형을 갖는 드라이 에칭 스톱 층을 포함한다.
본발명의 한 실시양태에서, 드라이 에칭 스톱층은 InN 층이다.
본발명의 또다른 실시양태에서, InN 드라이 에칭 스톱층의 두께는 약 10Å 내지 약 50Å이다.
또는, 본발명의 또다른 실시양태에서, 본발명의 질화갈륨계 화합물 반도체 발광 소자는 기판; 적어도 활성층과, 상기 활성층을 사이에 샌드위치시킨 제1 도전형의 제1 클래딩층 및 제2 도전형의 제2 클래딩층을 포함하는, 상기 기판 상에 형성된 제1의 반도체 다층 구조; 상기 제1 반도체 다층 구조의 위에 형성된 상기 제2 도전형의 드라이 에칭 스톱층; 및 상기 드라이 에칭 스톱층의 위에 형성된 제2 반도체 다층 구조를 포함한다.
본발명의 또다른 바람직한 실시양태에서, 기판은 제1 도전형이다.
본발명의 또다른 실시양태에서, 기판은 비도전성이다.
본발명의 또다른 실시양태에서, 제2 반도체 다층 구조는 스트라이프 형상 홈을 갖는 제1 도전형의 내부 전류 협착층; 내부 전류 협착층 및 스트라이프 형상 홈의 상면을 덮는 제2 도전형의 제3 클래딩 층; 및 제3 클래딩층 상에 형성된 제2 도전형의 접촉층을 포함한다.
본발명의 또다른 실시양태에서, 제2 반도체 다층 구조는 제2 도전형의 제3 클래딩층; 및 제2 도전형의 접촉층을 포함하며, 상기 제2 반도체 다층 구조는 스트라이프 형상 리지이다.
본발명의 또다른 실시양태에서, 제1 클래딩 층 및 제2 클래딩층은 AlxGa1-xN (0≤x〈1) 층이고, 활성층은 InyGa1-yN (0≤y≤1: x=0일 때, y≠0) 층이고, 드라이 에칭 스톱층은 InN 층이다.
본 발명의 또다른 실시양태에서, 기판은 제1 도전형이고, 제1 반도체 다층 구조는 기판 상에 형성된 제1 도전형의 버퍼층; 버퍼층 상에 형성된 제1 클래딩 층; 제1 클래딩층 상에 형성된 활성층; 및 활성 층 상에 형성된 제2 클래딩 층을 포함한다.
본발명의 또다른 실시양태에 따라, 기판은 비도전성이고, 제1 반도체 다층 구조는 기판 상에 형성된 비도전성 제1 버퍼층; 제1 버퍼층 상에 형성된 제1 도전층의 제2 버퍼층; 제2 버퍼층 상에 형성된 제1 클래딩층; 제1 클래딩층 상에 형성된 활성층; 및 활성층 상에 형성된 제2 도전형의 제2 클래딩층을 포함한다.
본발명의 또다른 실시양태에서, 질화갈륨계 화합물 반도체 발광 소자의 제조방법이 제공된다. 이 방법은 제1 반도체 다층 구조가 기판 상에 적어도 활성층, 및 활성층을 사이에 샌드위치시킨 제1 도전형의 제1 클래딩층 및 제2 도전형의 제2 클래딩층을 포함하는 제1 반도체 다층 구조를 형성하는 단계; 제1 반도체 다층 구조상에 제2 도전형의 드라이 에칭 스톱층을 형성하는 단계; 및 에칭을 사용하여 드라이 에칭 스톱층 상에 제2 반도체 다층 구조를 형성하는 단계로 이루어진다.
본발명의 또다른 실시양태에 따라 기판은 제1 도전형이다.
본발명의 또다른 실시양태에서, 기판은 비도전성이다.
본발명의 또다른 실시양태에서, 제2 반도체 다층 구조의 형성단계는 드라이 에칭 스톱층 상에 내부 전류 협착층을 형성하는 단계; 드라이 에칭 스톱층에 내부 전류 협착층을 에칭하여 스트라이프 형상 홈을 형성하는 단계; 내부 전류 협착층 및 스트라이프 형상 홈의 상면을 덮는 제2 도전형의 제3 클래딩층을 형성하는 단계; 및 제3 클래딩층 상에 제2 도전형의 접촉층을 형성하는 단계들로 이루어진다.
본발명의 또다른 실시양태에서, 제2 반도체 다층 구조 형성 단계는 드라이 에칭 스톱층 상에 제2 도전형의 제3 클래딩층을 형성하는 단계; 제3 클래딩층 상에 제2 도전형의 접촉층을 형성하는 단계; 및 드라이 에칭 스톱층에까지 제3 클래딩층 및 접촉층을 에칭시켜 리지를 형성하는 단계로 이루어진다.
본발명의 또다른 실시양태에서, 제1 클래딩층 및 제2 클래딩층은 AlxGa1-xN (0≤x〈1) 층이고, 활성층은 InyGa1-yN (0≤y≤1; x=0일 때, y≠0) 층이고, 및 드라이 에칭 스톱층이 InN층이다.
본발명의 또다른 실시양태에서, 기판은 제1 도전형이고, 제1 반도체 다층 구조의 형성단계는 기판 상에 제1 도전형의 버퍼층을 형성하는 단계, 버퍼층 상에 제1 도전형의 제1 클래딩층을 형성하는 단계; 제1 클래딩층 상에 활성층을 형성하는 단계; 및 활성층 상에 제2 도전형의 제2 클래딩층을 형성하는 단계들로 이루어진다.
본발명의 또다른 실시양태에 따라, 버퍼층은 GaN으로 형성되고, 제1 클래딩층은 AlxGa1-xN (0≤x〈1) 이고, 활성층은 InyGa1-yN (0≤y≤1; x=0일 때, y≠0) 이고, 제2 클래딩층은 AlxGa1-xN (0≤x〈1)이다.
본발명의 또다른 실시양태에서, 기판은 비도전성이고, 제1 반도체 다층 구조의 형성 단계는 기판 상에 비도전성 제1 버퍼층을 형성하는 단계; 제1 버퍼층 상에 제1 도전형의 제2 버퍼층을 형성하는 단계; 제2 버퍼층상에 제1 도전형의 제1 클래딩층을 형성하는 단계; 제1 클래딩층 상에 활성층을 형성하는 단계; 활성층 상에 제2 도전형의 제2 클래딩층을 형성하는 단계로 이루어진다.
본발명의 또다른 실시양태에서, 제1 버퍼층은 AlN, GaN 및 AlwGa1-wN (0〈w〈1)로 이루어진 군으로부터 선택되고, 제2 버퍼층은 GaN으로 형성되고, 제1 클래딩층은 AlxGa1-xN (0≤x〈1)로 형성되고, 활성층은 InyGa1-yN (0≤y〈1; x=0일 때, y≠0)로 형성되고, 제2 클래딩층은 AlxGa1-xN (0≤x〈1)이다.
따라서, 본발명에 따라 질화갈륨계 화합물 반도체의 선택적 에칭은 ECR-RIBE 드라이 에칭 기술에서의 적당한 에칭 조건을 선택함으로써 가능하다.
본발명에 따라, InN층은 드라이 에칭 스톱층으로서 클래딩층 상에 형성된다. InN층은 ECR-RIBE에 의해 극히 얇게 에칭된다. 따라서, 내부 전류 협착형 또는 리지 도파관형 반도체 레이저가 실현된다.
InN 드라이 에칭 스톱층의 두께는 바람직하게 약 10Å 내지 50Å의 범위이다. 약 50Å를 초과하면, 레이저 광의 InN 드라이 에칭 스톱층에 의한 흡수가 갑자기 증가하여 레이저 출력의 효율이 저하된다. 약 10Å 미만이 되면, 층 형성시의 두께 조절이 어려울 뿐만아니라, 이러한 박막이 에칭 스톱층으로서 더 이상 충분히 작용하지 못한다.
보다 특히, 내부 전류 협착형 질화갈륨계 화합물 반도체 레이저 또는 발광소자는 AlGaN 제2 클래딩층 및 GaN 내부 전류 협착층 또는 AlGaN 상부 클래딩층 사이에 InN 드라이 에칭 스톱층을 끼워넣음으로서 실현될수 있다. 또한, 리지 도파관형 질화갈륨계 화합물 반도체 레이저 또는 발광 소자는 InN 드라이 에칭 스톱층을 AlGaN 제2 클래딩층 및 AlGaN 상부 클래딩층 사이에 끼워넣음으로써 실현될수 있다.
제1도는 본발명의 실시예 1에 따른 질화갈륨계 내부 전류 협착형 반도체 레이저의 도식적 단면도.
제2도는 본발명의 실시예 2에 따른 질화갈륨계 내부 전류 협착형 반도체 레이저의 도식적 단면도.
제3도는 본발명의 실시예 3에 따른 질화갈륨계 리지 도파관형 반도체 레이저의 도식적 단면도.
제4도는 본발명의 실시예 4에 따른 질화갈륨계 리지 도파관형 반도체 레이저의 도식적 단면도.
제5a도 내지 제5e도는 제1도의 내부 전류 협착형 질화갈륨계 화합물 반도체 레이저의 도식적 제조 공정도.
제6a도 내지 제6f도는 제2도의 리지 도파관형 질화갈륨계 화합물 반도체 레이저의 도식적 제조 공정도.
제7a도 내지 제7e도는 제3도의 리지 도파관형 질화갈륨계 화합물 반도체 레이저의 도식적 제조 공정도.
제8a도 내지 제8e도는 제4도의 리지 도파관형 질화갈륨계 화합물 반도체 레이저의 도식적 제조 공정도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 기판 2 : n형 GaN 버퍼층
3 : n형 Al0.1Ga0.9N 클래딩층 4 : 논도프트 In0.32Ga0.68N 활성층
5 : p형 Al0.1Ga0.9N 클래딩층 6 : p형 InN 드라이 에칭 스톱층
7 : p형 GaN 내부 전류 협착층 8 : p형 Al0.1Ga0.9N 클래딩층
9 : p형 GaN 접촉층 10 : p측 전극
11 : n측 전극 12 : 절연막
13 : 마스크 14, 15 : 스트라이프 형상 홈
102 : 버퍼층
본발명의 상기 및 기타 잇점은 첨부된 도면을 참고로 하기 상세한 설명을 읽고 이해함으로써 당업자에게 명백해질 것이다.
본발명에 따른 질화갈륨계 화합물 반도체 레이저는 반도체 다층 구조 상에 형성된 드라이 에칭 스톱층을 포함한다. 다층 구조의 또다른 반도체는 드라이 에칭 스톱층 상에 형성된다.
본발명은 ECR-RIBE법을 사용하여, InN층 또는 AlN층을 그의 드라이 에칭 스톱층으로 가능하게 하여, 그의 상에 형성된 GaN층을 선택적으로 에칭함으로써 도 1에 도시된 바와 같이 내부 전류 협착형 또는 도 3의 리지 도파관형의 질화갈륨계 화합물 반도체 레이저의 제작을 시도하였다. 그 결과, InN 층 또는 AlN층이 드라이 에칭 스톱층으로 기능을 하는 도 1 또는 도 3의 구조를 제조하였다.
그러나, 드라이 에칭 스톱층로서 AlN 층을 사용하여 생성된 반도체 구조는 레이저로서 작동하도록 레이저 진동하지 못했다. 이는 AlN이 도전성이 아니어서 전류가 반도체 구조의 활성층내로 흘러들어가는 것을 막기 때문이다.
InN층을 드라이 에칭 스톱층으로서 사용하는 반도체 구조는 InN이 도전성이기 때문에 레이저 진동한다. 그러나, 레이저의 효율이 낮아진다. 이는 InN 층이 구조의 발광층 보다 밴드 갭이 좁아서 발광층으로부터 방출된 레이저층이 InN 드라이 에칭 스톱층에 의해 흡수되기 때문이다.
본발명자는 약 10Å 내지 약 50 Å 범위의 InN 드라이 에칭 스톱층 두께를 설정함으로써 이러한 문제를 극복할수 있음을 발견했다. 따라서, 높은 효율을 갖는 질화갈륨계 화합물 반도체 레이저가 얻어졌다.
InN 드라이 에칭 스톱층의 두께는 상기 서술된 바와 같이 약 10Å 내지 약 50Å의 범위이다. 약 50Å를 초과하는 경우에, InN 드라이 에칭 스톱층에 의한 레이저광의 흡수가 갑자기 증가하여, 레이저 출력의 효율이 저하된다. 약 10Å 미만이 되면, 층 형성시의 두께 조절이 어려울 뿐만아니라, 이러한 박막이 에칭 스톱층으로서 더이상 충분히 작용하지 못한다.
본발명은 이제 첨부된 도면은 참고로 실시예로써 서술될 것이다. 하기 실시예에서, InN 드라이 에칭 스톱층의 두께는 약 30Å으로 설정했다. 또한 약 10Å내지 약 50Å의 범위내에 있는한 임의 두께가 사용될수 있다.
[실시예 1]
도 1은 본발명에 따른 실시예 1의 질화갈륨계 화합물 반도체 레이저의 도식적 단면도이다. 본 실시예의 질화갈륨계 화합물 반도체 레이저는 내부 전류 협착 구조이다.
도 1을 언급하면, 본 실시예의 반도체 레이저는 저저항성 n형 6H-SiC (0001) 기판 (1) 및 그 상에 형성된 반도체 다층 구조를 포함한다.
제1 반도체 다층 구조는 기판 (1) 상에 순서대로 형성된 n형 GaN 버퍼층 (2), n형 Al0.1Ga0.9N 클래딩층 (3), 논도포트 In0.32Ga0.68N 활성층 (4), 및 p형 Al0.1Ga0.9N 클래딩층 (5)을 포함한다. p형 InN 드라이 에칭 스톱층 (6)은 제1 반도체 다층 구조상에 형성된다. 제2 반도체 다층 구조는 p형 InN 드라이 에칭 스톱층 (6) 상에 순서대로 형성된 p형 GaN 내부 전류 협착층 (7), p형 Al0.1Ga0.9N 클래딩층 (8) 및 p형 GaN 접촉층 (9)를 포함한다. p측 전극 (10) 및 n측 전극 (11)은 제2 반도체 다층 구조의 상면 및 기판 (1)의 하면 상에 각각 형성된다.
상기 구조를 갖는 질화갈륨계 화합물 반도체 레이저는 예컨대, V족 물질로서 암모니아 (NH3)를, Ⅲ족 물질로서 트리메틸 갈륨 (TMG), 트리메틸 알루미늄 (TMA), 및 트리메틸 인듐 (TMI)를 사용하여 금속 유기 화학적 증착 (MOCVD)에 의해 제작될수 있다. 비스(시클로펜탄디에닐)마그네슘 (Cp2Mg)는 p형 도판트 물질로서 사용되고, 모노실란 (SiH4)는 n형 도판트 물질로서 사용되고, H2는 담체 가스로서 사용된다.
질화갈륨계 화합물 반도체 레이저의 제작법이 이제 하기의 도 5a 내지 5e를 참고로 서술된다.
저저항성 n형 6H-SiC (0001) 기판 (1)을 제1 결정 성장으로 위해 MOCVD 장치내 서셉터 상에 놓는다. 기판을 약 1200℃로 가열하고 기판의 표면을 세정하기 위하여 NH3분위기에 노출시켰다. 기판 (1)의 온도를 약 1000℃로 낮추고, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, NH3가스를 5 내지 10 LX (예컨대, 7 LX)의 유량으로 및 SiH4가스를 3 내지 10 LX (예컨대, 6 LM)의 유량으로 10 내지 20 분 동안 (예컨대, 15분) 도입함으로써 n형 GaN 버퍼층 (2)를 기판 (1) 상에 약 0.5㎛ 내지 약 1㎛ (예컨대, 1㎛) 범위의 두께로 성장시켰다. 그다음, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6 ccm)의 유량으로, NH3가스를 5 내지 10 LX (예컨대, 7 LX)의 유량으로 및 SiH4가스를 3 내지 10 LX (예컨대, 6 LM)의 유량으로 10 내지 30 분 동안 (예컨대, 20분) 도입함으로써 n형 Al0.1Ga0.9N 클래딩층 (3)을 n형 GaN 버퍼층 (2) 상에 약 0.7㎛ 내지 약 1㎛ (예컨대, 1㎛) 범위의 두께로 성장시켰다. 기판 온도를 약 800℃ 내지 약 850℃ (예컨대, 850℃)의 범위로 낮추고 TMI 가스를 30 내지 70 ccm (예컨대, 50 ccm)의 유량으로, TMG 가스를 3 내지 8 ccm (예컨대, 5 ccm)의 유량으로, 및 NH3가스를 10 내지 30 LX (예컨대, 20 LX)의 유량으로 약 5 내지 60초 간 (예컨대, 40초) 도입함으로써 논도프트 In0.32Ga0.56N 활성층 (4)를 n형 클래딩층 (3) 상에 약 50Å 내지 약 800Å (예컨대, 50Å)의 두께로 성장시켰다. 그 다음, 기판 온도를 약 1000℃로 상승시키고, TMG가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7 LM)의 유량으로 및 Cp2Mg 가스를 3 내지 10 ccm (예컨대, 6 ccm)의 유량으로 3 내지 10 분간 (예컨대, 7 분) 도입시킴으로써 Mg-도프트 Al0.1Ga0.9N 클래딩 층(5)를 활성층 (4) 상에 약 0.1㎛ 내지 약 0.3㎛ (예컨대, 0.3㎛)의 두께로 성장시켰다. 그다음, 기판 온도를 약 800℃ 내지 약 850℃로 (예컨대, 800℃) 낮추고, TMI 가스를 30 내지 70 ccm (예컨대, 50 ccm)의 유량으로, NH3가스를 10 내지 30 LM (예컨대, 20 LM)의 유량으로, 및 Cp2Mg 가스를 3 내지 10 ccm (예컨대, 6 ccm)의 유량으로 7 내지 100 초 (예컨대, 60초) 간 도입함으로써 Mg-도프트 InN 드라이 에칭 스톱층 (6)을 클래딩층 (5) 상에 약 30Å의 두께로 성장시켰다. 그 다음, 기판 온도를 약 1000℃로 상승시키고, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7 LM)의 유량으로, SiH4가스를 3 내지 10 LM (예컨대, 5 LM)의 유량으로 2 내지 15분 (예컨대, 7분) 동안 도입시킴으로써 n형 GaN 내부 전류 협착층 (7)를 드라이 에칭 스톱층 (6) 상에 약 0.1㎛ 내지 약 1㎛ (예컨대, 약 0.5 ㎛)의 두께 범위로 성장시켰다(도 5a).
결과의 웨이퍼를 MOCVD 장치로부터 취했다. SiO2, Si3N4, 또는 포토레지스트 물질로 제조된 마스크 (13)은 n형 GaN 내부 전류 협착층 (7) 상에 형성되며 통상의 포토리소그래피에 의해 부분적으로 제거되어 스트라이프 형상 홈 (14) 를 형성한다 (도 5b).
결과의 웨이퍼를 ECR-RIBE 장치 상에 놓고 n형 GaN 내부 전류 협착층 (7)를 Mg-도프트 InN 드라이 에칭 스톱층 (6)이 노출될 때까지 2.45 GHz의 마이크로웨이브 전력, 200 W의 마이크로웨이브 전압, 1 m Torr의 반응 챔버 압력, 약 -140 V의 자기 바이어스 전압, 및 BCl3/Ar 또는 CCl2F2/Ar의 에칭 가스의 조건하에 드라이 에칭시켜 스트라이프 형상 홈 (15) 를 형성시킨다. 상기 조건하에, GaN층이 에칭되는 한편 InN층은 에칭되지 않는다. 이리하여 에칭은 Mg 도프트 InN 드라이 에칭 스톱층 (6)의 표면에서 자동적으로 종료된다. 이 에칭에서, 자기 바이어스 전압은 약 -50 V 내지 약 -150 V의 범위가 바람직하다. 이는 InN층이 약 -150V의 전압에서 에칭되는 한편, GaN층이 약 -50V의 전압에서 에칭되기 시작하기 때문이다. 에칭 레이트는 자기 바이어스 전압의 절대값이 클수록 커지므로 자기 바이어스 전압은 이 실시예에서 약 -140 V로 설정된다. SiCl4도 또한 에칭 가스로서 사용될 수 있다.
이어서, 마스크 (13)을 불화수소산 에칭액 또는 유기 용매로써 제거한 후에, 제2 결정 성장을 위해 MOCVD 장치내 서셉터 상에 다시 놓았다. 기판 온도를 약 1000℃로 상승시키고, TMG가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7 LM)의 유량을 및 Cp2Mg 가스를 3 내지 10 ccm (예컨대, 6 ccm)의 유량으로 15 내지 25 분간 (예컨대, 25분) Mg-도프트 Al0.1Ga0.9N 클래딩층 (8)을 웨이퍼 상에 약 0.7㎛ 내지 약 1 ㎛ (예컨대, 1㎛)의 두께로 성장시켰다. 그 다음, TMG 가스를 30 내지 60 ccm (예컨대, 40 ccm)의 유량으로, NH3가스를 1 내지 6 LM (예컨대, 4 LM)의 유량으로 및 Cp2Mg 가스를 3 내지 9 ccm (예컨대, 6 ccm)의 유량으로 7 내지 15 분간 (예컨대, 7분) 도입함으로써 Mg-도프트 GaN 접촉층 (9)를 클래딩층 (8) 상에 약 0.5㎛ 내지 약 1 ㎛ (예컨대, 0.5㎛)의 두께로 성장시켰다(도 5d).
생성된 웨이퍼를 MOCVD 장치로부터 취하고 N2분위기하에 약 700℃에서 어닐링시켰다. 어닐링은 Mg-H 결합으로부터 수소를 열 분해하여 Mg 도프트 층으로부터 수소를 제거하고, 이리하여 도프트 불순물을 수용체로서 작용하게 하여 Mg 도프트 층들을 p형 층으로 변화시킨다.
p측 전극 (10) 및 n형 전극 (11)은 p형 GaN 접촉층 (9) 및 저저항성 n형 6H-SiC (0001) 기판 (1)의 하면상에 각각 형성된다 (도 5e). 이리하여, 본 실시예의 반도체 레이저가 완성된다.
[실시예 2]
도 2는 본발명에 따른 실시예 2의 질화갈륨계 반도체 레이저의 도식적 단면도이다. 본 실시예의 질화갈륨계 화합물 반도체 레이저는 내부 전류 협착 구조를 갖는다.
도 2를 언급하면, 본 실시예의 반도체 레이저는 절연 사파이어 (0001) 기판 (1) 및 그 상에 형성된 반도체 다층 구조를 포함한다.
제1 반도체 다층 구조는 순서대로 기판 (1) 상에 형성된 Al0.1Ga0.9N으로 형성된 버퍼층 (102), n형 GaN 버퍼층 (2), n형 Al0.1Ga0.9N 클래딩층 (3), 논도프트 In0.32Ga0.68N 활성층 (4), 및 p형 Al0.1Ga0.9N 클래딩층 (5)을 포함한다. p형 InN 드라이 에칭 스톱층 (6)은 제1 반도체 다층 구조 상에 형성된다. 제2 반도체 다층 구조는 순서대로 p형 InN 드라이 에칭 스톱층 (6) 상에 n형 GaN 내부 전류 협착층 (7), p형 Al0.1Ga0.9N 클래딩층 (8), 및 p형 GaN 접촉층 (9)을 포함한다. p측 전극 (10) 및 n측 전극 (11)은 제2 반도체 다층 구조의 상면 및 n형 GaN 버퍼층 (2)의 상면부 상에 각각 형성된다.
상기 구조를 갖는 질화갈륨계 화합물 반도체 레이저는 예컨대, V족 물질로서 암모니아 (NH3)를 사용하여, Ⅲ족 물질로서 트리메틸 갈륨 (TMG), 트리메틸 알루미늄 (TMA) 및 트리메틸 인듐 (TMI)를 사용하여 금속 유기 화학적 증착 (MOCVD)에 의해 제작된다. 비스(시클로펜타디에닐)마그네슘 (Cp2Mg)를 p형 도판트로서 사용하고, 모노실란 (SiH4)를 n형 도판트로서 사용하고, H2는 담체 가스로서 사용한다.
이제 질화갈륨계 화합물 반도체 레이저의 제작법이 도 6a 내지 6f를 참고로 서술된다.
사파이어 (0001) 기판 (1)을 제1 결정 성장을 위해 MOCVD 장치내 서셉터 상에 놓았다. 기판을 약 1200℃로 가열하고 기판의 표면을 세정하기 위하여 NH3분위기에 노출시켰다. 기판 (1)의 온도를 약 500℃ 내지 약 650 ℃ (예컨대, 550℃)로 낮추고, TMG가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7 LM)의 유량으로 5 초 내지 30분간 (예컨대, 1분) 도입함으로써 Al0.1Ga0.9N으로 제조된 버퍼층 (102)를 약 50Å 내지 약 2㎛ (예컨대, 550Å)의 두께로 성장시킨다. 버퍼층 (102)는 GaN, AlN, 또는 AlwGa1-wN (0〈w〈1)으로 제조될수 있다. 그 다음, 기판 온도를 약 1000℃로 상승시킨 후에, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, NH3가스를 5 내지 10 LX (예컨대, 7 LX)의 유량으로 및 SiH4가스를 3 내지 10 LX (예컨대, 6 LM)의 유량으로 10 내지 20 분 동안 (예컨대, 11분) 도입함으로써 n형 GaN 버퍼층 (2)를 버퍼층 (102) 상에서 약 0.5㎛ 내지 약 1㎛ (예컨대, 0.7㎛) 범위의 두께로 성장시켰다. 그다음, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6ccm)의 유량으로, NH3가스를 5 내지 10 LX (예컨대, 7 LX)의 유량으로 및 SiH4가스를 3 내지 10 LX (예컨대, 6LM)의 유량으로 10 내지 30 분 동안 (예컨대, 20분) 도입함으로써 n형 Al0.1Ga0.9N 클래딩층 (3)을 n형 GaN 버퍼층(2) 상에서 약 0.7㎛ 내지 약 1㎛ (예컨대, 0.9㎛) 범위의 두께로 성장시켰다. 기판 온도를 약 800℃ 내지 약 850℃ (예컨대, 800℃)의 범위로 낮추고, TMI 가스를 30 내지 70 ccm (예컨대, 50 ccm)의 유량으로, TMG 가스를 3 내지 8 ccm (예컨대, 5 ccm)의 유량으로, 및 NH3가스를 10 내지 30 LX (예컨대, 20 LX)의 유량으로 5 내지 60 초 동안 (예컨대, 50초) 도입함으로써 논도프트 In0.32Ga0.56N 활성층 (4)를 n형 클래딩 층 (3) 상에 약 50Å 내지 약 800Å (예컨대, 60Å)의 두께로 성장시켰다. 그 다음, 기판 온도를 약 1000℃로 상승시키고, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7 LM)의 유량으로 및 Cp2Mg 가스를 3 내지 10 ccm (예컨대, 6 ccm)의 유량으로 3 내지 10 분간 (예컨대, 5 분) 도입함으로써 Mg-도프트 Al0.1Ga0.9N 클래딩층 (5)를 활성층 (4) 상에서 약 0.1㎛ 내지 약 0.3㎛ (예컨대, 0.2㎛)의 두께로 성장시켰다. 그다음, 기판 온도를 약 800℃ 내지 약 850℃로 (예컨대, 810℃) 낮추고, TMI 가스를 30 내지 70 ccm (예컨대, 50 ccm)의 유량으로, NH3가스를 10 내지 30 LM (예컨대, 20LM)의 유량으로, Cp2Mg 가스를 3 내지 10 ccm (예컨대, 6 ccm)의 유량으로 7 내지 100 초 (예컨대, 60초) 간 도입함으로써 Mg-도프트 InN 드라이 에칭 스톱층 (6)을 p형 클래딩층 (5) 상에서 약 30Å의 두께로 성장시켰다. 그 다음, 기판 온도를 약 1000℃로 상승시키고, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7 LM)의 유량으로, 및 SiH4가스를 3 내지 10 LM (예컨대, 6 LM)의 유량으로 2 내지 15분 (예컨대, 7분) 동안 도입시킴으로써 n형 GaN 내부 전류 협착층 (7)를 드라이 에칭 스톱층 (6) 상에 약 0.1㎛ 내지 약 1㎛ (예컨대, 약 0.5 ㎛)의 두께 범위로 성장시켰다.
결과의 웨이퍼를 MOCVD 장치로부터 제거했다. SiO2, Si3N4, 또는 포토레지스트 물질로 제조된 마스트 (13)은 n형 GaN 내부 전류 협착층 (7) 상에 형성되며 통상의 포토리소그래피에 의해 부분적으로 제거되어 스트라이프 형상 홈 (14) 를 형성한다 (도 6b).
결과의 웨이퍼를 ECR-RIBE 장치 상에 놓고, n형 GaN 내부 전류 협착층 (7)를 Mg-도프트 InN 드라이 에칭 스톱층 (6)이 노출될 때까지 2.45 GHz의 마이크로웨이브 전력, 200 W의 마이크로웨이브 전압, 1 m Torr의 반응 챔버 압력, 약 -140 V의 자기 바이어스 전압, 및 BCl3/Ar 또는 CCl2F2/Ar의 에칭 가스의 조건하에 드라이 에칭시켜 스트라이프 형상 홈 (15) 를 형성시킨다 (도 6c). 상기 조건하에, InN층은 GaN층이 에칭될 때까지 에칭되지 않는다. 이리하여 에칭은 Mg 도프트 InN 드라이 에칭 스톱층 (6)의 표면에서 자동적으로 종료된다.
이어서, 마스크 (13)을 불화수소산 에칭액 또는 유기 용매로써 제거한 후에, 제2 결정 성장을 위해 MOCVD 장치내 서셉터 상에 다시 놓았다. 기판 온도를 약 1000℃로 상승시키고, TMG가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7 LM)의 유량으로 및 Cp2Mg 가스를 3 내지 10 ccm (예컨대, 6 ccm)의 유량으로 15 내지 25 분간 (예컨대, 18분) 도입시킴으로써 Mg-도프트 Al0.1Ga0.9N 클래딩층 (8)을 웨이퍼 상에 약 0.7㎛ 내지 약 1 ㎛ (예컨대, 0.7㎛)의 두께로 성장시켰다. 그 다음, TMG 가스를 30 내지 60 ccm (예컨대, 40 ccm)의 유량으로, NH3가스를 1 내지 6 LM (예컨대, 4 LM)의 유량으로 및 Cp2Mg 가스를 3 내지 9 ccm (예컨대, 6 ccm)의 유량으로 7 내지 15 분간 (예컨대, 7분) 도입함으로써 Mg-도프트 GaN 접촉층 (9)를 클래딩층 (8) 상에 약 0.5㎛ 내지 약 1 ㎛ (예컨대, 0.5㎛)의 두께로 성장시켰다 (도 6d).
생성된 웨이퍼를 MOCVD 장치로부터 취하고 N2분위기하에 약 700℃에서 어닐링시켰다. 어닐링은 Mg-H결합으로부터 수소를 열 분해하여 Mg 도프트 층으로부터 수소를 제거하고, 이리하여 도프트 분순물을 수용체로서 작용하게 하여 Mg 도프트 층들을 p형 층으로 변화시켰다.
생성된 다층 구조를 n형 GaN 버퍼층 (2)를 n측 전극 (11)이 노출 면상에 형성되도록 n형 GaN 버퍼층 (2)의 표면이 노출될 때까지 부분적으로 에칭시켰다 (도 6e).
p측 전극 (10) 및 n형 전극 (11)은 p형 GaN 접촉층 (9) 및 n형 GaN 버퍼층 (2)의 표면부에 각각 형성된다 (도 6f). 따라서, 이 실시예의 반도체 레이저가 완성된다.
[실시예 3]
도 3는 본발명에 따른 실시예 3의 질화갈륨계 반도체 레이저의 도식적 단면도이다. 본 실시예의 질화갈륨계 화합물 반도체 레이저는 내부 전류 협착 구조를 갖는다.
도 3을 언급하면, 본 실시예의 반도체 레이저는 절연 사파이어 (0001) 기판 (1) 및 그 상에 형성된 반도체 다층 구조를 포함한다.
제1 반도체 다층 구조는 순서대로 기판 상에 형성된 n형 GaN 버퍼층 (2), n형 Al0.1Ga0.9N 클래딩층 (3), 및 논도프트 In0.32Ga0.68N 활성층 (4) 및 p형 Al0.1Ga0.9N 클래딩층 (5)을 포함한다. p형 InN 드라이 에칭 스톱층 (6)은 제1 반도체 다층 구조 상에 형성된다. 제2 반도체 다층 구조는 순서대로 p형 InN 드라이 에칭 스톱층 (6) 상에 p형 Al0.1Ga0.9N 클래딩층 (8), 및 p형 GaN 접촉층 (9)으로 포함한다. 절연막 (12)는 구조 상에 형성된다. p측 전극 (10) 및 n측 전극 (11)은 생성된 구조의 상면 및 기판 (1)의 하면부 상에 각각 형성된다.
상기 구조를 갖는 질화갈륨계 화합물 반도체 레이저는 예컨대, V족 물질로서 암모니아 (NH3)를 사용하여, Ⅲ족 물질로서 트리메틸 갈륨 (TMG), 트리메틸 알루미늄 (TMA) 및 트리메틸 인듐 (TMI)를 사용하여 금속 유기 화학적 증착 (MOCVD)에 의해 제작된다. 비스(시클로펜타디에닐)마그네슘 (Cp2Mg)를 p형 도판트로서 사용하고, 모노실란 (SiH4)를 n형 도판트로서 사용하고, H2는 담체 가스로서 사용한다.
이제 질화갈륨계 화합물 반도체 레이저의 제작법이 도 7a 내지 7f를 참고로 서술된다.
저저항성 n형 6H-SiC (0001) 기판 (1)을 제 1 결정 성장을 위해 MOCVD 장치내 서셉터 상에 놓았다. 기판을 약 1200℃로 가열하고 기판의 표면을 세정하기 위하여 NH3분위기에 노출시켰다. 기판 (1)의 온도를 약 1000 ℃로 낮추고, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7 LM)의 유량으로 및 SiH4가스를 3 내지 20 LM (예컨대, 6 LM)의 유량으로 10 내지 20분간 (예컨대, 12분) 도입함으로써 n형 GaN 버퍼층 (2)를 기판 (1) 상에 약 0.5㎛ 내지 약 1㎛ (예컨대, 0.8㎛)의 두께로 성장시킨다. 그 다음, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7LM)의 유량으로 및 SiH4가스를 3 내지 10 LM (예컨대, 7 LM) 유량으로 10 내지 30 분 (예컨대, 18분) 간 도입시킴으로써 n형 Al0.1Ga0.9N 클래딩층 (3)을 n형 GaN 버퍼층 (2) 상에 0.7㎛ 내지 약 1㎛ (예컨대, 0.9㎛)의 두께로 성장시킨다. 그 다음, 기판 온도를 약 800℃ 내지 850℃ (예컨대, 820℃)로 상승시킨 후에, TMI 가스를 30 내지 70 ccm (예컨대, 50 ccm)의 유량으로, TMG 가스를 3 내지 8 ccm (예컨대, 5 ccm)의 유량으로, 및 NH3가스를 10 내지 30 LX (예컨대, 20 LX)의 유량으로 5 내지 60 초 (예컨대, 60초) 간 도입함으로써 논도프트 In0.32Ga0.68N 활성층 (4)를 n형 클래딩층 (3) 상에서 약 50Å 내지 약 800Å (예컨대, 70Å)의 두께로 성장시켰다. 그다음, 기판 온도를 1000℃로 상승시키고, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6ccm)의 유량으로, NH3가스를 5 내지 10 LX (예컨대, 7 LX)의 유량으로 및 Cp2Mg 가스를 3 내지 10 ccm (예컨대, 6 ccm)의 유량으로 3 내지 10 분 동안 (예컨대, 5분) 도입함으로써 Mg 도프트 Al0.1Ga0.9N 클래딩층 (5)을 활성층 상 (4)에 약 0.2㎛ 내지 약 0.3㎛ (예컨대, 0.2㎛) 범위의 두께로 성장시켰다. 기판 온도를 약 800℃ 내지 약 850℃ (예컨대, 830℃)의 범위로 낮추고, TMI 가스를 30 내지 70 ccm (예컨대, 50 ccm)의 유량으로, NH3가스를 10 내지 30 LX (예컨대, 20 LX)의 유량으로 및 Cp2Mg 가스를 3 내지 10 ccm (예컨대, 60 ccm)의 유량으로 7 내지 100 초간 (예컨대, 60 초) 도입함으로써 Mg 도프트 InN 드라이 에칭 스톱층 (6)을 p형 클래딩층 (5) 상에 약 30Å의 두께로 성장시켰다. 그 다음, 기판 온도를 약 1000℃로 상승시키고, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7 LM)의 유량으로 및 Cp2Mg 가스를 3 내지 10 ccm (예컨대, 6 ccm)의 유량으로 15 내지 25 분간 (예컨대, 18 분) 도입시킴으로써 Mg-도프트 Al0.1Ga0.9N 클래딩 층(8)를 드라이 에칭 스톱층 (6) 상에서 약 0.7㎛ 내지 약 0.9㎛ (예컨대, 0.7㎛)의 두께로 성장시켰다. 그다음, TMG 가스를 30 내지 60 ccm (예컨대, 40 ccm)의 유량으로, NH3가스를 1 내지 6 LM (예컨대, 4 LM)의 유량으로, Cp2Mg 가스를 3 내지 9 ccm (예컨대, 6 ccm)의 유량으로 1 내지 15분 (예컨대, 7초) 간 도입함으로써 Mg-도프트 GaN 접촉층 (9)를 클래딩층 (8) 상에 약 0.1㎛ 내지 약 1㎛ (예컨대, 0.5㎛)의 두께로 성장시켰다 (도 7a).
결과의 웨이퍼를 MOCVD 장치로부터 제거했다. SiO2, Si3N4, 또는 포토레지스트 물질로 제조된 마스크 (13)은 Mg-도프트 GaN 접촉층 (9) 상에 형성되며 통상의 포토리소그래피에 의해 부분적으로 제거되어 마스크 (13)의 스트라이프를 형성한다 (도 7b).
결과의 웨이퍼를 ECR-RIBE 장치 상에 놓고, Mg-도프트 InN 드라이 에칭 스톱층 (6)이 노출될 때까지, Mg 도프트 GaN 접촉층 (9) 및 Mg 도프트 Al0.1Ga0.9N 클래딩층 (8)을 2.45 GHz의 마이크로웨이브 전력, 200 W의 마이크로웨이브 전압, 1m Torr의 반응 챔버 압력, 약 -140 V의 자기 바이어스 전압, 및 BCl3/Ar 또는 CCl2F2/Ar의 에칭 가스의 조건하에 드라이 에칭시켰다 (도 7c). 상기 조건하에, GaN층은 에칭되는 한편 InN층은 에칭되지 않는다. 이리하여 에칭은 Mg 도프트 InN 드라이 에칭 스톱층 (6)의 표면에서 자동적으로 종료된다.
이어서, 레지스트 마스크 (13)을 불화수소산 에칭액 또는 유기 용매로써 제거한 후에, 웨이퍼를 700℃에서 N2분위기하에 어닐링시켰다. 어닐링은 Mg-H 결합으로부터 수소를 열 분해하여 Mg 도프트 층으로부터 수소를 제거하고, 이리하여 도프트 불순물을 수용체로서 작용하게 하여 Mg 도프트 층들을 p형 층으로 변화시킨다. 그후에, SiO2, Si3N4등으로 제조된 절연막 (12)를 p-CVD에 의해 형성한다.
p측 전극 (10) 및 n형 전극 (11)은 생성된 구조의 상면 및 저저항성 n형 6H-SiC (0001) 기판 (1)의 하면상에 각각 형성된다 (도 7e). 이리하여, 본 실시예의 반도체 레이저가 완성된다.
[실시예 4]
도 4는 본발명에 따른 실시예 4의 질화갈륨계 반도체 레이저의 도식적 단면도이다. 본 실시예의 질화갈륨계 화합물 반도체 레이저는 리지 도파관 구조를 갖는다.
도 4를 언급하면, 본 실시예의 반도체 레이저는 절연 사파이어 (0001) 기판 (1) 및 그 상에 형성된 반도체 다층 구조를 포함한다.
제1 반도체 다층 구조는 순서대로 기판 (1) 상에 형성된, GaN, AlN 또는 Al0.1Ga0.9N으로 제조된 버퍼층 (102), n형 GaN 버퍼층 (2), n형 Al0.1Ga0.9N 클래딩층 (3), 및 논도프트 In0.32Ga0.68N 활성층 (4) 및 p형 Al0.1Ga0.9N 클래딩층 (5)을 포함한다. p형 InN 드라이 에칭 스톱층 (6)은 제1 반도체 다층 구조 상에 형성된다. 제2 반도체 다층 구조는 순서대로 p형 InN 드라이 에칭 스톱층 (6) 상에 p형 Al0.1Ga0.9N 클래딩층 (8), 및 p형 GaN 접촉층 (9)을 포함한다. 절연막 (12)는 기판 상에 형성된다. p측 전극 (10) 및 n측 전극 (11)은 생성된 구조의 상면 및 n형 GaN 버퍼층 (2)의 표면부 상에 각각 형성된다.
상기 구조를 갖는 질화갈륨계 화합물 반도체 레이저는 예컨대, V족 물질로서 암모니아 (NH3)를 사용하여, Ⅲ족 물질로서 트리메틸 갈륨 (TMG), 트리메틸 알루미늄 (TMA) 및 트리메틸 인듐 (TMI)를 사용하여 금속 유기 화학적 증착 (MOCVD)에 의해 제작된다. 비스(시클로펜타디에닐)마그네슘 (Cp2Mg)를 p형 도판트로서 사용하고, 모노실란 (SiH4)를 n형 도판트로서 사용하고, H2는 담체 가스로서 사용한다.
이제 질화갈륨계 화합물 반도체 레이저의 제작법이 도 8a 내지 8f를 참고로 서술된다.
사파이어 (0001) 기판 (1)을 제1 결정 성장을 위해 MOCVD 장치내 서셉터 상에 놓았다. 기판을 약 1200℃로 가열하고 기판의 표면을 세정하기 위하여 NH3분위기에 노출시켰다. 기판 (1)의 온도를 약 500 ℃ 내지 약 650℃ (예컨대, 600℃)로 낮추고, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 (예컨대, 6 ccm)의 유량으로 및 NH3가스를 5 내지 10 LM (예컨대, 7 LM)의 유량으로 5초 내지 30분간 (예컨대, 30분) 도입함으로써 Al0.1Ga0.9N으로 제조된 버퍼층 (102)를 기판 (1) 상에 약 500Å 내지 약 2 ㎛ (예컨대, 2㎛)의 두께로 성장시킨다. 버퍼층 (102)는 GaN, AlN, 또는 AlwGa1-wN (0〈w〈1)의 로 제조될수 있다. 그 다음, 기판 온도를 약 1000℃로 상승시키고, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7 LM)의 유량으로, SiH4가스를 3 내지 10 LM (예컨대, 6 LM) 유량으로 10 내지 60 분 (예컨대, 60분) 간 도입시킴으로써 n형 GaN 버퍼층 (2)을 버퍼층 (102) 상에 0.5㎛ 내지 약 4.0㎛ (예컨대, 4.0㎛)의 두께로 성장시킨다. 그 다음, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6 ccm)의 유량으로, NH3가스를 5 내지 10 LX (예컨대, 7 LX)의 유량으로 및 SiH4가스를 3 내지 10 LM (예컨대, 6 LM)의 유량으로 10 내지 30 분 (예컨대, 14분) 간 도입함으로써 n형 Al0.1Ga0.9N 클래딩층 (3)을 n형 GaN 버퍼층 (2) 상에 약 0.7㎛ 내지 약 1㎛ (약 0.7㎛)의 두께로 성장시켰다. 그 다음, 기판온도를 약 800℃ 내지 약 850℃ (예컨대, 850℃)로 낮추고, TMI 가스를 30 내지 70 ccm (예컨대, 50 ccm)의 유량으로, TMG 가스를 3 내지 8 ccm(예컨대, 5 ccm)의 유량으로, NH3가스를 10 내지 30 LX (예컨대, 20 LX)의 유량으로 5초 내지 11분 (예컨대, 3분) 간 도입함으로써 논도프트 In0.32Ga0.68N 활성층 (4)를 n형 클래딩층 (3)상에 약 50Å 내지 약 800Å (예컨대, 200Å) 범위의 두께로 성장시켰다. 기판 온도를 약 1000℃의 범위로 낮추고, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm), TMAI가스를 3 내지 8 ccm (예컨대, 6 ccm), 및 Cp2Mg 가스를 3 내지 10 ccm (예컨대, 6 ccm)의 유량으로 3 내지 10 분간 (예컨대, 8분) 도입함으로써 Mg 도프트 Al0.1Ga0.9N 클래딩층 (5)를 활성층 (4) 상에 약 0.1㎛ 내지 약 0.3㎛ (예컨대, 0.3㎛)의 두께로 성장시켰다. 그 다음, 기판 온도를 약 800℃ 내지 약 850℃ (예컨대, 800℃)로 낮추고, TMI 가스를 30 내지 70 ccm (예컨대, 50 ccm)의 유량으로, NH3가스를 10 내지 30 LM (예컨대, 20 LM)의 유량으로 및 Cp2Mg 가스를 3 내지 10 ccm (예컨대, 6 ccm)의 유량으로 7 내지 100 초간 (예컨대, 60 초) 도입시킴으로써 Mg-도프트 드라이 에칭 스톱층 (6)을 p형 클래딩층 (5)상에 약 30Å의 두께로 성장시켰다. 기판 온도를 약 1000℃로 상승시키고, TMG 가스를 10 내지 30 ccm (예컨대, 20 ccm)의 유량으로, TMA 가스를 3 내지 8 ccm (예컨대, 6 ccm)의 유량으로, NH3가스를 5 내지 10 LM (예컨대, 7LM)의 유량으로 및 Cp2Mg 가스를 3 내지 10 ccm (예컨대, 6 ccm)의 유량으로 17 내지 22 분 (예컨대, 17분) 간 도입시킴으로써 Mg 도프트 Al0.1Ga0.9N 클래딩 층 (8)를 드라이 에칭 스톱층 (6) 상에서 약 0.7㎛ 내지 약 0.9㎛ (예컨대, 0.7㎛)의 두께로 성장시켰다. 그다음, TMG 가스를 30 내지 60 ccm (예컨대, 40 ccm)의 유량으로, NH3가스를 1 내지 6 LM (예컨대, 4LM)의 유량으로, Cp2Mg 가스를 3 내지 9 ccm (예컨대, 6 ccm)의 유량으로 2 내지 14분 (예컨대, 7분) 간 도입함으로써 Mg-도프트 GaN 접촉층 (9)를 클래딩층 (8) 상에 약 0.1㎛ 내지 약 1㎛ (예컨대, 0.5㎛)의 두께로 성장시켰다 (도 8a).
결과의 웨이퍼를 MOCVD 장치로부터 취했다. SiO2, Si3N4, 또는 포토레지스트 물질로 제조된 마스크 (13)은 Mg-도프트 GaN 접촉층 (9) 상에 형성되며 통상의 포토리소그래피에 의해 부분적으로 제거되어 마스크 (13)의 스트라이프를 형성한다 (도 8b).
결과의 웨이퍼를 ECR-RIBE 장치 상에 놓고, Mg-도프트 InN 드라이 에칭 스톱층 (6)이 노출될 때까지, Mg 도프트 GaN 접촉층 (9) 및 Mg 도프트 Al0.1Ga0.9N 클래딩층 (8)을 2.45 GHz의 마이크로웨이브 전력, 200 W의 마이크로웨이브 전압, 1 m Torr의 반응 챔버 압력, 약 -140 V의 자기 바이어스 전압, 및 BCl3/Ar 또는 CCl2F2/Ar의 에칭 가스의 조건하에 드라이 에칭시켰다 (도 8c). 상기 조건하에, GaN층은 에칭되는 한편 InN층은 에칭되지 않는다. 이리하여 에칭은 Mg 도프트 InN 드라이 에칭 스톱층 (6)의 표면에서 자동적으로 종료된다.
이어서, 생성된 다층 구조를 n형 GaN 버퍼층 (2)의 표면이 노출될 때까지 부분적으로 에칭시켰다 (도 8d). 마스크 (13)을 불화수소산 에칭액 또는 유기 용매로써 제거시킨다. 웨이퍼를 700℃에서 N2분위기하에 어닐링시켰다. 어닐링은 Mg-H결합으로부터 수소를 열 분해하여 Mg 도프트 층으로부터 수소를 제거하고, 이리하여 도프트 불순물을 수용체로서 작용하게 하여 Mg 도프트 층들을 p형 층으로 변화시킨다.
그후에, SiO2, Si3N4등으로 제조된 절연막 (12)를 p-CVD에 의해 형성한다.
p측 전극 (10) 및 n형 전극 (11)은 생성된 구조의 상면 및 저저항성 n형 6H-SiC (0001) 기판 (1)의 표면부 상에 각각 형성된다 (도 8e). 이리하여, 본 실시예의 반도체 레이저가 완성된다.
본발명의 범위 및 취지를 벗어나지 않고 당업자에 의해 다양한 변형이 있을 수 있음은 자명하다. 따라서, 본원에 첨부된 청구범위의 범위는 본원에 서술된 상세한 설명에 제한되는 것이 아니며 광범위하게 구성될수 있다.
본원에 서술된 발명은 (1) 효율이 우수한 내부 전류 협착형 및 리지 도파관형의 질화갈륨계 화합물 반도체 발광 소자를 제공하고, (2) 우수한 재현성을 제공하는 에칭법을 사용하여 상기 발광 소자를 제조하는 방법을 제공한다.

Claims (21)

  1. 질화갈륨계 화합물 반도체 발광 소자에 있어서, 기판; 상기 기판 상에 형성되고, 적어도 활성층, 제1 도전형의 제1 클래딩층, 제2 도전형의 제2 클래딩층 및 내부 전류 협착층(inner current blocking layer)을 포함하는 제1 반도체 다층 구조 -상기 활성층은 상기 제1 및 제2 클래딩층 사이에 샌드위치됨-; 상기 제2 도전형의 제2 클래딩층과 상기 내부 전류 협착층 사이에 형성된 제2 도전형의 InN 층; 및 상기 InN 층 상에 형성된 제2 반도체 다층 구조를 포함하는 질화갈륨계 화합물 반도체 발광 소자.
  2. 제1항에 있어서, 상기 InN 층의 두께는 약 10 Å 내지 50 Å의 범위에 있는 질화갈륨계 화합물 반도체 발광 소자.
  3. 제1항에 있어서, 상기 기판은 제1 도전형인 질화갈륨계 화합물 반도체 발광 소자.
  4. 제1항에 있어서, 상기 기판은 비도전성인 질화갈륨계 화합물 반도체 발광 소자.
  5. 제1항에 있어서, 상기 기판은 제1 도전형이고, 상기 제1 반도체 다층 구조는 상기 기판 상에 형성된 제1 도전형의 버퍼 층; 상기 버퍼 층 상에 형성된 상기 제1 클래딩층; 상기 제1 클래딩층 상에 형성된 상기 제1 활성층; 및 상기 활성층 상에 형성된 상기 제2 클래딩층을 포함하는 질화갈륨계 화합물 반도체 발광 소자.
  6. 제1항에 있어서, 상기 기판은 비도전성이고, 상기 제1 반도체 다층 구조는 상기 기판 상에 형성된 비도전성 제1 버퍼 층; 상기 제1 버퍼층 상에 형성된 제1 도전형의 제2 버퍼 층; 상기 제2 버퍼 층 상에 형성된 상기 제1 클래딩층; 상기 제1 클래딩층 상에 형성된 상기 활성층; 및 상기 활성층 상에 형성된 제2 도전형의 상기 제2 클래딩층을 포함하는 질화갈륨계 화합물 반도체 발광 소자.
  7. 제1항에 있어서, 상기 활성층은 InyGa1-yN (0≤y≤1 : x=0 일때, y≠0)층이고, 상기 제1 도전형의 제1 클래딩층 및 상기 제2 도전형의 제2 클래딩층은 AlxGa1-xN (0≤x〈1) 층이며, 상기 제2 도전형의 InN 층 상에 형성된 상기 내부 전류 협착층은 제1 도전형의 GaN 층인 질화갈륨계 화합물 반도체 발광 소자.
  8. 제1항에 있어서, 상기 InN 층 상에 형성된 상기 제2 반도체 다층 구조는 스트라이프 형상의 홈(stripe-shaped groove)을 가진 제1 도전형의 GaN 내부 전류 협착층; 상기 내부 전류 협착층의 상면, 상기 스트라이프 형상의 홈, 및 상기 스트라이프 형상의 홈 내의 상기 InN 층의 상면을 덮는 제2 도전형의 AlxGa1-xN (0≤x〈1)의 제3 클래딩층; 및 상기 제3 클래딩층 상에 형성된 제2 도전형의 GaN 접촉층을 포함하는 질화갈륨계 화합물 반도체 발광 소자.
  9. 질화갈륨계 화합물 반도체 발광 소자를 제조하는 방법에 있어서, 기판 상에 적어도 활성층, 제1 도전형의 제1 클래딩층, 제2 도전형의 제2 클래딩층 및 내부 전류 협착층을 형성하는 단계 -상기 활성층은 상기 제1 클래딩층과 상기 제2 클래딩층 사이에 샌드위치됨-; 및 상기 제2 클래딩층과 상기 내부 전류 협착층 사이에 제2 도전형의 InN 층을 형성하는 단계를 포함하는 질화갈륨계 화합물 반도체 발광 소자 제조 방법.
  10. 제9항에 있어서, 상기 기판은 제1 도전형인 질화갈륨계 화합물 반도체 발광 소자 제조 방법.
  11. 제9항에 있어서, 상기 기판은 비도전성인 질화갈륨계 화합물 반도체 발광 소자 제조 방법.
  12. 제9항에 있어서, 제2 반도체 다층 구조를 형성하는 단계가 상기 InN 층 상에 GaN 내부 전류 협착층을 형성하는 단계; 상기 GaN 내부 전류 협착층을 상기 InN 층까지 하향 에칭하여 스트라이프 형상의 홈을 형성하는 단계; 상기 GaN 전류 협착층의 상면, 상기 스트라이프 형상의 홈, 및 상기 스트라이프 형상의 홈 내의 상기 InN 층의 상면을 덮도록 제2 도전형의 AlxGa1-xN (0≤x〈1)의 제3 클래딩층을 형성하는 단계; 및 상기 제3 클래딩층 상에 제2 도전형의 접촉층을 형성하는 단계를 포함하는 질화갈륨계 화합물 반도체 발광 소자 제조 방법.
  13. 제9항에 있어서, 상기 활성층은 InyGa1-yN (0≤y≤1 : x=0 일때, y≠0) 층이고, 상기 제1 도전형의 제1 클래딩층 및 상기 제2 도전형의 제2 클래딩층은 AlxGa1-xN (0≤x〈1) 층이며, 상기 제2 도전형의 InN 층 상에 형성된 상기 내부 전류 협착층은 제1 도전형의 GaN 층인 질화갈륨계 화합물 반도체 발광 소자 제조 방법.
  14. 질화갈륨계 화합물 반도체 발광 소자를 제조하는 방법에 있어서, 기판 상에 적어도 활성층, 제1 도전형의 제1 클래딩층, 제2 도전형의 제2 클래딩층, 제2 도전형의 제3 클래딩층, 및 제2 도전형의 접촉층을 형성하는 단계 -상기 활성층은 상기 제1 클래딩층과 상기 제2 클래딩층 사이에 샌드위치됨-; 및 상기 제2 클래딩층과 상기 제3 클래딩층 사이에 제2 도전형의 InN 층을 형성하는 단계를 포함하는 질화갈륨계 화합물 반도체 발광 소자 제조 방법.
  15. 제14항에 있어서, 상기 활성층은 InyGa1-yN (0≤y≤1 : x=0 일때, y≠0) 층이고, 상기 제1 도전형의 제1 클래딩층 및 상기 제2 도전형의 제2 클래딩층은 AlxGa1-xN (0≤x〈1) 층이며, 상기 제2 도전형의 InN 층 상에 형성된 상기 제3 클래딩층 및 상기 접촉층은 AlxGa1-xN (0≤x〈1) 층인 질화갈륨계 화합물 반도체 발광 소자 제조 방법.
  16. 제14항에 있어서, 상기 제3 클래딩층과 상기 접촉층을 가진 InN 층까지 하향 에칭하여, 리지부 및 상기 리지부의 측부를 가진 스트라이프 형상의 리지를 형성하는 단계를 더 포함하며, 상기 리지부는 제2 도전형의 상기 AlxGa1-xN 제2 클래딩층, 제2 도전형의 상기 InN 층, 제2 도전형의 상기 AlxGa1-xN 제3 클래딩층 및 상기 접촉층으로 구성되고, 상기 리지부의 측부는 제2 도전형의 상기 AlxGa1-xN 제2 클래딩층 및 제2 도전형의 상기 InN 층으로 구성된 질화갈륨계 화합물 반도체 발광 소자 제조 방법.
  17. 제14항에 있어서, 상기 기판은 제1 도전형인 질화갈륨계 화합물 반도체 발광 소자 제조 방법.
  18. 제14항에 있어서, 상기 기판은 비도전성인 질화갈륨계 화합물 반도체 발광 소자 제조 방법.
  19. 질화갈륨계 화합물 반도체 발광 소자에 있어서, 기판; 및 상기 기판 상에 형성되고, 적어도 활성층, 제1 도전형의 제1 클래딩층, 제2 도전형의 제2 클래딩층, 제2 도전형의 InN 층, 제2 도전형의 제3 클래딩층 및 접촉층을 포함하는 반도체 다층 구조 -상기 활성층은 상기 제1 및 제2 클래딩층 사이에 샌드위치됨- 를 포함하며, 상기 제2 도전형의 InN 층은 상기 제2 도전형의 제2 클래딩층과 상기 제2 도전형의 제3 클래딩층 사이에 형성된 질화갈륨계 화합물 반도체 발광 소자.
  20. 제19항에 있어서, 상기 활성층은 InyGa1-yN (0≤y≤1 : x=0 일때, y≠0) 층이고, 상기 제1 도전형의 제1 클래딩층 및 상기 제2 도전형의 제2 클래딩층은 AlxGa1-xN (0≤x〈1) 층이며, 상기 제2 도전형의 InN 층 상에 형성된 상기 제3 클래딩층 및 상기 접촉층은 AlxGa1-xN (0≤x〈1) 층인 질화갈륨계 화합물 반도체 발광 소자.
  21. 제19항에 있어서, 상기 반도체 다층 구조는 상기 제2 도전형의 AlxGa1-xN 제2 클래딩층, 상기 제2 도전형의 InN 층, 상기 제2 도전형의 AlxGa1-xN 제3 클래딩층 및 상기 접촉층으로 이루어진 리지부와 상기 제2 도전형의 AlxGa1-xN 제2 클래딩층으로 이루어진 상기 리지부의 측부를 가진 스트라이프 형상의 리지인 질화갈륨계 화합물 반도체 발광 소자.
KR1019970007665A 1996-03-07 1997-03-07 질화갈륨계 화합물 반도체 발광소자 및 그의 제조방법 KR100269022B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-050275 1996-03-07
JP5027596 1996-03-07

Publications (2)

Publication Number Publication Date
KR970067957A KR970067957A (ko) 1997-10-13
KR100269022B1 true KR100269022B1 (ko) 2000-10-16

Family

ID=12854399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007665A KR100269022B1 (ko) 1996-03-07 1997-03-07 질화갈륨계 화합물 반도체 발광소자 및 그의 제조방법

Country Status (4)

Country Link
US (1) US5970080A (ko)
KR (1) KR100269022B1 (ko)
DE (1) DE19708989B4 (ko)
TW (1) TW338198B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5987048A (en) * 1996-07-26 1999-11-16 Kabushiki Kaisha Toshiba Gallium nitride-based compound semiconductor laser and method of manufacturing the same
JP3822318B2 (ja) * 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
JP3653169B2 (ja) * 1998-01-26 2005-05-25 シャープ株式会社 窒化ガリウム系半導体レーザ素子
TW413972B (en) * 1998-04-22 2000-12-01 Matsushita Electric Ind Co Ltd Semiconductor laser device
US6503769B2 (en) 1998-10-26 2003-01-07 Matsushita Electronics Corporation Semiconductor device and method for fabricating the same
DE10034263B4 (de) * 2000-07-14 2008-02-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Quasisubstrats
JP2003069154A (ja) * 2001-06-11 2003-03-07 Sharp Corp 半導体レーザ素子およびその製造方法
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
GB2392170A (en) * 2002-08-23 2004-02-25 Sharp Kk MBE growth of a semiconductor layer structure
US6815241B2 (en) * 2002-09-25 2004-11-09 Cao Group, Inc. GaN structures having low dislocation density and methods of manufacture
JP4292925B2 (ja) * 2003-09-16 2009-07-08 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP4492413B2 (ja) * 2005-04-01 2010-06-30 セイコーエプソン株式会社 光半導体素子の製造方法および光半導体素子
TWI452716B (zh) * 2007-06-08 2014-09-11 Formosa Epitaxy Inc Gallium nitride based light emitting diode and manufacturing method thereof
CN102437254A (zh) * 2010-09-29 2012-05-02 展晶科技(深圳)有限公司 切割分离发光二极管晶片形成发光二极管芯片的方法
CN102064249B (zh) * 2010-12-09 2012-11-07 江西联创光电科技股份有限公司 一种新型氮化镓led芯片电极结构的制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809691B2 (ja) * 1989-04-28 1998-10-15 株式会社東芝 半導体レーザ
JPH04116993A (ja) * 1990-09-07 1992-04-17 Matsushita Electric Ind Co Ltd 半導体レーザ及びその製造方法
JP3160914B2 (ja) * 1990-12-26 2001-04-25 豊田合成株式会社 窒化ガリウム系化合物半導体レーザダイオード
JP2656397B2 (ja) * 1991-04-09 1997-09-24 三菱電機株式会社 可視光レーザダイオードの製造方法
US5357535A (en) * 1992-01-14 1994-10-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser including an aluminum-rich AlGaAs etch stopping layer
GB2265755B (en) * 1992-03-31 1995-11-08 Matsushita Electronics Corp Semiconductor laser device and its fabrication method
US5383214A (en) * 1992-07-16 1995-01-17 Matsushita Electric Industrial Co., Ltd. Semiconductor laser and a method for producing the same
JP3246207B2 (ja) * 1994-08-04 2002-01-15 松下電器産業株式会社 半導体レーザの製造方法
US5751752A (en) * 1994-09-14 1998-05-12 Rohm Co., Ltd. Semiconductor light emitting device and manufacturing method therefor
JP3432910B2 (ja) * 1994-09-28 2003-08-04 ローム株式会社 半導体レーザ
US5740192A (en) * 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
JPH0946291A (ja) * 1995-07-26 1997-02-14 Sony Corp 受信装置及び送受信装置
JP3905935B2 (ja) * 1995-09-01 2007-04-18 株式会社東芝 半導体素子及び半導体素子の製造方法

Also Published As

Publication number Publication date
TW338198B (en) 1998-08-11
DE19708989B4 (de) 2006-12-21
DE19708989A1 (de) 1997-09-11
KR970067957A (ko) 1997-10-13
US5970080A (en) 1999-10-19

Similar Documents

Publication Publication Date Title
KR100269022B1 (ko) 질화갈륨계 화합물 반도체 발광소자 및 그의 제조방법
US6320209B1 (en) Epitaxial lateral overgrowth of gallium nitride based semiconductive oxide selective growth mask and method for fabricating the same
JP4977931B2 (ja) ＧａＮ系半導体レーザの製造方法
JP3449535B2 (ja) 半導体素子の製造方法
JP3060973B2 (ja) 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
KR100303963B1 (ko) 질화갈륨계화합물반도체발광소자및그제조방법
JPH11340582A (ja) 青色垂直キャビティ面発光レ―ザ
JP4313628B2 (ja) 半導体レーザおよびその製造方法
JP3283802B2 (ja) 選択成長法を用いた半導体層及びその成長方法、選択成長法を用いた窒化物系半導体層及びその成長方法、窒化物系半導体発光素子とその製造方法
JP2001068786A (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2003243773A (ja) 半導体発光素子の製造方法および半導体発光素子
JP3716622B2 (ja) 半導体レーザ
US20050279993A1 (en) Semiconductor laser device and method for fabricating the same
JP2000022282A (ja) 面発光型発光素子及びその製造方法
JP3735638B2 (ja) 半導体レーザおよびその製造方法
JP2000077336A (ja) 半導体成長用基板およびその製造方法ならびに半導体装置
JPH10303502A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JPH10321956A (ja) 半導体装置及びその製造方法
JP3546634B2 (ja) 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法
US20100155899A1 (en) Etching method, etching mask and method for manufacturing semiconductor device using the same
KR20000035669A (ko) 반도체 레이저, 반도체 장치 및 이들의 제조 방법
JP3963233B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2002151418A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP4415440B2 (ja) 半導体レーザの製造方法
JP3969989B2 (ja) 窒化物系半導体素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee