KR100267609B1 - 고주파 유도가열 되는 직접접합 soi기판 및 그의 제조방법 - Google Patents

고주파 유도가열 되는 직접접합 soi기판 및 그의 제조방법 Download PDF

Info

Publication number
KR100267609B1
KR100267609B1 KR1019960069937A KR19960069937A KR100267609B1 KR 100267609 B1 KR100267609 B1 KR 100267609B1 KR 1019960069937 A KR1019960069937 A KR 1019960069937A KR 19960069937 A KR19960069937 A KR 19960069937A KR 100267609 B1 KR100267609 B1 KR 100267609B1
Authority
KR
South Korea
Prior art keywords
thin film
wafer
soi
conductive thin
film
Prior art date
Application number
KR1019960069937A
Other languages
English (en)
Other versions
KR19980051073A (ko
Inventor
정욱진
이광철
권영규
김광일
Original Assignee
신현준
재단법인포항산업과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신현준, 재단법인포항산업과학연구원 filed Critical 신현준
Priority to KR1019960069937A priority Critical patent/KR100267609B1/ko
Publication of KR19980051073A publication Critical patent/KR19980051073A/ko
Application granted granted Critical
Publication of KR100267609B1 publication Critical patent/KR100267609B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체 기판의 구조 및 그 제조방법에 관한 것으로, 특히 균일한 온도분포를 유지하며, 고주파 유도가열에 의한 웨이퍼 자체 가열을 통해 반응로 내벽으로 부터의 불순물 오염을 최소화시키고, 실리콘 웨이퍼에 가열되는 총열량을 감소시킴으로써, 정교한 박막을 실리콘 웨이퍼에 형성한 탄소막 삽입구조의 고주파 유도가열되는 직접접합 SOI 기판 및 그의 제조방법에 관한 것이다.
본 발명의 특징은 실리콘 기판 위에 산화막이 형성되고, 상기 산화막 위에는 고주파 전력으로 유도가열 가능한 융점이 높은 전도성 박막이 형성되고, 상기 전도성 박막 위에는 다시 2차 산화막이 형성되고, 이 산화막에 위에는 SOI 막이 형성된 구조의 고주파 유도가열 직접접합 SOI 기판 및 그의 제조방법에 있다.
이러한 본 발명의 SOI기판은 대구경 웨이퍼에서의 균일한 온도분포 특성유지와 반응로에서의 불순물 최소화와 허용 총열량 규모의 감축효과에 따른 고정밀 박막의 제조형성 효과가 나타나게 된다.

Description

고주파 유도가열되는 직접접합 SOI 기판 및 그의 제조방법
본 발명은 반도체 기판의 구조 및 그 제조방법에 관한 것으로, 특히 균일한 온도분포를 유지하며, 고주파 유도가열에 의한 웨이퍼 자체 가열을 통해 반응로 내벽으로부터의 불순물 오염을 최소화시키고, 실리콘 웨이퍼에 공급되는 총열량을 감소시킬 수 있도록 한 고주파 유도가열되는 직접접합 SOI 기판 및 그의 제조방법에 관한 것이다.
종래 기술의 실리콘 웨이퍼는 구경이 점점 대구경화하는 추세에 있으며, 8인치 크기의 웨이퍼가 상용으로 사용되고 있는 실정이다. 그리고 웨이퍼 가공기술로서도 인트린식 게터링(intrinsic gettering) 기술 및 익스트린식 게터링(extrinsic gettering) 기술을 이용하여 기판 표면으로부터 약 1 마이크로미터 이내에서 산소 및 탄소의 농도를 감소시키는 디 누드 존(denuded zone)을 형성하는 방법으로 웨이퍼내의 정밀도를 향상시키고 있는 추세이다.
이밖에도 상용의 실리콘 웨이퍼 구조에서는 구현하기 어려운 여러 가지 장점들을 구현하기 위하여 80년대에 개발된 SOI(silicon on insulator)구조의 웨이퍼가 상용으로 사용되고 있다.
SOI 웨이퍼를 제조하기 위한 방법들로서는 산소를 실리콘 표면에 이온 주입한 후 열처리하는 SIMOX(separation by implanted silicon) SOI 제조법, 실리콘 웨이퍼 두장의 거울면을 서로 맞붙혀서 접촉시킨 후 열처리하고 박막화하는 공정을 통하여 제조하는 SDB(silicon directly bonding) SOI 제조법, 그리고 비정질 실리콘을 재결정화하는 ZMR(zone melting recrystalized) SOI 제조법 등이 널리 알려져 있다.
또한, SOI 웨이퍼의 제조에 있어서도 점점 구경이 대구경화 하는 추세에 있으며, 집적되는 반도체 소자의 동작속도를 빠르게 하기 위한 목적으로 SOI웨이퍼를 사용하는 빈도수가 증가하고 있는 추세이다.
특히, 실리콘 웨이퍼 직접접함 기술은 요소기술로서 그 응용 범위가 확대되고 있으며, 유리기판과 실리콘 웨이퍼를 직접접합하여 LCD(liquid crystal display)기판으로 사용하기위한 연구도 활발히 진행중이다.
실리콘 웨이퍼 직접접합 기술은 크게 두가지로 나누어질 수 있는데, 하나는 접합계면에서 기공이 존재하지 않는 완전한 직접접합 기술이고, 다른 하나는 원하는 두께로 웨이퍼 전면을 균일하게 가공하는 박막화 기술이다,
여러 연구자들에 의해 실리콘 웨이퍼 직접접합에서 기공이 발생하는 원인으로 로는 웨이퍼 거울면의 청정도(Particle Free), 평탄도(Surface Roughness Value:Ra)가 중요한 변수이며, 공기중 또는 웨이퍼 세척시에 존재하는 미크론 크기의 먼지 입자가 직접접합 계면에 개입되면 기공을 형성하는 것으로 보고 되었다.
그리고 기공이 발생하는 주된 원인으로는 열처리할 때 생성된 가스가 웨이퍼 밖으로 충분히 배출되지 못한 경우이며, 웨이퍼의 평탄도에 따라 직접접합 온도가 달라지는 연구보고도 발표되었다.
실리콘 웨이퍼 직접접합은 초기웨이퍼의 조건에 상당히 의존적이며, 접합에서의 열처리 조건으로는 1100℃, 2hr 정도의 고전적인 방법에서, 최근에는 850℃, 30min의 접합조건이 발표되었다.
실리콘 웨이퍼 직접접합에서는 초기 실리콘웨이퍼의 표준세척 및 친수성 표면처리 방법이 사용되고 있다.
실리콘 웨이퍼 표면을 친수성 또는 소수성으로 처리하여 직접접합을 할 경우 친수성으로 처리되었을때 실리콘 웨이퍼 직접접합에서의 수소 결합력이 상대적으로 더 큰 값을 가지므로 직접접합하는 것이 용이하다.
친수성 표면처리는 H2SO4:H2O2(4:1)용액에서 90℃-100℃ 온도로 약 10분간 또는 NH4OH:H2O2:H2O (4 : 1 : 6), 60℃-90℃, 10분간의 조건이 많이 사용되고 있다.
그리고 직접접합시 생성된 수 십 Å이하의 얇은 산화막을 1100℃ 이상의 고온에서 장시간 열처리하면, 산화막 중의 산소원자가 실리콘 내부로 용해되어 들어 가는 현상이 관찰되었으며, 접합면에서 두장의 웨이퍼가 가지는 결정방향의 각도에 따라 산화막이 소멸되는 조건이 각각 다르게 나타나는 것으로 보고되어 있다.
직접접합 된 시료의 접합 계면에 존재하는 기공의 관찰은 초음파 탐상 또는 적외선 영상을 이용하여 측정이 가능하며, 1㎛이하의 미세기공을 측정하기 위한 방법으로는 X-레이 포토그래피 방법이 있다.
그리고 직접접합된 실리콘 웨이퍼를 박막화하는 공정은 웨이퍼의 두께를 1㎛이하로 가공하는 것을 의미한다.
최근의 기계적 연마법으로 핸들 웨이퍼의 평탄도가 우수해야 하며, 기계적 연마에서도 고도의 기술이 요구된다고 할 수 있다.
다른 제조방법으로는 화학적 식각에 의한 BESOI(etch back silicon on insulator)를 제조하는 기술이다. 이 방법은 에치-스톱을 하기 위한 프라임 웨이퍼의 제조기술이 필요하고, 화학적 식각으로 인한 표면의 거칠기 BESOI 두께의 균일도 및 에피결정의 질을 향상시킬 수 있는 것이 중요하다.
종래 반도체 웨이퍼를 이용한 반도체 집적회로 제조공정에서는 절연막 형성, 에피택셜막 성장, 비정질 실리콘막 및 다결정 실리콘막등 다양한 종류의 박막형성을 위하여 열처리로를 사용하거나 다양한 기상증착(CVD : chemical vapor deposition)방법들을 사용한다.
기상증착법의 웨이퍼 가열방법으로는 반응로 내부에 실리콘카바이드(SIC) 히터 또는 그라파이트(graphite) 히터를 장착하고, 히터와 지구중력에 의해 히터위에 실리콘 웨이퍼를 접촉시키는 방법으로 웨이퍼를 가열하는 CVD방법 그리고 RTCVD (rapid thermal CVD)방법과 자외선(ultra violet)광을 사용하여 웨이퍼에 박막을 형성할 수 있는 에너지를 공급하는 방법(photo CVD) 등의 다양한 방법들이 개발되어져 있다.
상기의 박막형성 방법들 중에서 그라파이트 히터는 고주파 전력에 의해 유도 가열되며, 화합물 반도체 양자우물(quantum well) 구조의 정교한 이종접합 에피택셜막 성장 공정에도 사용되고 있다.
그러나 그라파이트 히터가 반응로 내부에 장치되어 있고, 히터위에 반도체 기판을 장착하여 접촉하는 방법으로 웨이퍼를 가열하기 때문에 반응로의 크기가 크고, 히터로부터의 불순물 오염 등에 있어서 취약한 구조를 하고 있으며, 박막을 성장하기 위하여 히터로부터 반도체기판으로 공급되는 열이 히터와의 물리적 접촉상태에 따라 반도체 기판내에서 균일하지 않은 분포를 할 수 있는 등의 문제점을 가지고 있으며, 웨이퍼 구경이 증가할수록 웨이퍼내의 온도분포가 균일하지 않고 긴 열처리 시간을 필요로 하게 된다.
그라파이트 히터를 사용하는 방법 이외의 상기의 여러 가지 박막형성방법들은 반응로 내부에 실리콘카바이드 등의 히터를 내장하거나, 반응로 외부에서 쿼츠창을 통하여 빛을 조사하거나, 반응로 전체를 저항가열방법으로 가열하는 방식에 의해 반도체 웨이퍼를 가열하는 방법들을 사용한다.
그리고 광 CVD 또는 레이저 CVD등과 같이 특정주파수의 광원을 이용하여 박막을 형성하는 방법에 있어서도 증착하려고 하는 박막의 종류에 따라 반도체 기판의 온도를 선택적으로 올리기 위하여 직접적인 열을 공급하기 위하여 히터를 내장하는 것이 대부분이다.
따라서 반응로의 크기가 크고 장치를 제조함에 있어서도 반응로의 특정부위를 냉각하거나 또는 히터를 설계하는 경우 여러 가지 제약조건들이 동시에 발생한다.
최근에는 반도체 집적회로 제조공정에서 박막의 두께 및 선폭 등의 정밀도가 점점 고도화하고, 산소 및 탄소의 불순물 오염 효과를 감소시키기 위한 요구가 증가하면서 저온 공정의 필요성이 대두되고 있으며, 저온공정은 상기의 문제점들을 상당부분 해결할 수 있는 반도체 공정으로서의 장점들이 있다.
또한 초고집접회로 소자를 대구경 실리콘 웨이퍼를 이용하여 생산하면서, 높은 생산성을 유지하기 위해서는 웨이퍼내 온도분포의 균일성 및 박막을 형성하기 위하여 웨이퍼에 사용되는 총열량의 규모를 감소시켜야 할 필요성이 있다.
총열량 규모를 줄일 목적으로 RTCVD법과 같은 공정방법이 연구개발된 바 있으며, 총 열량 규모를 줄임으로서 아웃 디퓨전, 인터디퓨전 및 오토도핑등과 같은 공정현상들은 상당히 해결할 수 있다는 것이 많은 연구자들에 의해 입증된 바 있다.
그렇지만 지금까지 저온공정을 실시하거나 또는 총열량 규모를 작게 실시하기 위하여 여러 가지 형태의 기상증착 장비들이 제조되고, 또한 사용되고 있지만 대구경웨이퍼에 균일한 박막을 형성하고, 동시에 총열량규모를 줄여야 하는 측면을 만족하는 반도체 제조장치에서 적합한 열원 또는 에너지원을 개발하는 것은 장치개발 측면에 있어서 매우 어려운 과제이다.
상기의 연구개발 추세에 따라 반도체 웨이퍼의 구경이 대구경화 할수록 반도체 웨이퍼를 이용한 집적회로 제조공정을 위한 반도체 장비의 크기와 가격도 동시에 증가하게 되므로, 반도체 회사들의 생산원가 부담도 매우 증가하게 되는 문제점이 있다.
그렇지만 지금까지 상용으로 제조되어 사용되고 있는 실리콘 웨이퍼 및 SOI 웨이퍼는 모두 단순히 기판으로서의 역할을 수행하는 것이 주목적으로 되어 있으며, 반도체 웨이퍼 및 직접회로 제조공정에서 고주파 전력에 의해 기판을 유도 가열할 목적으로 기판보다 수백배 이상의 전기적 전도도가 높은 전도성 박막을 균일한 두께로 기판 전면에 형성하여 사용하는 예는 지금까지 발표된 바 없고, 공정중에 기판자체가 특정 공정변수로 작용하지는 않는 특징을 가지고 있다.
즉, 불순물 농도, 기판의 평탄도, 산소 및 탄소의 농도 수준, 웨이퍼의 결정 방위 및 구경 그리고 SOI 웨이퍼인 경우 SOI막의 두께 및 불순물 농도, 산화막의 두께 등 여러 가지의 규격을 만족하는 반도체 웨이퍼를 기판으로 사용하고, 여러 가지 박막 형성공정을 포함하는 열처리 공정에 필요한 반도체 장치들을 이용하는 방법으로 다단계의 집적회로 제조공정을 실시함으로서, 정교하고 생산성 높은 반도체 소자를 제조하는 반도체 집적회로 소자제조에 있어서, 여러 가지 종류의 박막을 형성하기 위한 열처리공정에서 요구되는 반도체장치 및 반도체소자 제조공정 기술은 웨이퍼의 구경이 증가할수록 장치구조가 복잡하고, 고비용이 소요되며, 웨이퍼내의 박막의 균일도를 유지하기 위한 복잡하고 어려운 공정기술을 요구하게 되는 문제점이 필수적으로 발생하게 된다.
특히 반도체 웨이퍼에 형성되는 박막두께의 균일도를 결정하는 변수는 웨이퍼내 온도분포 이외에도 반응로의 구조, 반응로내로 유입되는 가스유량조건, 가스의 입력구 및 출구의 위치 그리고 모양, 배기능력, 반도체 기판을 지지하는 지지대의 모양등 다양한 변수에 지배를 받지만 웨이퍼내의 온도분포조건 이외의 공정변수들을 일정하게 유지하는 상태에서 웨이퍼내의 온도분포조건이 박막의 균일도 특성에 미치는 영향은 매우 크다.
다음으로 상기의 그라파이트 히터는 고주파에 의해 유도가열되는 특성이 뛰어나다. 그라파이트 히터의 소재처럼 전기적 전도도가 우수한 물질은 높은 고주파 전력에 의해 유도가열됨으로서 쉽게 1000℃이상의 고온에 이르는 동시에 그라파이트 자체의 모양은 그대로 유지할 수 있는 고융점의 소재로 알려져 있다.
이와 같은 소재는 쵸크랄스키(czochralski)법으로 실리콘 인곳(ingot)을 성장할 때 그릇(crucible)으로 그라파이트 소재를 이용하는 것으로도 잘 알 수 있다.
즉, 외부의 고주파 전력에 의해 그라파이트 소재를 이용하는 것으로도 잘 알 수 있다.
즉, 외부의 고주파전력에 의해 그라파이트 내부의 전자이동이 한 개의 결정면 방향에서 활발해짐에 따라 그릇이 쉽게 가열되는 물리적 현상을 이용하는 것으로서, 소재의 전도도가 높을수록 고주파전력에 의한 소재의 가열특성은 동일한 고주파전력에 대해서 크게 나타난다.
본 발명의 목적은 상기한 실정을 감안하여, 종래의 실리콘 웨이퍼 및 직접접합 SOI 웨이퍼가 갖는 제반 문제점을 해결하고자 발명한 것으로서, 고주파 전력에 의한 유도가열 방법에 의해 반도체 웨이퍼가 대구경화 함에도 불구하고, 균일한 웨이퍼내 온도분포를 유지하는 것이 용이하고, 반도체 웨이퍼만 가열됨으로서 반응로 내벽으로부터의 불순물 오염을 최소화함과 동시에 박막형성 공정중 웨이퍼에 허용되는 총열량 규모도 작게함으로서 매우 정교한 박막을 형성하는 것을 가능하게 하는 고주파 유도가열되는 직접접합 SOI 기판과 그의 제조방법을 제공하는데 있다.
제1도는 본 발명에 따른 고주파 유도가열되는 직접접합 SOI 기판의 단면도.
제2도는 본 발명에 의한 고주파 유도가열되는 직접접합 SOI 기판의 제조공정 순서도.
제3도는 본 발명에 따라 유도가열되는 직접접합 SOI 기판을 제조할 때 사용되는 보조웨이퍼의 구조도.
제4a도는 본 발명에 따른 고주파 유도가열되는 직접접합 SOI 기판의 다른 실시예를 나타내는 단면도.
제4b도는 본 발명에 따른 고주파 유도가열되는 실리콘 기판의 단면도.
제5도는 본 발명에 따른 고주파 유도가열되는 직접접합 SOI 기판의 유도가열 공정을 설명하기 위한 반응로의 내부단면 구조도.
제6도는 본 발명에 따른 고주파 전력공급시간의 경과에 따른 웨이퍼 내의 위치별 온도분포 특성도.
제7도는 본 발명에 따른 고주파 전력공급시간과 웨이퍼내 SOI 막 온도와의 관계를 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 유도코일 2 : 반응로
3 : 실리콘 기판 4 : 제1산화막
5 : 전도성박막 6 : 제2산화막
7 : SOI 막 8 : 쿼츠 지지대
9 : 가스입구 10 : 가스출구
11 : 보호막 12 : 거울면
상기의 목적을 달성하기 위한 본 발명의 고주파 유도가열되는 SOI 기판은, 실리콘기판(3)위에 제1산화막(4)을 형성하고, 상기 제1산화막(4) 위에 고주파전력으로 유도가열되는 고융점의 전도성박막(5)을 형성하고, 상기 전도성 박막(5)위에 다시 제2산화막(6)을 형성하고, 상기 제2산화막(6) 위에 SOI 막(7)을 형성한 구조를 갖는 것을 특징으로 한다.
또한, 본 발명의 고주파 유도가열되는 SOI 기판은, 실리콘기판(3) 위에 전도성박막(5)을 형성하고, 이 전도성박막(5) 위에 제2산화막(6)을 형성하고, 상기 제2산화막(6)위에 SOI막(3)을 형성한 구조를 갖는 것을 특징으로 한다.
또한, 본 발명의 고주파 유도가열되는 SOI 기판의 제조방법은, 실리콘기판(3)의 양면에 산화막을 도포하거나 실리콘을 산화하는 방법으로 제1산화막(4)을 형성하고, 상기 제1산화막(4)의 위에 전도성박막(5)을 도포하고, 상기 전도성박막(4)의 위에 다시 제2산화막(6)을 형성한 후 , 실리콘 웨이퍼의 전면을 감광액으로 보호한 상태에서 화학적 선택 식각공정 또는 기계적 연마방법으로 뒷면의 산화막과 전도성박막 만을 선택적으로 제거하여 보조웨이퍼를 제조하고, 상기 보조 웨이퍼와 SOI막(7)을 구성하기 위한 주웨이퍼의 양쪽 거울면을 서로 마주보게 직접 접촉시키고, 접촉된 상기 보조웨이퍼와 주웨이퍼를 고주파 유도가열에 의하여 열처리한 후 공지의 연마방법으로 가공하여 일정한 두께를 갖는 박막의 SOI막(7)을 형성하는 것을 특징으로 한다.
이하에서는 첨부 도면을 참조하여 본 발명 고주파 유도가열되는 직접접합 SOI 기판 및 그의 제조방법에 대하여 상세하게 설명한다.
제1도는 본 발명에 따른 유도가열되는 직접접합 SOI 기판의 단면구성도이다.
본 발명에 따른 유도가열되는 직접접합 SOI 기판은 실리콘기판(3)위에 제1산화막(4)이 형성되고, 그 제1산화막(4) 위에 고주파 전력에 의해 유도가열이 가능한 융점이 높은 전도성박막(5)을 형성하고, 상기 전도성박막(5)위에 다시 제2산화막(6)을 형성하며, 상기 제2산화막(6)위에 SOI막(7)을 형성하여 구성된다.
여기에서 상기 전도성박막(5)은 실리콘기판(3)보다 수백배 이상의 전기적 전도도를 가지고, 동시에 실리콘기판(3)의 융점보다 높은 융점을 갖는 그라파이트 소재를 이용하는 방법 또는 융점은 낮지만 제조방법이 간단한 비정질 탄소막을 형성하는 방법을 사용하여 형성한다. 따라서, 상기 전도성박막(5)에 의해 기판 외주로부터 고주파 전력이 공급되면, 기판 내부의 전도성 박막(5)내에 있는 많은 수의 전자의 운동이 활발해지면서 전도성박막(5)이 실리콘기판(3), SOI막(7), 제1 및 제2 산화막(4)(6)보다 빠른 속도로 가열되고, 먼저 높은 온도로 가열된 전도성박막(5)에서의 열이 상하로 전달되게 하는 방식으로 반도체 기판 전체를 가열하는 방법을 사용할 수 있게 된다.
그리고 실리콘기판(3) 및 SOI 막(7)의 융점보다 낮은 융점을 갖는 소재를 전도성박막(5)으로 이용할 때는 반도체 집적회로 제조공정 및 직접접합 SOI 기판을 직접접합할 때 실시하는 공정온도보다 200℃ 이상 높은 온도의 융점을 갖는 소재를 이용함으로써 고주파 전력에 의해 유도가열되는 직접접합 SOI 기판을 제조할 수 있다.
즉, 고주파 전력에 의해 유도가열되는 특성이 우수한 전도성박막(5)을 반도체 기판 내부에 장치하고, 반도체 웨이퍼를 직접 유도가열하는 점이 본 발명의 핵심이며, 특정한 온도로 반도체 기판을 가열하는 사용자의 공정조건에 따라 상기의 특징을 고려하여 전도성박막(5)을 선택적으로 사용할 수 있다.
따라서 본 발명은 고주파 전력의 공급과 차단을 전기적 신호에 의해 매우 빠른 속도로 제어할 수 있기 때문에 반도체 박막형성 및 열처리공정에서 유효한 시간동안만 반도체 기판을 가열하는 것이 용이하므로 반도체 기판에 공급되는 총열량의 규모를 현저히 감소시킬 수 있다. 뿐만아니라, 종래와 같이 반응로를 가열하지 않는 특징에 의해 반응로로부터의 오토도핑에 의한 불순물오염 및 산소 탄소오염을 최소화할 수 있는 장점을 가짐으로서, 상기의 반도체 공정에 의한 새로운 공정개발의 효과를 가져온다.
제2도는 상기와 같은 구조를 갖는 본 발명에 따른 고주파 가열에 의한 방법으로 유도가열되는 직접접합 SOI 웨이퍼를 제조하는 공정순서도를 나타내는 도면이다. 공정순서는 종래의 공정과는 달리 열처리 공정을 고주파 가열에 의한 방법으로 실시하는 것을 포함하고 있다. 이에 따라 직접접합 SOI 웨이퍼를 제조하기 위한 공정방법중 열처리 공정을 대체할 수 있는 효과가 있다. 즉, 고주파 가열에 의해 유도가열되는 직접접합 SOI 웨이퍼를 구성하기 위하여 전도성박막을 반도체 기판내부에 장치함으로써, 반도체 집접회로 제조공정에서의 박막을 형성하기 위한 공정의 효과 이외에 직접접합 SOI 웨이퍼를 제조하기 위한 열처리공정에서도 동시에 유용하게 사용될 수 있는 효과가 얻어지게 되는 것이다.
제3도는 제2도의 공정순서에 기준하여 유도가열되는 직접접합 SOI 웨이퍼를 제조할 때 요구되는 보조웨이퍼의 단면구조도이다. 여기에서 반도체 보조웨이퍼는 실리콘기판(3)과, 제1산화막(4)과, 전도성박막(5)과, 제2산화막(6)의 순서로 구비된 기판 구조를 하고 있다.
이와 같은 보조웨이퍼의 제조방법은 다음과 같다. 실리콘기판(3)의 전후면에 산화막을 도포하거나 실리콘기판을 산화하는 방법으로 제1산화막(4)을 형성한다. 상기 제1산화막(4)에 전도성박막(5)을 도포하고, 다시 제2산화막(6)을 도포한다. 실리콘 웨이퍼의 거울면인 전면에 도포된 박막들은 그대로 두고, 뒷면에 도포된 상기 각각의 제1 및 제2산화막과 전도성박막 만을 선택적으로 제거하기 위하여, 웨이퍼의 전면을 감광액으로 보호한 후, 화학적 선택 식각공정을 실시하거나, 기계적 연마방법으로 뒷면의 제1 및 제2산화막과 전도성박막 만을 제거하여 유도가열되는 직접접합 SOI 웨이퍼의 보조웨이퍼를 제조한다.
이와 같이 제조된 보조웨이퍼와 직접접합 SOI 웨이퍼의 SOI막을 구성하기 위한 주웨이퍼의 양쪽 거울면을 서로 마주보게 접촉시킨 후, 제2도에서 나타낸 공정순서에 의거하여 열처리공정을 실시하고, 종래의 연마방법으로 가공하는 방법에 의해 일정한 두께를 갖는 박막의 SOI막(7)을 형성함으로서, 유도가열되는 직접접합 SOI 웨이퍼를 제조할 수 있게 된다.
제4a도는 본 발명에 따른 고주파 가열에 의한 방법으로 유도가열되는 직접접합 SOI 웨이퍼의 또 다른 실시예를 나타내는 단면도이다. 여기에서 실리콘기판(3) 위에 전도성박막(5)을 형성하고, 전도성박막(5) 위에 제2산화막(6)을 형성하며, 제2산화막(6) 위에 SOI 막(7)을 형성한 것으로서, 제1도의 구조와는 달리 전도성박막(5)과 실리콘기판(3) 사이에 제1산화막(4)이 없는 점만을 달리할 뿐, 동일한 제조방법에 의해 제조되며, 제1도에 나타낸 구조의 것과 동일한 효과를 나타내므로 그 상세한 설명은 생략한다.
제4b도는 고주파가열에 의한 방법으로 유도가열되는 실리콘기판의 구성을 나타내고 있다. 이는 고주파가열에 의한 방법으로 유도가열되는 본 발명에 따른 직접접합 SOI 웨이퍼의 효과가 실리콘 웨이퍼에서도 SOI 웨이퍼에서와 동일하게 나타나게 하는 구조이다. 그 제조방법은 실리콘기판(3)에 산화막을 도포하거나 실리콘을 산화하는 방법으로 제1산화막(4)을 형성한 후, 전도성박막(5)을 다시 앞 뒤면에 도포하고, 다음 공정으로 웨이퍼 세척공정으로 제1산화막(4)보다 화학적 식각이 용이하지 않은 질화막을 소재로 하는 보호막(11)을 형성하며, 상기의 일련공정 후 실리콘 웨이퍼의 거울면(12)으로 사용될 한쪽면 만을 선택적으로 가공하는 연마공정에 의해 실리콘 기판내부까지 보호막과 전도성 박막 및 산화막을 제거하여 고주파 가열에 의해 유도가열되는 실리콘 기판을 제조한다. 이와 같은 구조에 의해 대구경 실리콘 웨이퍼에서도 SOI 웨이퍼에서와 마찬가지로 고주파 전력에 의해 실리콘 기판이 유도가열되는 효과를 얻을 수 있다.
제5도는 본 발명에 따른 고주파 유도가열되는 직접접합 SOI 기판의 유도가열 방법을 설명하기 위한 반응로의 내부 단면구조도이다. 쿼츠로 제작된 반응로(2) 내부에 유도가열되는 직접접합 SOI 기판을 쿼츠로 제작된 지지대(8)위에 장착하고, 반응로 외부에서 유도기전력에 의해 유도가열되는 직접접합 SOI 기판을 가열할 목적으로 유도코일(1)을 반응로(2)의 a-a' 축 방향과 직각이 되는 면방향에서 나선모양으로 설치하고, 반응가스의 분위기 가스를 입구(9)와 출구(10)를 사용하여 흘리는 구조에서 반도체 박막을 형성하거나, 직접접합 SOI 기판의 열처리를 수행할 목적으로 유도기전력에 의해 직접접합 SOI 기판을 유도가열하는 것을 나타내고 있다.
제6도는 유도가열되는 직접접합 SOI 웨이퍼의 고주파전력 공급시간이 경과함에 따라 웨이퍼의 거리조건에 대한 웨이퍼내의 온도분포를 나타낸 도면이다. 일정한 고주파 전력이 공급되는 경우 고주파 전력이 공급되는 초기조건 t1에서 초기온도분포는 제1 및 제2산화막(4),(6), 실리콘기판(3) 및 SOI막(7)보다 전도성박막(5)에서 높은 온도분포를 갖지만, 일정한 고주파전력이 공급되는 시간이 점차 길어지는 시간 조건 t2, t3에서는 높은 온도의 전도성박막(5)에서 열이 제1 및 제2산화막(4)(6)을 통하여 실리콘기판(3) 및 SOI막(7)으로 전달됨을 보이고 있다. 그래서 실리콘기판(3) 및 SOI 막(7)의 온도분포가 기판의 깊이방향으로 점차 균일한 온도분포를 하게 된다.
이때 반도체 기판은 쿼츠 지지대위에 떠있는 모양을 하고 있으므로, 전도성 박막(5)에서 열이 제1 및 제2산화막(4)(6)의 고체속을 이동하여 실리콘기판(3) 및 SOI막(7)의 고체로 이동하는 것이 직접접합 SOI 웨이퍼 외부의 대기중에서 열이 방출되는 것보다 열량이 크고 전달속도도 빠르게 되는 것이다. 따라서 제6도의 직접접합 SOI 웨이퍼와 대기와의 계면에서 온도차이가 크게 형성된다.
그리고 실리콘기판(3)과 SOI막(7)도 대기와의 접촉면으로부터 높은 열을 발생하는 전도성박막(5) 방향의 깊이방향으로 온도편차가 발생하지만 절연막보다는 전기적 전도도가 높은 반도체이므로 온도편차의 기울기는 상대적으로 크지 않다.
상기의 특징은 반응로(2)의 구조를 콜드월 구조로 제작하여 저온공정의 여러가지 장점중에서 반응로(2)로부터 불순물 오염 방지효과가 있도록 하는 원리에 근거하여, 콜드월 구조의 반응로(2) 내에서도 균일한 온도분포를 유지할 수 있은 유도가열되는 직접접합 SOI 웨이퍼가 효과적으로 사용될 수 있음을 나타내는 것이다.
그리고 실리콘 웨이퍼가 대구경화 할수록 웨이퍼의 두께는 점차로 두꺼워지고 있는 실정을 감안하면, 두께가 두껍고 면적이 넓은 웨이퍼를 가열하기 위하여 기판 외부에서 가열한 방법보다 기판 내부에 발열체로서의 전도성박막(5)을 이용한 유도가열되는 직접접합 SOI 웨이퍼를 이용하여 기판 내부에서 직접가열하는 것이 효율적이고 용이하며, 반도체 장치의 단순화에도 기여하는 장점을 갖게 된다.
동시에 본 발명은 웨이퍼의 두께가 증가하면 웨이퍼내의 열용량이 동시에 증가하는 효과를 가지므로 일정한 고주파 전력이 일정시간 공급되어 웨이퍼내의 온도 분포가 포화되는 시점에서는 반응로 등의 기판외부 환경조건에 의한 온도편차에 의해 실리콘 웨이퍼내의 온도분포가 불균일해지는 현상이 감소하기 때문에 웨이퍼의 구경이 대구경화 할수록 웨이퍼내의 온도안정화 및 균일화에 기여하게 된다.
제7도는 고주파전력 공급시간과 웨이퍼내 SOI막의 일정지점에서의 가열되는 온도와의 관계를 나타낸 도면이다. 일정한 고주파전력이 공급되는 조건에서 고주파 전력이 처음 인가되는 시간 ton부터 웨이퍼내 SOI막이 점점 가열되기 시작하여 웨이퍼내 SOI막의 온도가 점차 포화되기 시작하는 시간 t포화를 거쳐 SOI막이 일정한 온도를 유지하다가 고주파전력의 공급이 중지되는 시간 toFF부터 SOI막의 온도가 자연냉각방식에 의해 점차로 냉각되는 온도분포 특성을 갖게 된다.
즉, 상기의 공정특성은 고주파 전력의 크기를 크게 하는 방법에 의해 전도성 박막의 가열온도도 높게할 수 있는 현상과 고주파 전력 공급을 급격하게 조절하는 방법에 의해 전도성박막 가열속도도 동시에 증가하는 비례적인 특성을 가짐으로서 반도체 기판의 가열속도도 점차 빠르게 조절할 수 있는 특성을 가진다.
상기의 웨이퍼 가열특성을 이용하여 t포화 시간에서 toFF 시간까지의 시간동안 원료가스와 분위기가스를 가스흐름 조절장치를 이용하여 반응로내로 유입시키는 방법에 의해 일정한 온도를 유지하는 SOI막 위로 흘리면서 반도체 박막을 형성할 수 있으며, 급격하게 반도체 기판을 가열하고 냉각하는 방법에 의해 반도체 박막을 형성하는 공정시간영역(t포화시간에서 toFF시간까지)을 제외한 나머지 시간영역의 크기를 감소시킴으로서 반도체 기판에 공급되는 총열량 규모를 매우 작게하여 서브마이크론 이하의 정교한 두께로 아웃 디퓨전 및 오토도핑 등과 같은 공정현상들을 최소화하면서 반도체 박막을 성장할 수 있게 된다.
이상에서 설명한 바와 같은 본 발명은, 유도가열되는 직접접합 SOI 기판을 사용하는 반도체 직접회로 제조공정에서 고주파 전력만을 공급하는 방식으로 반도체 박막을 형성하기 위하여 반도체 기판을 가열할 수 있는 효과를 가지고 있으며, 동시에 직접접합 SOI 기판을 제조하는 공정에서도 두장의 실리콘 웨이퍼의 거울면을 서로 마주 보도록 접촉시킨 후, 접촉면에서의 기계적 강도를 향상시킬 목적으로 실시하는 열처리 공정을 고주파 가열에 의한 유도가열방식으로 대체하여 실시할 수 있는 장점이 있다.
또한 본 발명은 유도가열되는 전도성 박막의 두께를 조절하는 방법으로 웨이퍼내의 온도를 결정할 수 있는 공정변수로서의 효과를 반도체 기판에서 얻을 수 있는 특징이 있다.
또한 본 발명은 상기의 제반효과 및 특징에 의해 유도가열 반도체 웨이퍼가 대구경화 함에도 불구하고 균일한 웨이퍼내 온도분포를 유지하는 것이 용이하고, 반도체 웨이퍼만 가열됨으로서 반응로 내벽으로부터 불순물 오염을 최소화함과 동시에 박막형성 공정중 웨이퍼에 허용되는 총열량 규모도 작게함으로서 매우 정교한 박막을 형성할 수 있는 효과가 나타나게 된다.

Claims (3)

  1. 실리콘기판(3) 위에 제1산화막(4)을 형성하고, 상기 제1산화막(4)위에 고주파전력으로 유도가열되는 고융점의 전도성박막(5)을 형성하고, 상기 전도성 박막(5)위에 다시 제2산화막(6)을 형성하고, 상기 제2산화막(6) 위에 SOI막(7)을 형성한 구조를 갖는 고주파 유도가열되는 직접접합 SOI 기판.
  2. 실리콘기판(3)위에 전도성박막(5)을 형성하고, 이 전도성박막(5)위에 제2산화막(6)을 형성하고, 상기 제2산화막(6)위에 SOI막(3)을 형성한 구조를 갖는 고주파 유도가열되는 직접접합 SOI 기판.
  3. 실리콘기판(3)의 양면에 산화막을 도포하거나 실리콘을 산화하는 방법으로 제1산화막(4)을 형성하고, 상기 제1산화막(4)의 위에 전도성박막(5)을 도포하고, 상기 전도성박막(4)의 위에 다시 제2산화막(6)을 형성한 후, 실리콘 웨이퍼의 전면을 감광액으로 보호한 상태에서 화학적 선택 식각공정 또는 기계적 연마방법으로 뒷면의 산화막과 전도성박막 만을 선택적으로 제거하여 보조웨이퍼를 제조하고, 상기 보조웨이퍼와 SOI막(7)을 구성하기 위한 주웨이퍼의 양쪽 거울면을 서로 마주보게 직접접촉시키고, 접촉된 상기 보조웨이퍼와 주웨이퍼를 고주파 유도가열에 의하여 열처리한 후 공지의 연마방법으로 가공하여 일정한 두께를 갖는 박막의 SOI막(7)을 형성하는 것을 특징으로 하는 고주파 유도가열되는 직접접합 SOI 기판 제조방법.
KR1019960069937A 1996-12-23 1996-12-23 고주파 유도가열 되는 직접접합 soi기판 및 그의 제조방법 KR100267609B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960069937A KR100267609B1 (ko) 1996-12-23 1996-12-23 고주파 유도가열 되는 직접접합 soi기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960069937A KR100267609B1 (ko) 1996-12-23 1996-12-23 고주파 유도가열 되는 직접접합 soi기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR19980051073A KR19980051073A (ko) 1998-09-15
KR100267609B1 true KR100267609B1 (ko) 2000-10-16

Family

ID=19490181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960069937A KR100267609B1 (ko) 1996-12-23 1996-12-23 고주파 유도가열 되는 직접접합 soi기판 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100267609B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442310B1 (ko) * 2001-11-28 2004-07-30 최우범 플라즈마 전처리를 구비한 기판접합장치 및 그 제어방법

Also Published As

Publication number Publication date
KR19980051073A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US7052948B2 (en) Film or layer made of semi-conductive material and method for producing said film or layer
KR100801672B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법
JP5216794B2 (ja) エピタキシャル被覆されたシリコンウェハの製造方法
TWI424476B (zh) 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法
JPH10275905A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
TW201305373A (zh) 用於沉積製程的方法和裝置
KR20100014188A (ko) 실리콘 웨이퍼의 제조방법
JP3338884B2 (ja) 半導体処理装置
JP3092801B2 (ja) 薄膜成長装置
US6043450A (en) Method to compensate for non-uniform film growth during chemical vapor deposition
US6549392B1 (en) Method for reducing particles from an electrostatic chuck and an equipment for manufacturing a semiconductor
US6387466B1 (en) Single-crystal silicon wafer
KR100267609B1 (ko) 고주파 유도가열 되는 직접접합 soi기판 및 그의 제조방법
US5439850A (en) Method for forming a layer of uniform thickness on a semiconductor wafer during rapid thermal processing
JP3094816B2 (ja) 薄膜の成長方法
Celler et al. Dielectrically isolated thick Si films by lateral epitaxy from the melt
KR102270391B1 (ko) 웨이퍼의 에피택셜층의 성장 온도 설정 방법 및 에피택셜층의 성장 방법
JP2003086516A (ja) サセプタ、ｃｖｄ装置、成膜方法、および半導体装置
KR20110087440A (ko) 반도체 제조용 서셉터 및 이를 포함하는 반도체 제조 장치
JPS6250462A (ja) スパツタリング装置
JP3488804B2 (ja) Ｃｖｄ装置及びｃｖｄ装置用のサセプタ
KR100729996B1 (ko) 기판의 아웃개싱 방지장치
WO1992005896A1 (en) Method and apparatus for doping silicon wafers using a solid dopant source and rapid thermal processing
KR20020080028A (ko) 급속가열화학증착장치 및 그 장치를 이용한 기판 및박막제조방법
CN116288692A (zh) 外延处理期间承载硅片的基座及硅片的外延的设备和方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030703

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee