KR100265443B1 - 디스플레이장치 및 디스플레이 패널유닛 및 디스플레이 신호생성장치 - Google Patents

Abstract

본 발명은 섭필드방식으로 계조표시를 하는 디스플레이장치의 프레임 메모리의 양을 저감함을 목적으로 한다.

영상신호원(2)과, 프레임 메모리(4)를 갖는 표시 인터페이스(3)를 갖춘 장치본체부(1)와, 섭필드법에 의한 계조표시를 하는 매트릭스 패널(100)과, 매트릭스 패널(100)을 구동하는 드라이버(130)와, 표시 인터페이스(3)로부터의 표시신호를 받아서 표시신호에 따라 표시하도록 드라이버(130)를 제어하는 표시제어부(131)를 갖춘 디스플레이 패널유닛(2)과, 장치본체부(1)와 디스플레이 패널유닛(2)을 접속하는 케이블(9)을 갖춘 디스플레이장치로서, 표시 인터페이스(3)는 1프레임의 표시신호를 섭필드단위로 전송한다.

Description

디스플레이장치 및 디스플레이 패널유닛 및 디스플레이신호 생성장치

본 발명은 메모리기능을 갖는 표시소자인 셀의 집합에 의해 구성된 디스플레이 패널유닛과 이 디스플레이 패널유닛에 표시신호를 전송하는 장치본체부 사이의 데이터 전송방식에 관한 것이며, 특히 계조표시를 서브필드 방식으로 하는 디스플레이장치 및 그와 같은 디스플레이장치를 구성하는 디스플레이 패널유닛과 디스플레이 패널유닛에 표시신호를 공급하는 장치의 본체측인 디스플레이신호 생성장치에 관한 것이다.

메모리기능을 갖는 표시소자의 대표적인 것으로서는 AC(교류)형 플라즈마 디스플레이 패널(Plasma Display Panel:PDP)이 있다. 본 발명은 계조표시를 서브필드방식으로 할 경우에 적용가능하며, AC형 플라즈마 디스플레이 패널을 사용하는 디스플레이장치에 한정되는 것은 아니나, 여기서는 AC형 플라즈마 디스플레이 패널을 사용한 장치를 예로서 설명하기로 한다.

상기의 AC형 PDP는 2개의 유지전극에 교대교대로 전압파형을 인가함으로써 방전을 유지하여, 발광표시를 하는 것이다. 한번의 방전은 펄스인가후, 1㎲로부터 수㎲에서 종료한다. 방전에 의해 발생한 정전하인 이온은 부의 전압이 인가되어 있는 전극상의 절연층의 표면에 축적되고, 마찬가지로 부전하인 전자는 정의 전압이 인가되어 있는 전극상의 절연층의 표면에 축적된다.

따라서 처음에 높은 전압(기입전압)의 펄스(기입펄스)로 방전시켜서 벽전하를 생성한 후, 기입전압과 극성이 다르고 크기가 작은 전압(유지전압 또는 유지방전전압)의 펄스(유지펄스 또는 유지방전펄스)를 인가하면 전에 축적된 벽전하와 중복되어 방전공간에 대한 전압이 커져서 방전전압의 임계치를 초과하여 방전을 개시한다. 즉 한번 기입방전을 하여 벽전하가 형성된 셀은 그 후에 유지펄스를 교대교대로 역극성으로 인가함으로써 방전을 유지하는 특징이 있다. 이것을 메모리효과 또는 메모리 기능이라 부르고 있다. 일반적으로 AC형 PDP는 이 메모리효과를 이용하여 표시를 하는 것이다.

AC형 PDP에는 2개의 전극으로 선택방전(어드레스방전) 및 유지방전을 하는 2전극형과, 제3의 전극을 이용하여 어드레스방전을 하는 3전극형이 있다. 계조표시를 하는 컬러 PDP에서는 방전에 의해 발생하는 자외선에 의해 방전셀내에 형성한 형광체를 여기하고 있으나, 이 형광체는 방전에 의해 동시에 발생하는 정전하인 이온의 충격에 약한 결점이 있다. 상기의 2전극형에서는 형광체가 이온에 직접 닿는 구성으로 되어 있기 때문에 형광체의 수명저하를 초래할 우려가 있다. 이것을 회피하기 위하여 컬러 PDP에서는 면방전을 이용한 3전극구조가 일반적으로 사용되고 있다. 또한 이 3전극형에서도 제3의 전극을 유지방전하는 제1과 제2의 전극이 배치되어 있는 기판에 형성하는 경우와, 대향하는 또 하나의 기판에 배치하는 경우가 있다. 또 동일 기판에 상기의 3종의 전극을 형성하는 경우에도 유지방전을 하는 2개의 전극상에 제3의 전극을 배치하는 경우와, 그 밑에 제3의 전극을 배치하는 경우가 있다. 또한 형광체로부터 발한 가시광을 그 형광체를 투과하여 보는 경우(투과형)와, 형광체로부터의 반사를 보는 경우(반사형)가 있다. 또 방전을 하는 셀은 장벽(리브, 배리어)에 의해 인접 셀과의 공간적인 결합이 단절되어 있다. 이 장벽은 방전셀을 에워싸도록 사방에 형성하여 완전히 밀폐되는 경우와, 한쪽만에 형성되고, 다른 쪽은 전극간의 갭(거리)의 적정화에 의해 결합이 단절되어 있는 경우 등이 있다. 여기서는 유지방전을 하는 전극의 기판과는 별개의 대향하는 기판에 제3의 전극을 형성한 패널로 장벽이 수직방향(즉 제1전극과 제2전극에 직교하고, 제3전극과 평행)에만 형성되고, 유지전극의 일부가 투명전극에 의해 형성되어 있는 반사형을 예로 하여 설명한다.

상기의 3전극·면방전의 PDP로서는 제8도의 개략 평면도에 나타낸 것과 같은 것이 알려져 았다. 또 제9도는 제8도의 패널중의 하나인 방전셀의 개략적 단면도(수직방향)이며, 제10도는 마찬가지로 수평방향의 개략적 단면도이다. 또한 이하에 나타낸 도면에서는 동일한 기능 부분에는 동일한 참조번호를 부여하여 표시한다.

패널은 2개의 유리기판(21, 29)에 의해 구성된다. 제1의 기판(21)에는 평행하는 유지전극인 제1전극(X전극)(12) 및 제2전극(Y전극)(13)을 갖추고 있으며, 이들 전극은 투명전극(22a, 22b)과 버스전극(23a, 23b)에 의해 구성되어 있다. 투명전극은 형광체로부터의 반사광을 투과시키는 역할이 있기 때문에 IT0(산화인듐을 주성분으로 하는 투명한 도체막)둥에 의해 형성한다. 또 버스전극은 전기저항에 의한 전압강하를 방지하기 위해 저저항으로 형성할 필요가 있으며, Cr(크롬)이나 Cu(동)에 의해 형성한다. 또한 이들을 유전체층(유리)(24)으로 피복하고, 방전면에는 보호막으로서 MgO(산화마그네슘)막(25)을 형성한다. 또 제1의 유리기판(21)과 대향하는 제2의 기판(29)에는 제3의 전극(어드레스전극)(13)을 유지전극과 직교하는 형식으로 형성한다. 또 어드레스전극간에는 장벽(14)을 형성하고, 그 장벽 사이에는 어드레스전극을 덮는 형식으로 적·녹·청의 발광특성을 갖는 형광체(27)를 형성한다. 장벽(14)의 지붕과 MgO면(25)이 밀착하는 형식으로 2개의 유리기판이 조립되어 있다. 형광체(27)와 MgO면(25)간의 공간이 방전공간(26)이다.

또 제11도는 제8도 내지 제10도에 나타낸 PDP를 구동하기 위한 주변회로를 나타낸 개략적 블록도이다. 어드레스전극(13-1, 13-2, …)는 1개마다 어드레스 드라이버(105)에 접속되고, 그 어드레스 드라이버에 의해 어드레스 방전시의 어드레스 펄스가 인가된다. 또 Y전극(11-1, 11-2, …)은 Y드라이버(101)에 접속된다. Y드라이버(101)는 Y스캔 드라이버(102)와 Y공통 드라이버(103)로 구성되고, Y전극은 개별로 Y스캔 드라이버(102)에 접속된다. Y스캔 드라이버(102)는 Y공통 드라이버(103)에 접속되어 있으며, 어드레스 방전시의 펄스는 Y스캔 드라이버(102)로부터 발생하고, 유지펄스등은 Y공통 드라이버(103)에서 발생하여 Y스캔 드라이버(102)를 경유해서 Y전극에 인가된다. X전극(12)은 패널의 전 표시라인에 걸쳐서 공통으로 접속되어 인출된다. X공통 드라이버(104)는 기입펄스, 유지펄스등을 발생한다. 이들 드라이버회로는 제어회로에 의해 제어되고, 그 제어회로는 장치의 외부로부터 입력되는 동기신호나 표시데이터신호에 의해 제어된다.

PDP에서는 발광의 강도를 변하게 할 수가 없기 때문에 발광의 기간을 변하게 함으로써 실질적으로 휘도를 변경하여 계조표시를 한다. PDP의 계조표시는 통상 표시데이터의 각 비트의 가중(weighting)치조정에 따라 발광기간의 길이를 변경함으로써 표시하고 있다. 각 비트에 대응하는 발광동작을 서브필드라고 부르고, 이와 같은 방식을 서브필드방식이라 부른다.

예를 들어 256 계조표시를 할 경우에는 표시데이터는 8비트로 표시되고, 1프레임의 표시를 8개의 서브필드기간에 하고, 각 비트데이터의 표시를 각각의 서브필드기간에 한다. 서브필드기간의 길이는 1:2:4:8:16:32:128로 되어 있다.

제12도는 제8도 내지 제10도에 나타낸 PDP를 제11도의 회로에 의해 구동하는 종래의 방법을 나타낸 파형도이며, 소위 종래의 "어드레스/유지방전기간 분리형·기입어드레스방식"에서의 1서브필드기간을 나타내고 있다. 이 예에서는 1서브필드는 리세트기간과 어드레스기간 그리고 유지방전기간으로 분할된다. 리세트기간에서는 우선 모든 Y전극이 0V레벨로 되고, 동시에 X전극에 전압 Vs+Vw(약 330V)로 된 전면 기입펄스가 인가되어, 그때까지의 표시상태의 여하에 불구하고 전 표시라인의 전 셀에서 방전이 이루어진다. 이때의 어드레스전극 전위는 약 1OOV(Vaw)이다. 다음에 X전극과 어드레스전극의 전위가 OV가 되고, 전 셀에서 벽전하 자체의 전압이 방전개시전압을 초과하여 방전이 개시된다. 이 방전은 자기 중화하여 방전이 종식되는, 소위 자기소거방전이다. 이 자기소거방전에 의해 패널내의 전 셀의 상태가 변전하가 없는 균일한 상태로 된다. 이 리세트기간은 앞서의 서브필드의 점등상태의 여하에 불구하고 모든 셀을 같은 상태로 하는 작용이 있으며, 다음의 어드레스(기입) 방전을 안정하게 하기 위하여 이루어진다.

다음에 어드레스기간에서는 표시데이터에 따른 셀의 온/오프를 하기 때문에 선순차로 어드레스방전이 이루어진다. 우선 Y전극에 -VY레벨(약 -150V)의 스캔펄스를 인가함과 동시에 어드레스전극중에서 유지방전을 일으키는 셀, 즉 점등시키는 셀에 대응하는 어드레스전극에 전압 Va(약 50V)의 어드레스펄스가 선택적으로 인가되어, 점등시키는 셀의 어드레스전극과 Y전극 사이에서 방전이 일어난다. 다음에 이것을 프라이밍(불씨)으로 하여 X전극(전압 Vx=50V)과 Y전극간의 MgO면에 유지방전이 가능한 양의 벽전하가 축적한다.

이하, 순차적으로 다른 다른 표시라인에 대해서도 마찬가지 동작이 이루어져서 전 표시라인에 걸쳐서 새로운 표시데이터가 기입된다.

그 후에 유지방전기간이 되면 Y전극과 X전극에 교대교대로 전압이 Vs(약 180V)인 유지펄스가 인가되어 유지방전이 이루어져서 1서브필드의 화상이 표시된다. 이때 어드레스전극과 X전극 또는 Y전극간의 방전을 피하기 위하여 어드레스전극에 약 1OOV의 전압 Vaw를 인가하고 있다.

또한 이와 같은 "어드레스/유지방전 분리형·기입 어드레스방식"에서는 유지방전기간의 장단, 즉 유지펄스의 회수에 의해 휘도가 결정된다.

구체적으로는 다계조표시의 일례로서 256 계조표시를 할 경우의 구동방법을 제13도에 나타내었다. 이 예에서 1프레임은 8개의 서브필드 : SF1 내지 SF8로 구분된다.

그리고 이들 서브필드, SF1 내지 SF8에서는 리세트 기간과 어드레스기간은 각각 동일한 기간이 된다. 또 유지방전기간의 길이는 1:2:4:8:32:64:128의 비율로 된다. 따라서 점등시키는 서브필드를 선택함으로써 0으로부터 255까지의 256계조의 휘도의 차이를 표시할 수 있다.

계조표시를 할 경우에는 1프레임을 발광회수가 다른 수개의 서브필드로 구성할 필요가 있기 때문에, 그 서브필드마다 표시라인분의 어드레스 사이클이 필요하게 된다.

이상 설명한 바와 같이 발광강도를 변경할 수 없는 표시소자에서는 서브필드방식에 의해 계조표시를 하고 있다. 그 때문에 패널의 드라이버에는 제13도에 나타낸 바와 같이 서브필드방식에 따른 형식으로 표시데이터를 공급할 필요가 있다.

제14도는 개인용 컴퓨터를 예로 한 서브필드방식으로 계조표시를 하는 종래의 디스플레이장치의 전체 구성을 나타낸 도면이다.

제14도에서 참조번호 1은 장치본체부를, 51은 마이크로 프로세서유닛(MPU)을, 52는 운용시스템(OS)의 프로그램을 기억하는 OS-ROM을, 53은 주메모리용 RAM을, 54는 내부버스를, 55는 입력기기용 인터페이스(I/F)를, 56은 인쇄기기용 I/F를, 57은 외부메모리 I/F를, 140은 표시기기용 I/F를, 81은 키보드나 마우스 등의 입력기기를, 82는 프린터등의 각종 인쇄기기를, 83은 HDD나 CDD(CD드라이브)등의 외부 메모리기기를, 6은 디스플레이 패널유닛을 나타낸다. 입력기기(81)는 입력기기용 I/F(55)에, 디스플레이패널유닛(6)은 표시 I/F에, 인쇄기기(82)는 인쇄기기 I/F에, 외부 메모리기기(83)는 외부메모리 I/F에 각각 접속되어 있다. 이들의 접속은 통상 케이블을 통해서 한다.

현행의 대화면·다색표시의 평면 디스플레이에서는 CRT의 입력 타이밍 사양에 준거한 디지털 RGB의 인터페이스가 일반적이다. 이는 기존의 장치본체가 CRT 인터페이스에 부합한 신호를 출력하는 것이 일반적이므로, 그것과의 공통화를 도모하기 때문이다. 그 때문에 제14도에 나타낸 바와 같이 표시 인터페이스(140)는 CRT 컨트롤러(CRTC)(141)와 비디오 RAM(142)을 가지고 있어서, 표시데이터를 비디오 RAM(142)에 전개하고 나서 CRT의 입력타이밍 사양에 준거한 형식으로 표시데이터를 판독하여 출력하도록 하고 있다.

제15도는 장치본체부(1)가 표시데이터를 CRT 인터페이스에 부합한 신호로서 출력할 경우의 신호구성을 나타낸 도면이다. 제15도는 RGB의 데이터가 각각 8비트로 표시되는 경우를 나타내고 있으며, 각각의 8비트 RGB데이터와, 수직동기신호 Vsync와, 수평동기신호 Hsync와, 클록신호 Dclock가 장치본체(1)로부터 디스플레이 패널유닛(6)에 출력된다.

제16도는 제15도의 장치본체(1)로부터 디스플레이 패널유닛(6)으로의 출력신호를 상세히 나타낸 도면이다. 제16도에 나타낸 신호는 널리 알려져 있으므로 여기서는 설명을 생략한다. RGB의 데이터는 각각이 8비트이기 때문에 24비트의 데이터가 병렬로 전송된다. 표시유닛이 CRT이면 CRT에 보내어진 데이터신호는 RGB마다 256단계의 신호로 변환되어, 전자총을 강도 변조함으로써 계조표시가 이루어진다.

그러나 제13도에 나타낸 바와 같이 서브필드방식으로 계조표시를 할 경우에는 RGB 데이터의 각 비트마다 리세트, 어드레스, 유지방전의 동작을 할 필요가 있으므로, CRT 인터페이스에 부합한 신호인 채로는 드라이버를 구동할 수가 없다. 그 때문에 제14도에 나타낸 바와 같이 디스플레이 패널유닛(6)에 프레임버퍼 컨트롤러(107)와, 프레임 메모리(108)를 설치하여, 장치본체(1)의 표시 인터페이스(140)로부터의 표시데이터를 일단 프레임 메모리(108)에 전개하고, 그곳에서 서브필드방식에 적합한 형식으로 비트마다 데이터를 판독하여 상측 어드레스 드라이버(125)와 하측 어드레스 드라이버(126)에 공급한다. 스캔 컨트롤러(110)는 패널(100)의 스캔 버스를 스캔펄스가 순차적으로 주사할 수 있도록 스캔 드라이버(101)를 제어하고, 서스테이너(111)는 유지방전동작을 제어한다.

제17도는 상기와 같은 CRT 인터페이스의 형식으로 보내온 각각이 8비트의 RGB 데이터를 8서브필드의 데이터로 변화시키는 경우의 데이터의 형식변화를 나타낸 도면이다.

제17도에 나타낸 바와 같이 장치본체측으로부터는 8비트의 RGB 데이터가 병렬로 보내온다. 이것을 받은 디스플레이 패널유닛측에서는 프레임 메모리에 일단 전개한다. 이에 따라 RGB마다 8서브필드의 데이터가 판독될 수 있는 상태가 된다. 그리고 제13도에 나타낸 바와 같이 각 서브필드의 RGB 데이터에 대해 리세트, 어드레스 및 유지방전을 시킨다. 이것을 서브필드의 전체에 대해서 실시한다. 이상과 같이 하여 1프레임분의 표시가 종료된다.

제18도는 PDP를 사용한 표시장치를 일체화한 컴퓨터의 외관도이다. 이와 같은 외관의 장치도 제14도와 같은 구성을 가지고 있으며, 도시한 바와 같이 디스플레이 패널유닛(6)은 장치본체부(1)에 회전이 자유롭게 부착되어 있으나, 그 사이의 신호의 접속은 장치본체부(1)에 설치한 표시 인터페이스기판(631)과 디스플레이 패널유닛(6)에 설치한 인터페이스기판(162) 사이를 케이블로 접속하여 하고 있다.

이상과 같이 종래의 장치에서는 장치본체로부터 디스플레이 패널유닛에 CRT 인터페이스에 적합한 형식으로 표시데이터를 전송하고 있으나, 그러한 경우에는 제14도에 나타낸 바와 같이 장치본체(1)와 디스플레이 패널유닛(6)의 쌍방에 프레임 메모리(108)와 (142)를 설치할 필요가 있었다. 프레임 메모리는 계조를 표시하는 비트수를 전 표시화소에 대해 기억시킬 용량이 필요하므로, 화소수가 크면 방대한 메모리량이 필요하다. 특히 컬러 표시의 경우에는 그와 같은 프레임 메모리를 3개 설치할 필요가 있으므로, 그 용량은 더욱 커진다. 또한 연속해서 입력되는 프레임의 데이터를 끊어지는 일이 없이 표시하기 위해서는, 디스플레이 패널유닛은 기입한 데이터를 프레임 메모리로부터 판독하고 있는 동안에 다음 프레임의 데이터를 기입할 필요가 있으므로, 프레임 메모리를 복수의 프레임분만큼 준비하고, 그것을 전환하여 기입과 판독을 병행시켜야 할 필요가 있다. 그 때문에 프레임 메모리의 용량은 더욱 커진다.

이와 같이 서브필드방식으로 계조표시를 하는 디스플레이장치에서는 프레임 메모리의 용량이 크다는 문제가 있고, 이 때문에 경비가 높아지는 문제가 있었다.

본 발명은 상기 문제점을 감안하여 이루어진 것으로서, 서브필드방식으로 계조표시를 하는 디스플레이장치의 프레임 메모리 용량을 저감하는 것을 목적으로 한다.

제1도는 본 발명의 원리 구성도.

제2도는 본 발명의 데이터전송을 나타낸 타임차트.

제3도는 실시예의 디스플레이장치의 전체 구성을 나타낸 도면.

제4도는 제1실시예의 인터페이스를 나타낸 도면.

제5도는 제1실시예의 표시 데이터신호를 나타낸 도면.

제6도는 제2실시예의 인터페이스를 나타낸 도면.

제7도는 제3실시예의 인터페이스를 나타낸 도면.

제8도는 3전극·면방전·AC형 PDP의 개략 평면도.

제9도는 3전극·면방전·AC형 PDP의 개략 단면도.

제10도는 3전극·면방전·AC형 PDP의 개략 단면도.

제11도는 3전극·면방전·AC형 PDP의 구동회로의 블록도.

제12도는 종래의 구동파형을 나타낸 도면.

제13도는 PDP로 계조표시하는 어드레스 유지방전 분리형 어드레스방식의 타임차트.

제14도는 종래의 디스플레이장치의 전체 구성을 나타낸 도면.

제15도는 종래의 표시기기의 인터페이스를 나타낸 도면.

제16도는 종래의 표시 데이터신호를 나타낸 도면.

제17도는 종래의 표시 데이터의 처리의 흐름을 나타낸 도면.

제18도는 PDP를 사용한 표시장치일체형 컴퓨터의 종래의 구성을 나타낸 외관도.

제1도는 본 발명의 디스플레이장치의 원리 구성을 나타낸 도면이다.

제1도에 나타낸 바와 같이 본 발명의 디스플레이장치는 영상신호원(2)과, 프레임 메모리(4)를 갖는 표시 인터페이스(3)를 갖춘 장치본체부(1)와, 서브필드법에 의한 계조표시를 하는 매트릭스 패널(100)과, 매트릭스 패널(100)을 구동하는 드라이버(130)와, 장치본체부(1)의 표시 인터페이스(3)로부터의 표시신호를 받아서 표시신호에 따라 표시하도록 드라이버(130)를 제어하는 표시제어부(131)를 갖춘 디스플레이 패널유닛(6)과, 장치본체부(1)와 디스플레이 패널유닛(6)을 접속하는 케이블(9)을 갖춘 디스플레이장치로서, 표시 인터페이스(3)는 1프레임의 표시신호를 서브필드단위로 전송하는 것을 특징으로 한다.

본 발명은 종래의 장치에서는 장치본체측과 디스플레이 패널유닛의 쌍방에 유사한 기능을 갖는 프레임 메모리가 설치되어 있는 점에 착안하여 공통화해서 한쪽을 생략함으로써 프레임 메모리의 용량을 저감하는 것이다. 종래의 장치에서는 장치본체측과 디스플레이 패널유닛 사이의 인터페이스에 CRT 인터페이스를 사용하고 있었기 때문에 디스플레이 패널유닛에 CRT 인터페이스의 표시신호를 서브필드방식의 표시신호로 변환하기 위한 프레임 메모리를 필요로 하었다. 본 발명에서는 장치본체측(1)으로부터 디스플레이 패널유닛(6)에 전송하는 표시 신호의 형식을 서브필드방식으로 함으로써 전송되어온 표시신호가 디스플레이 패널유닛(6)에서 그대로 사용될 수 있도록 한다. 이에 따라 디스플레이 패널유닛(6)의 데이터형식의 변환을 위한 데이터의 프레임 메모리로의 기입과 판독이 불필요하게 되어, 메모리용량의 저감 및 로직회로의 저감이 가능해짐과 동시에 변환에 요하는 시간이 필요없게 되기 때문에 응답성도 향상한다.

제2도는 본 발명의 표시데이터신호의 전송타이밍을 나타낸 타임차트이다.

서브필드방식에서는 표시신호의 비트에 대응한 서브필드마다 시간분할제어를 하고 있기 때문에 장치본체측(1)으로부터 디스플레이 패널유닛(6)으로의 표시신호의 전송도 각 서브필드의 타이밍에 맞추어서 대응하는 표시신호의 비트를 전송한다. 따라서 미리 각 서브필드의 순서나 기간의 길이가 정해져 있는 경우에는 표시 인터페이스(3)는 미리 정해진 타이밍으로 표시데이터신호를 보내고, 디스플레이 패널유닛(6)의 표시제어부(131)도 그 타이밍으로 수신처리를 한다.

표시 인터페이스(3)가 Vsync나 Hsync에 추가해서 각 서브필드의 전송개시의 타이밍을 나타내는 서브필드 동기신호를 출력하도록 하여도 좋다. 이 경우에는 표시제어부(131)는 서브필드 동기신호를 식별하여 동기를 취하기 위한 처리를 한다.

또 디스플레이 패널유닛(6)이 서브필드의 점등순서를 변경할 수 있는 경우에는 표시제어부(131)는 서브필드의 점등순서정보를 장치본체부(1)에 전송하고, 표시 인터페이스(3)는 전송된 점등순서정보에 따라서 표시신호를 전송한다.

서브필드방식에서는 영상의 플리커·위장윤곽 등에 의한 표시품질의 저하를 방지하기 위하여 서브필드의 점등순서를 변경시키는 방식을 취한다. 이와 같이 디스플레이 패널유닛(6)이 서브필드의 점등순서를 변경할 경우에는 그 점등순서를 장치본체부(1)에 전송하고, 전송된 점등순서정보에 따라서 표시신호를 전송함으로써 정상적인 표시가 이룬다.

또한 디스플레이 패널유닛이 매트릭스 패널(100)에 대한 기입을 복수의 블록으로 나누어 병렬로 하는 경우에는, 표시 인터페이스(3)는 표시신호를 복수의 블록에 대응하도록 병렬로 전송한다.

디스플레이 패널유닛과 같은 각 표시셀에 병행하여 데이터를 기입하는 표시장치에서의 기입 속도는 어드레스라인(데이터라인)을 구동하는 드라이버의 데이터 시프트 레지스터의 구동능력에 의해 결정된다. 기입의 속도, 즉 동작속도를 향상시키기 위해서는 데이터시프트 레지스터의 구동능력을 향상시킬 필요가 있으나, 그것에도 한계가 있다. 그래서 어드레스라인을 복수의 블록으로 분할하여 각 블록에 병행하여 데이터를 기입하는 방식을 취한다. 그와 같은 경우에는 표시 인터페이스(3)는 표시신호를 복수의 블록에 대응하도록 병렬로 전송하면 된다.

[실시예]

제3도는 본 발명의 디스플레이장치의 전체 구성을 나타낸 도면이다.

제14도와 비교하면 명백한 바와 같이 본 실시예의 장치는 표시 인터페이스(3)와 디스플레이 패널유닛(6)의 일부를 제외하면 제14도에 나타낸 종래의 장치와 거의 같은 구성을 갖는다. 따라서 상이한 부분만 설명한다.

제3도에 나타낸 바와 같이 표시 인터페이스(3)는 프레임버퍼 컨트롤러(5)와 프레임 메모리(4)를 가지고 있다. 종래의 비디오 RAM과 마찬가지로 MPU(51)는 프레임버퍼 컨트롤러(5)를 통해서 프레임 메모리(4)에 액세스 가능하게 구성되어 있다. 프레임버퍼 컨트롤러(5)는 프레임 메모리(4)에 기입된 표시데이터를 제2도에 나타낸 바와 같이 서브필드방식에 따라서 판독하여 디스플레이 패널유닛(6)에 출력한다.

디스플레이 패널유닛(6)은 제14도에 나타낸 프레임 버퍼 컨트롤러(107)와 프레임 메모리(108) 대신에 타임 컨트롤러(121)를 가지고 있다. 표시 인터페이스(3)로부터 보내온 표시데이터신호는 서브필드방식에 부합한 신호이므로 타이밍 컨트롤러(121)는 표시데이터신호를 타이밍을 맞추어 그대로 상측 어드레스 드라이버(125)와 하측 어드레스 드라이버(126)에 출력한다.

제3도와 제14도를 비교하면 명백한 바와 같이 본 실시예에서는 디스플레이 패널유닛(6)은 프레임 메모리를 갖지 않으며, 단지 타이밍의 조정만을 하고, 그대로 어드레스 드라이버에 출력하고 있다.

제4도는 제1실시예의 인터페이스의 구성을 나타내고 있다. 장치본체(1)로부터 디스플레이 패널유닛(6)에 전송되는 표시데이터신호는 서브필드형식으로 표현되어 있다. 따라서 RGB의 각 데이터는 1비트이다. 이에 더하여 수직 동기신호 Vsync, 서브필드 동기신호 SFsync, 수평동기신호 Htm, 클록신호 Dclock가 보내진다. 디스플레이 패널유닛(6)에서는 Dclock을 3배주하는 배주회로(8)의 출력에 따라 멀티플렉스(7)로 RCB의 각 데이터를 1개의 데이터로 통합한다. 통합된 데이터신호는 어드레스 드라이버에 출력된다.

제5도는 제1실시예의 표시데이터신호를 나타낸 타임차트이다.

CRT 인터페이스와 마찬가지로 Vsync는 16.7ms이며, Vsync의 1주기는 8서브필드로 나누어진다. 각 서브필드는 어드레스기간과 서스테인(유지방전)기간으로 나누어진다. 제13도에서 설명한 바와 같이 실제로는 리세트기간이 존재하나, 여기서는 생략하고 있다. 각 서브필드의 서스테인기간은 대응하는 표시데이터의 비트의 가중치조정에 따라서 길이가 정해지고 있다. 각 서브필드의 최초에는 SFsync의 펄스가 출력된다.

각 서브필드의 어드레스기간에는 Htm의 펄스가 소정의 사이클로 출력되고, Htm에 동기하여 그 서브필드의 어드레스에 대응하는 표시비트 데이터가 출력된다. 1Htm 동안에는 (1수평라인의) 표시비트 데이터가 Dclock에 동기하여 출력된다.

제6도는 제2실시예의 인터페이스를 나타낸 도면이다. 기타의 부분은 제1실시예와 같다.

이미 설명한 바와 같이 영상의 플리커·위장 윤곽등을 저감하여 표시품질을 향상시키기 위하여 서브필드의 점등순서를 변경하는 방식이 취해진다. 제2실시예에서는 서브필드의 점등순서를 변경할 수 있다. 디스플레이 패널유닛(6)에서 서브필드의 점등순서를 변경할 경우에, 그것에 따라 장치본체(1)로부터의 표시데이터의 전송순서도 변경할 필요가 있다. 제2실시예에서는 디스플레이 패널유닛(6)이 변경한 서브필드의 점등순서에 관한 서브필드순서 정보신호를 출력한다. 장치본체(1)에서는 이 서브필드순서 정보신호를 받아서, 그 정보에 따라서 전송순서를 변경한다. 전송순서의 변경은 프레임 메모리(4)의 판독영역을 변경하기만 한다.

제7도는 제3실시예의 인터페이스를 나타낸 도면이다. 기타의 부분은 제1실시예와 같다.

이미 설명한 바와 같이 디스플레이 패널유닛과 같이 각 표시 셀에 병행하여 데이터를 기입하는 표시장치에서는 어드레스라인(데이터라인)단위로 셀을 복수의 블록으로 분할하고, 각 블록에 병행하여 데이터를 기입하는 방식을 취한다. 제3실시예는 그와 같은 경우의 예이며, 프레임 메모리(4)에 기입된 표시데이터는 판독시에 RGB의 데이터를 3배주회로(92)의 신호에 따라 멀티플렉서(91)로 연속적인(serial) 신호로 한다. 이것을 4개의 블록마다 실시한다. 따라서 전송되는 신호는 4개의 블록에 대응하는 데이터신호와 Vsync, 서브필드 동기신호 Ftm, 수평 동기신호 Htm, Dc1ock이다. 각 데이터신호에는 RGB의 데이터신호가 교대교대로 배치된다.

디스플레이 패널유닛(6)에서는 전송된 표시데이터신호를 블록마다 설치된 어드레스 드라이버(127-1, 127-2, 127-3,127-4)에 공급하여 블록마다 기입한다.

이상 설명한 바와 같이 본 발명에 의하면 서브필드 방식으로 계조표시를 하는 디스플레이장치의 프레임 메모리의 양을 대폭적으로 저감할 수 있으며, 경비를 대폭적으로 저감시킬 수 있다. 또 표시속도를 향상시킬 수가 있다.

Claims (12)

1. 장치본체부(1)와 디스플레이 패널유닛(6)과 케이블(9)을 포함한 디스플레이장치에 있어서, 상기 장치본체부(1)는 프레임 메모리(4)를 갖는 표시 인터페이스(3)와 영상신호원(2)를 구비하며, 상기 디스플레이 패널유닛(6)는 서브필드법에 의한 계조표시를 하는 매트릭스 패널(100)과, 상기 매트릭스패널(100)을 구동하는 드라이버(130)와, 상기 장치본체부(1)의 상기 표시 인터페이스(3)로부터의 표시신호를 받아서 이 표시신호에 따라 표시하도록 상기 드라이버(130)를 제어하는 표시제어부(131)를 구비하고, 상기 케이블(9)은 상기 장치본체부(1)와 상기 디스플레이 패널유닛(6)을 접속하며, 상기 디스플레이 패널 유닛이 상기 표시신호로부터 서브필드법을 실시할 수 있도로, 상기 표시 인터페이스는 상기 표시신호의 각 프레임에 대하여 서브필드 단위로 상기 표시제어부에 상기 표시신호를 전송하는 디스플레이장치.
2. 제1항에 있어서, 상기 디스플레이 패널유닛(6)은 서브필드 동기신호를 출력하는 디스플레이장치.
3. 제1항에 있어서, 상기 디스플레이 패널유닛(6)은 서브필드의 점등순서를 변경할 수 있으며, 상기 표시제어부(131)는 상기 서브필드의 점등순서 정보를 상기 장치본체부(1)에 전송하고, 상기 표시 인터페이스(3)는 전송된 점등순서정보에 따라 표시신호를 전송하는 디스플레이장치.
4. 제1항에 있어서, 상기 디스플레이 패널유닛(6)은 상기 매트릭스 패널(100)로의 표시데이터의 기입을 복수의 블록으로 나누어 병렬로 실시하며, 상기 표시 인터페이스(3)는 표시신호를 상기 복수의 블록에 대응하도록 병렬로 전송하는 디스플레이장치.
5. 프레임 메모리(4)를 갖는 표시 인터페이스(3)와, 영상신호원(2)를 구비한 장치본체부(1)에 케이블(9)을 통해서 접속된 디스플레이 패널유닛에 있어서, ⓐ 서브필드법에 의한 계조표시를 하는 매트릭스 패널(100)과, ⓑ 상기 매트릭스 패널(100)을 구동하는 드라이버(130)와, ⓒ 상기 장치본체부(1)의 상기 표시 인터페이스(3)로부터의 표시신호를 받아서, 이 표시신호에 따라 표시를 하도록 상기 드라이버(130)를 제어하는 표시제어부(131)를 포함하며, 상기 디스플레이 패널 유닛이 상기 표시신호로부터 서브필드법을 실시할 수 있도록, 상기 표시제어부는 상기 표시신호의 각 프레임에 대하여 서브필드 단위로 표시인터페이스로부터 상기 표시신호를 입력받는 디스플레이 패널유닛.
6. 제5항에 있어서, 상기 표시제어부(131)는 서브필드 동기신호를 받으며, 이 서브필드 동기신호에 따라서 각 서브필드 표시동작을 제어하는 디스플디스플레이 패널유닛.
7. 제5항에 있어서, 디스플레이 패널유닛(6)은 서브필드의 점등순서를 변경할 수 있으며, 상기 표시제어부(131)는 상기 서브필드의 점등순서 정보를 상기 장치본체부(1)에 전송하는 디스플레이 패널유닛.
8. 제5항에 있어서, 상기 디스플레이 패널유닛(6)은 상기 매트릭스 패널(100)로의 표시데이터의 기입을 복수의 블록으로 나누어 병렬로 실시하고, 상기 표시제어부(131)는 표시신호를 상기 복수의 블록에 대응하도록 병렬로 받는 디스플레이 패널유닛.
9. 영상신호원(2)과, 표시 인터페이스(3)를 포함한 표시신호 발생장치로서, 상기 표시 인터페이스(3)는 프레임 메모리(4)를 가지며, 서브필드법에 의한 계조표시를 하는 디스플레이 패널유닛(6)에 케이블(9)을 통해서 접속되고, 상기 디스플레이 패널유닛(6)에 표시신호를 출력하며, 상기 디스플레이 패널 유닛이 상기 표시신호로부터 서브필드법을 실시할 수 있도록, 상기 표시 인터페이스는 상기 표시신호의 각 프레임에 대하여 서브필드 단위로 상기 표시제어부에 상기 표시신호를 전송하는 표시신호 생성장치.
10. 제9항에 있어서, 상기 표시 인터페이스(3)는 서브필드 동기신호를 출력하는 표시신호 생성장치.
11. 제9항에 있어서, 상기 디스플레이 패널유닛(6)은 서브필드의 점등순서를 변경할 수가 있으며, 이 서브필드의 점등순서정보를 상기 장치본체부(1)에 전송하도록 구성되고, 상기 표시 인터페이스(3)는 전송된 점등순서정보에 따라 표시신호를 전송하는 표시신호 생성장치.
12. 제9항에 있어서, 상기 디스플레이 패널유닛(6)은 상기 매트릭스 패널(100)로의 표시데이터의 기입을 복수의 블록으로 나누어서 병렬로 실시하며, 상기 표시 인터페이스(3)는 표시신호를 상기 복수의 블록에 대응하도록 병렬로 전송하는 표시신호 생성장치.