KR100261190B1 - 전류센스앰프 - Google Patents

전류센스앰프 Download PDF

Info

Publication number
KR100261190B1
KR100261190B1 KR1019970038879A KR19970038879A KR100261190B1 KR 100261190 B1 KR100261190 B1 KR 100261190B1 KR 1019970038879 A KR1019970038879 A KR 1019970038879A KR 19970038879 A KR19970038879 A KR 19970038879A KR 100261190 B1 KR100261190 B1 KR 100261190B1
Authority
KR
South Korea
Prior art keywords
signal
current
supply voltage
power supply
nmos
Prior art date
Application number
KR1019970038879A
Other languages
English (en)
Other versions
KR19990016349A (ko
Inventor
문태훈
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970038879A priority Critical patent/KR100261190B1/ko
Publication of KR19990016349A publication Critical patent/KR19990016349A/ko
Application granted granted Critical
Publication of KR100261190B1 publication Critical patent/KR100261190B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 센싱시 발생하는 노이즈를 두 개의 경로를 이용하여 바이패스시킴으로써 센싱속도를 개선시키기 위한 것으로서, 프로그램부, 전류미러부, 센싱부, 비교부 및 출력부를 구비한 전류센스앰프에 있어서, 상기 비교부는 전원전압(VDD)과 또다른 전원전압(VSS)사이에 직렬접속되어 ATDSUM신호에 의해 도통제어되는 제 1 트랜지스터와, 상기 제 1 트랜지스터와 연결되어 선택적으로 인가되는 전원전압(VDD)에 의해 도통제어되는 제 2 트랜지스터로 구비되어 전류센싱시 발생하는 노이즈를 1차적으로 바이패스시키는 제 1 바이패스 수단부와, 비트라인 선충전신호에 의해 도통제어되는 제 3 트랜지스터와, 상기 제 3 트랜지스터와 직렬접속되어 상기 제 2 트랜지스터의 도통제어신호에 의해 도통제어되는 제 4 트랜지스터로 구비되어 상기 제 1 바이패스 수단부에서 바이패스 시키지 못한 노이즈를 바이패스 시키는 제 2 바이패스 수단부로 구성되는 것을 특징으로 한다.

Description

전류센스앰프
본 발명은 반도체장치에 관한 것으로서, 센스앰프의 노이즈를 제거하여 센싱속도(Sense Speed)를 개선시키는데 적당하도록 한 전류센스앰프에 관한 것이다.
첨부된 도면을 참조하여 종래 센스앰프를 설명하면 다음과 같다.
도 1은 종래기술에 따른 센스앰프의 회로적 구성도이다.
종래 센스앰프는 도 1에 도시한 바와같이 센스앰프 선택신호(SAEB) 및 프로그램신호(PGMB)를 받아 선택된 메모리셀에 전원전압(VPP)을 인가하여 선택된 메모리셀을 프로그램시키는 프로그램부(10)와, 입력되는 기준전류(IRFC)에 따라 전원전압(VPP)에 의한 전류미러(Current Mirror)를 형성하는 전류미러부(20)와, 프로그램부(10)의 출력신호와 바이어스신호(BIAS),(PDRF), 비트라인신호(SENS), 인접 더미 비트라인신호(Dummy), 그리고 비트라인 선충전신호(INIT)를 받아 메모리셀 출력데이터의 전류와 기준전류(IRFC)를 센싱하는 센싱부(30)와, 센싱부(30)에서 센싱된 출력데이터의 전류와 기준전류를 비교하는 비교부(40)와, 비교부(40)에서 비교된 값을 반전증폭하여 출력하는 출력부(50)로 구성된다.
여기서, 프로그램부(10)는 전원전압(VPP)을 각각의 소오스에 인가받고, 각각의 드레인이 타측의 게이트에 접속된 피모스(PM1),(PM2)와, 상기 피모스(PM1)의 드레인에 각각의 소오스가 접속되고, 그 각각의 드레인에 전원전압(VSS)을 인가받으며, 그 게이트에 인가되는 프로그램신호(PGMB) 및 센스앰프 선택신호(SAEB)에 따라 도통제어되는 앤모스(NM1),(NM2)와, 상기 피모스(PM2)의 드레인과 전원전압(VSS)사이에 직렬접속되어 인버터(INV1),(INV2)를 통해 각각의 게이트에 인가되는 센스앰프 선택신호 및 프로그램신호(PGMB)에 따라 도통제어되는 앤모스(NM3),(NM4)와, 그 소오스에 전원전압(VPP)을 인가받고 그 드레인에 비트라인신호(SENB)를 인가받으며, 상기 피모스(PM2)의 드레인측신호에 따라 도통제어되는 피모스(PM3)와, 상기 인버터(INV1)를 통해 반전된 상기 센스앰프 선택신호(SAEB)와 읽기신호(READ)를 낸드조합하여 출력하는 낸드게이트(NAND1)로 구성되고, 또한 상기 전류미러부(20)는 그 소오스에 전원전압(VDD)을 인가받고, 그 게이트가 상기 피모스(PM4)의 게이트에 접속되어 전류미러를 형성하는 피모스(PM11)와, 각각의 소오스에 전원전압(VDD)을 인가받고 그 게이트에 인가되는 기준전류에 따라 도통제어되는 피모스(PM6),(PM8),(PM9)로 구성된다.
그리고 상기 전류센싱부(30)는 상기 프로그램부(10)에 구비된 낸드게이트(NAND1)의 출력신호와 바이어스신호(PDRF)에 따라 도통제어되어 전류미러부(20)에 전류미러를 형성시키는 직렬접속된 피모스(PM5) 및 앤모스(NM5)로 구성되고, 상기 비교부(40)는 상기 낸드게이트(NAND1)의 출력신호에 도통제어되어 상기 전류미러부(20)의 출력신호를 각각의 드레인측으로 흐르게 하는 피모스(PM7),(PM10)와, 상기 피모스(PM10)의 드레인에 그 드레인이 접속되고 그 소오스에 비트라인신호(SENS)를 인가받으며, 인가되는 바이어스신호(BIAS)에 따라 도통제어되는 앤모스(NM10)와, 그 소오스가 상기 피모스(PM7)의 드레인에 접속되고 그 게이트에 인버터(INV3)를 통해 인가되는 상기 낸드게이트(NAND1)의 출력신호에 따라 도통제어되는 앤모스(NM7)와, 그 소오스에 전원전압(VSS)을 인가받고 상기 앤모스(NM7)의 드레인과 소오스에 그 게이트와 드레인이 각각 접속되는 앤모스(NM6)와, 상기 앤모스(NM6)의 게이트에 그 게이트가 접속되고, 그 드레인에 비트라인신호를 인가받으며 그 소오스에 전원전압을 인가받아 전류미러를 형성하는 앤모스(NM8)와,상기 프로그램부(10)에 구비된 낸드게이트(NAND1)의 출력신호에 따라 도통제어되어 상기 전류미러부(20)의 출력신호를 그 드레인으로 흐르게 하는 피모스(PM12)와, 상기 피모스(PM12)의 드레인측과 전원전압(VSS)사이에 직렬접속되어 각각의 게이트에 인가되는 상기 앤모스(NM10)의 드레인측 신호에 도통제어되는 피모스(PM13) 및 앤모스(NM15)와, 그 드레인에 전원전압(VDD)을 인가받고 소오스가 상기 피모스(PM13) 및 앤모스(NM15)의 게이트에 접속되며, 그 게이트에 인가되는 상기 피모스(PM13)와 앤모스(NM15)의 접속점측 신호에 도통제어되는 앤모스(NM9)와, 전원전압(VDD)과 충전신호(DUMMY)사이에 직렬접속되어 각각의 게이트에 인가되는 전원전압(VDD)과 바이어스신호에 도통제어되는 앤모스(NM17),(NM18)와, 그 드레인과 소오스에 전원전압(VSS)을 인가받고, 그 게이트에 인가되는 바이어스신호에 도통제어되는 앤모스(NM22)와, 상기 낸드게이트(NAND1)의 출력신호에 도통제어되어 상기 피모스(PM13) 및 앤모스(NM15)의 접속점측 신호를 그 소오스로 흐르게하는 앤모스(NM16)와, 그 드레인에 반전된 상기 낸드게이트의 출력신호를 인가받고, 그 소오스에 전원전압(VSS)을 인가받으며 그 게이트에 인가되는 전류센싱부(30)에 구비된 앤모스(NM7)의 소오스측신호에 도통제어되는 앤모스(NM12)와, 그 드레인이 상기 앤모스(NM10)의 소오스에 그 드레인이 접속되고, 그 게이트에 인가되는 비트라인 선충전신호(INIT)에 따라 도통제어되는 앤모스(NM11)와, 상기 앤모스(NM11)의 소오스측 신호를 각각의 드레인에 인가받고, 각각의 소오스에 전원전압을 인가받으며, 각각의 게이트에 인가되는 바이어스신호(PDRF) 및 후에 설명할 출력부에 구비된 피모스(PM14)의 드레인측신호에 도통제어되는 앤모스(NM13),(NM14)로 구성된다.
그리고 상기 출력부(50)는 그 소오스에 전원전압을 인가받고 그 게이트에 상기 전류미러부(20)에 구비된 피모스(PM4)의 게이트신호를 인가받아 전류미러를 형성하는 피모스(PM14)와, 그 드레인이 상기 피모스(PM14)의 들인에 접속되고, 그 소오스에 전원전압(VSS)을 인가받으며, 그 게이트에 상기 비교부(40)의 출력신호에 따라 도통제어되는 앤모스(NM19)와, 상기 낸드게이트(NAND1)의 출력신호를 반전출력하는 인버터(INV3)와, 그 소오스에 전원전압(VDD)을 인가받고, 상기 앤모스(NM19)의 드레인측 신호에 따라 도통제어되는 피모스(PM15)와, 상기 피모스(PM15)의 드레인에 그 소오스가 접속되고, 그 게이트에 인가되는 상기 낸드게이트(NAND1)의 출력신호에 딸 도통제어되어 그 드레인에서 출력신호(DBUS)를 출력하는 피모스(PM16)와, 그 드레인이 상기 앤모스(NM19)의 소오스측에 접속되고 그 게이트에 인가되는 상기 앤모스(NM19)의 드레인측 신호에 따라 도통제어되는 앤모스(NM20)와, 상기 앤모스(NM20)의 소오스에 그 드레인이 접속되고, 상기 피모스(PM16)의 드레인에 그 소오스가 접속되며 그 게이트에 인가되는 인버터(INV3)를 통해 반전된 상기 낸드게이트(NAND1)의 출력신호에 따라 도통제어되는 앤모스(NM21)로 구성된다.
이하, 상기와 같이 구성된 종래 센스앰프의 동작을 설명한다.
먼저, DELFRRL 동작시에는 프로그램부(10)에는 읽기동작신호(READ)가 고전위로 인가되고 센스앰프 선택신호(SAEB) 및 프로그램신호(PGMB)는 저전위로 인가된다.
이에따라 앤모스(NM3),(NM4)가 도통되어 피모스(PM3)의 게이트에 전원전압(VSS)을 인가하게 된다.
또한 상기 피모스(PM2)는 전원전압(VSS)을 비트라인신호(SENS)로 입력하게 된다. 또한 인버터(INV1)를 통해 반전된 센스앰프 선택신호(SAEB)를 인가받고, 읽기동작신호(READ)를 인가받아 낸드조합하여 출력하는 낸드게이트(NAND1)의 출력신호는 저전위로 인가되어, 피모스(PM5),(PM7),(PM10),(PM12),(PM16) 및 인버터(INV3)를 통해 앤모스(NM21)를 턴온시킨다.
그 다음, 채널폭이 큰 앤모스(NM10),(NM18)은 인가되는 바이어스신호(BIAS)에 의해 도통되어 각각의 소오스에 접속된 비트라인을 각각의 드레인에 인가되는 비트라인신호(SENS) 및 충전신호(DUMMY)와 문턱전압의 차로 충전한다.
이와같은 동작으로 앤모스(NM6)는 전류를 밀러링하게 되며, 그 앤모스(NM6)의 브랜치를 통해 흐르는 전류는 기준셀 전류의 1/2정도가 흐르게 된다.
그러나 상기와 같이 적은양의 전류로는 비트라인과 더미라인의 선충전이 용이하지 않아 비트라인 선충전신호(INIT)를 이용하여 앤모스(NM11)를 텅온시켜 앤모스(NM13)를 통해 3배 높은 전류로 선충전한다.
그 다음, 센스앰프의 풀업 브랜치인 피모스(PM11),(PM14)를 통해 전류가 흐르지 않는 경우는 앤모스(NM14)가 턴온되어 비트라인을 전원전압(VSS)갑승로 방전시키며, 센스앰프의 출력신호(DBUS)가 플립(FLIP)되면서 앤모스(NM14)가 턴오프되는 부궤환루프를 형성하게 된다.
이어, 도 2는 종래 센스앰프의 주요부분 파형도로서 이에 도시된 바와같이 메모리셀이 소거된 상태라면, 앤모스(NM9)의 소오스 및 피모스(PM13)와 앤모스(NM15)의 게이트측에 인가되는 신호는 앤모스(NM10)의 소오스측에 인가되는 신호를 따라가게 된다.
또한, 상기 앤모스(NM9)의 게이트측 및 직렬접속된 피모스(PM13) 및 앤모스(NM15)의 접속점측 전압은 상기 앤모스(NM9)의 소오스측 전압보다 문턱전압값 만큼 높게된다.
상기 앤모스(NM9)의 게이트측신호를 그 게이트에 인가받은 출력부(50)에 구비된 앤모스(NM19)의 드레인측 신호에 도통제어되는 피모스(PM15)가 도통되어 센스앰프의 출력신호(DBUS)는 전원전압값으로 출력된다. 즉, 논리 "1"값으로 출력된다.
또한 프로그램된 메모리셀을 센싱하는 경우에는 상기 앤모스(NM9)의 소오스측 및 피모스(PM13)와 앤모스(NM15)의 게이트의 신호는 전원전압(VDD)갑이 되며, 이에따라 앤모스(NM15)가 턴온되어 상기 피모스(PM13)와 그 앤모스(NM15)의 접속점측 전압은 전원전압(VSS)이 된다.
또한, 그 전원전압(VSS)을 그 게이트에 인가받은 출력부(50)에 구비된 앤모스(NM19)는 턴오프된다.
이때, 피모스(PM14)를 턴온시켜 앤모스(NM20)를 턴온시킴으로써, 센스앰프의 출력신호(DBUS)는 전원전압(VSS)값인 저전위로 출력된다.
그러나 상기와 같은 종래 센스앰프는 앤모스(NM13)를 통해 센싱이 시작되기 바로 직전까지 기준 셀 커런트의 3배 이상의 커런트를 센스노드에 흐르게 한다.
이후, 커런트 패스(PATH)를 끊으면 순수 셀 커런트만이 남게되어 센싱을 가능하게 하는 방법이나, 센스라인은 궁극적으로 비트라인 로딩(Loading)(저항과 캐패시터를 포함)을 포함하므로 많은 전류를 방전하다가 전류패스(PATH)를 급하게 끊으면 캐패시티브 커플링(Capacitive Coupling)(비트라인 로딩에 기인)에 의한 노이즈가 발생된다.
이러한 노이즈는 "하이(high)"로 유지하려 했던 센스앰프의 출력신호가 "로우"로 뒤집혔다가 다시 "하이"로 가게되는 문제를 야기시킨다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, ATD(Address Transition Detection)를 이용하여 센싱시점에 센싱시 발생하는 노이즈를 최소화하는데 적당한 전류센스앰프를 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 전류센스앰프의 회로적구성도
도 2는 종래기술에 따른 전류센스앰프의 주요부분의 파형도
도 3은 본 발명의 전류센스앰프의 회로적구성도
도 4a 내지 4b는 본 발명의 전류센스앰프에 따른 전류파형 및 노이즈신호를 도시한 그래프
도면의 주요부분에 대한 부호의 설명
100 : 프로그램부 200 : 전류미러부
300 : 센싱부 400 : 비교부
400a : 제 1 바이패스수단부 400b : 제 2 바이패스수단부
500 : 출력부
상기의 목적을 달성하기 위한 본 발명의 전류센스앰프는 프로그램부, 전류미러부, 센싱부, 비교부 및 출력부를 구비한 전류센스앰프에 있어서, 상기 비교부는 전원전압(VDD)과 또다른 전원전압(VSS)사이에 직렬접속되어 ATDSUM신호에 의해 도통제어되는 제 1 트랜지스터와, 상기 제 1 트랜지스터와 연결되어 선택적으로 인가되는 전원전압(VDD)에 의해 도통제어되는 제 2 트랜지스터로 구비되어 전류센싱시 발생하는 노이즈를 1차적으로 바이패스시키는 제 1 바이패스 수단부와, 비트라인 선충전신호에 의해 도통제어되는 제 3 트랜지스터와, 상기 제 3 트랜지스터와 직렬접속되어 상기 제 2 트랜지스터의 도통제어신호에 의해 도통제어되는 제 4 트랜지스터로 구비되어 상기 제 1 바이패스 수단부에서 바이패스 시키지 못한 노이즈를 바이패스 시키는 제 2 바이패스 수단부로 구성되는 것을 특징으로 한다.
이하, 본 발명의 전류센스앰프를 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 본 발명은 종래기술에 따른 센스앰프의 구성에서 메모리셀의 출력데이타의 전류와 기준전류를 비교하는 비교부에 앤모스(NM30),(NM31)(후에 설명하기로 함)를 추가로 구성하였고 상기 앤모스(NM11)의 온/오프 제어신호를 ATDSUM신호를 사용한다.
도 3은 본 발명의 전류센스앰프에 따른 회로적구성도이다.
도 3에 도시한 바와같이 본 발명의 전류센스앰프는 읽기동작신호(READ), 센스앰프 선택신호(SAEB) 및 프로그램신호(PGMB)를 인가받아 선택된 메모리셀에 전원전압(VPP)을 인가하여 상기 선택된 메모리셀을 프로그램시키는 프로그램부(100)와, 입력되는 기준전류(IRFC)에 따라 전원전압(VDD)에 의한 전류미러를 형성하는 전류미러부(200)와, 상기 프로그램부(100)의 출력신호와 바이어스신호(BIAS),(PDRF), 비트라인신호(SENS), 더미 비트라인신호(DUMMY), 비트라인 선충전신호(INIT), ATDSUM신호를 인가받아 출력데이터의 전류와 기준전류를 센싱하는 센싱부(300)와, 상기 센싱부(30)에서 센싱된 출력데이터의 전류와 기준전류를 비교하는 비교부(400)와, 상기 비교부(400)에서 비교된 값을 반전증폭하여 출력하는 출력부(500)를 포함하여 구성된다.
본 발명은 종래의 센스앰프에 비해 비교부를 제외한 부분은 동일하므로 비교부만을 상세하게 설명하기로 한다.
도 3에 도시한 바와같이 본 발명의 비교부(400)는 프로그램부(100)에 구비된 낸드게이트(NAND1)의 출력신호에 따라 도통제어되어 전류미러부(200)의 출력신호를 그 드레인으로 흐르게 하는 피모스(PM12)와, 상기 피모스(PM12)의 드레인측과 전원전압(VSS)사이에 직렬접속되어 각각의 게이트에 인가되는 상기 앤모스(NM10)의 드레인측 신호에 의해 도통제어되는 피모스(PM13) 및 앤모스(NM15)와, 그 드레인에 전원전압(VDD)을 인가받고 소오스가 상기 피모스(PM13) 및 앤모스(NM15)의 게이트에 접속되며, 그 게이트에 인가되는 상기 피모스(PM13)와 앤모스(NM15)의 접속점측 신호에 의해 도통제어되는 앤모스(NM9)와, 전원전압(VDD)과 충전신호(DUMMY)사이에 직렬접속되어 각각의 게이트에 인가되는 전원전압(VDD)과 바이어스신호에 의해 도통제어되는 앤모스(NM17),(NM18)와, 그 드레인과 소오스에 전원전압(VSS)을 인가받고, 그 게이트에 인가되는 바이어스신호에 도통제어되는 앤모스(NM22)와, 상기 낸드게이트(NAND1)의 출력신호에 의해 도통제어되어 상기 피모스(PM13) 및 앤모스(NM15)의 접속점측 신호를 그 소오스로 흐르게하는 앤모스(NM16)와, 그 드레인에 반전된 상기 낸드게이트의 출력신호를 인가받고, 그 소오스에 전원전압(VSS)을 인가받으며 그 게이트에 인가되는 전류센싱부(300)에 구비된 앤모스(NM7)의 소오스측신호에 의해 도통제어되는 앤모스(NM12)와, 그 드레인이 상기 앤모스(NM10)의 소오스에 접속되고, 그 게이트에 인가되는 ATDSUM신호에 따라 도통제어되는 앤모스(NM11)와, 상기 앤모스(NM11)의 소오스측신호를 각각의 드레인에 인가받고, 각각의 소오스에 전원전압을 인가받으며, 각각의 게이트에 인가되는 바이어스신호(PDRF) 및 후에 설명할 출력부에 구비된 피모스(PM14)의 드레인측신호에 의해 도통제어되는 앤모스(NM13),(NM14)와, 그 드레인이 비트라인신호(SENS)를 인가받으며, 그 게이트에 인가되는 비트라인 선충전신호(INIT)에 의해 도통제어되는 앤모스(NM31)와, 그 드레인에 상기 앤모스(NM31)의 소오스가 접속되고 그 소오스는 전원전압(VSS)을 인가받으며, 상기 게이트에 인가되는 바이어스신호(PDRF)에 의해 도통제어되는 앤모스(NM30)을 포함하여 구성된다.
여기서, 상기 ATDSUM신호에 의해 도통제어되는 앤모스(NM11)와, 상기 앤모스(NM11)과 연결되는 앤모스(NM13)(NM14)에 의해 제 1 바이패스수단부(400a)가 구성되고, 상기 INIT신호에 의해 도통제어되는 앤모스(NM31)와, 상기 앤모스(NM31)와 직렬연결되는 앤모스(NM30)에 의해 제 2 바이패스 수단부(400b)가 구성된다.
상기의 구성에 기술된 바와같이 비교부(400)에 구비된 앤모스(NM11)의 게이트입력이 종래 비트라인 선충전신호(INIT)에서 ATDSUM신호로 바뀌었다.
그리고 비트라인 선충전신호(INIT)를 게이트입력으로 하고 그 드레인은 상기 비트라인신호(SENS)를 받는 앤모스(NM31)과, 상기 피모스(PM6)와 앤모스(NM6)에 의해 이루어지는 전류미러부의 입력이 게이트로 입력되고 그 소오스는 전원전압(VSS)와 접속되는 앤모스(NM30)을 추가로 구성하였다.
여기서, 도 4에는 도시되지 않았지만, 앤모스(NM11)(NM31)는 6/1㎛정도로 서로 동일한 사이즈를 갖는다.
하지만, 앤모스(NM30)는 앤모스(NM13)의 1/3정도의 사이즈를 갖는다.
다시말해서, 피모스(PM6)와 앤모스(NM6)으로 이루어지는 커런트브랜치의 앤모스(NM6)과 동일하거나 약간 큰 사이즈이다.
상기와 같이 구성된 본 발명의 전류센스앰프의 동작을 설명하면 다음과 같다.
기본적인 동작은 종래기술과 동일하지만 종래 비트라인 선충전신호(INIT)의 2/3크기의 ATDSUM신호를 어드레스 변화시에 만들어내어 센스앰프의 센싱시에 사용하다는 점에서 차이가 있다.
즉, 도 3에서 도시된 바와같이 비트라인 선충전신호(INIT)와 ATDSUM신호가 모두 "하이(HIGH)"가 되어 도 4에 도시된 센스노드(A점)를 거쳐 많은 양의 전류(즉, 기준전류(IRFC)의 4배)를 상기 앤모스(NM11)과 (NM13)으로 방출한다.
또한 앤모스(NM31)와 (NM30)으로 방출한다.
따라서, 상기 많은 양의 전류는 두 개의 경로(Path)를 통해 방출된다.
이로인해 도 4에 도시된 B점의 전위는 "로우(LOW)"가 되어 마치 이레이스 셀(ERASED CELL)을 센싱할 때와 동일해진다.
결과적으로 최종 출력부(500)의 출력단의 전위는 "하이(HIGH)"가 된다.
이어서, 상기 앤모스(NM11)을 턴-온시키는 ATDSUM신호가 "LOW"가 되며 이로인해 상기 A점의 전위가 기준전류의 4배에 상당하는 전류량에서 기준전류의 양만큼으로 조절된다.
따라서 앤모스(NM11)이 턴-온되기 바로 이전까지 기준전류의 3배의 전류를 흘려주고 있었기 때문에 상기와 같이 기준전류의 양만큼으로 A점의 전위를 유지하더라도 상기 B점의 전위는 계속하여 "LOW"를 유지하게 된다.
이어, 비트라인 선충전신호(INIT)가 "HIGH"에서 "로우"로 바뀌면 상기 앤모스(NM31)에서 앤모스(NM30)로 흐르는 기준전류에 상당하는 전류도 끊기게 된다.
따라서 실질적인 센싱이 이루어져 단지 셀 커런트에 의해 상기 기준셀 커런트보다 A점으로 흘러들어가는 커런트가 많으면 "ERASED CELL"을 센싱하고 반대의 경우에는 "PROGRAMMED CELL"로 센싱하게 된다.
한편, 도 4a 내지 4b는 본 발명의 전류센스앰프에 따른 전류파형을 도시한 것이다.
도 4a에 도시한 바와같이 최초 ATDSUM신호와 INIT신호가 모두 "HIGH"인 구간에서는 도 3에 도시된 센스노드("A"점)의 전류는 피크(Peak)값을 갖는다.
따라서 "B"점은 "LOW"로 유지되고 출력부(500)의 출력신호(DBUS)는 "HIGH"로 유지된다.
이후, ATDSUM신호가 "HIGH"에서 "LOW"로 떨어지면 도 4b에 도시한 바와같이 노이즈가 발생한다.
하지만 INIT신호는 계속하여 "HIGH"를 유지하고 있기 때문에 상기 노이즈가 센싱하는데 영향을 미치지 못한다.
이는 센싱이 상기 INIT신호가 "LOW"로 떨어진 시점이 되기 때문이다.
따라서, 도 4b에 도시한 바와같이 실제로 INIT신호가 "LOW"로 떨어진 시점에서는 노이즈가 심하지 않게 되는 것을 알 수 있다.
이상 상술한 바와같이 본 발명의 전류센스앰프는 센싱시에 많은양의 전류를 흐르게 하다가 센싱을 하도록 함으로써 발생하는 노이즈를 두차례에 걸쳐 서로 다른 경로를 통해 바이패스 시킴으로써 실제로 센싱이 시작되는 시점에서는 노이즈를 최소화할 수 있는 효과가 있다.

Claims (3)

  1. 프로그램부, 전류미러부, 센싱부, 비교부 및 출력부를 구비한 전류센스앰프에 있어서,
    상기 비교부는 전원전압(VDD)과 또다른 전원전압(VSS)사이에 직렬접속되어 ATDSUM신호에 의해 도통제어되는 제 1 트랜지스터와, 상기 제 1 트랜지스터와 연결되어 선택적으로 인가되는 전원전압(VDD)에 의해 도통제어되는 제 2 트랜지스터로 구비되어 전류센싱시 발생하는 노이즈를 1차적으로 바이패스시키는 제 1 바이패스 수단부와;
    비트라인 선충전신호에 의해 도통제어되는 제 3 트랜지스터와, 상기 제 3 트랜지스터와 직렬접속되어 상기 제 2 트랜지스터의 도통제어신호에 의해 도통제어되는 제 4 트랜지스터로 구비되어 상기 제 1 바이패스 수단부에서 바이패스시키지 못한 노이즈를 바이패스시키는 제 2 바이패스 수단부를 더 포함하여 구성되는 것을 특징으로 하는 전류센스앰프.
  2. 제 1 항에 있어서,
    상기 제 1 바이패스 수단부와 제 2 바이패스 수단부는 서로 시간차를 갖고 노이즈를 바이패스시키는 것을 특징으로 하는 전류센스앰프.
  3. 제 1 항에 있어서,
    상기 제 1, 제 2, 제 3, 제 4 트랜지스터는 NMOS트랜지스터인 것을 특징으로 하는 전류센스앰프.
KR1019970038879A 1997-08-14 1997-08-14 전류센스앰프 KR100261190B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970038879A KR100261190B1 (ko) 1997-08-14 1997-08-14 전류센스앰프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038879A KR100261190B1 (ko) 1997-08-14 1997-08-14 전류센스앰프

Publications (2)

Publication Number Publication Date
KR19990016349A KR19990016349A (ko) 1999-03-05
KR100261190B1 true KR100261190B1 (ko) 2000-07-01

Family

ID=19517504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038879A KR100261190B1 (ko) 1997-08-14 1997-08-14 전류센스앰프

Country Status (1)

Country Link
KR (1) KR100261190B1 (ko)

Also Published As

Publication number Publication date
KR19990016349A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
US5999454A (en) Sense amplifier for flash memory
US4727519A (en) Memory device including a clock generator with process tracking
JPH08321194A (ja) センスアンプ回路
JP6752126B2 (ja) センスアンプ回路
JPH09330600A (ja) 半導体メモリ素子の感知増幅器
KR100267012B1 (ko) 반도체 메모리 장치의 감지 증폭기
KR100261190B1 (ko) 전류센스앰프
KR100439039B1 (ko) 반도체 메모리 장치 및 이 장치의 센스 증폭기
KR950007452B1 (ko) 프리세트 회로
US6956781B2 (en) Amplifier and semiconductor storage device using the same
KR100234715B1 (ko) 센스엠프
JPH07153287A (ja) 不揮発性半導体記憶装置
KR100261160B1 (ko) 센스앰프
KR100359854B1 (ko) 센스 앰프
KR0140161B1 (ko) 메모리 셀의 검출 및 확인 겸용회로
US6353560B1 (en) Semiconductor memory device
JP2668150B2 (ja) 不揮発性半導体記憶装置
KR20000002337A (ko) 반도체 메모리 장치의 감지 증폭기
KR100280406B1 (ko) 센스앰프구동회로
KR19990003863A (ko) 반도체 메모리 소자의 감지증폭기 제어회로
KR100230374B1 (ko) 감지증폭기
KR100273215B1 (ko) 입출력라인의기생정전용량침입방지회로
KR100596763B1 (ko) 롬의 고속동작을 위한 센스앰프
KR100204797B1 (ko) 메모리 데이터 라인의 프리차지 전위 발생장치
KR100313938B1 (ko) 이프롬셀의전원전압공급회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee