KR100234715B1

KR100234715B1 - 센스엠프

Info

Publication number: KR100234715B1
Application number: KR1019960079102A
Authority: KR
Inventors: 문태훈
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1996-12-31
Filing date: 1996-12-31
Publication date: 1999-12-15
Also published as: KR19980059757A

Abstract

본 발명은 기준셀의 전류와 프로그램된 메모리셀 출력데이터의 전류차를 크게하여 그 센싱속도를 증가시킨 센스앰프에 관한 것으로, 종래의 센스앰프는 그 비트라인을 기준셀의 전류의 3배로 선충전함으로써, 기준셀의 전류와 프로그램된 메모리셀 출력데이터의 전류차가 작아 센싱속도가 감소하는 문제점이 있었다. 이러한 문제점을 감안한 본 발명은 비트라인 선충전신호 인가시에 기준셀의 전류를 방전시켜, 기준셀의 전류와 프로그램된 메모리셀 출력데이터의 전류차를 크게하여 그 센싱속도를 증가시키는 효과가 있다.

Description

센스앰프

본 발명이 센스앰프에 관한 것으로, 특히 프로그램된 메모리셀의 데이터 읽기동작시에 센싱라인을 강제로 방전시킨후 원래의 바이어스를 인가함으로써 생성되는 전류의 센싱마진으로 이용하여 센싱속도를 증가시킨 센스앰프에 관한 것이다.

일반적으로, 메모리의 동작속도가 증가할수록 그 메모리셀에서 출력되는 데이터의 전류값은 작아지게 되고, 또한 그 메모리셀의 출력전류와 소정의 기준전류를 센싱하고, 증폭하여 출력하는 전류비교 센스앰프의 동작속도는 감소하게 되며, 이와같은 종래의 센스앰프를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 센스앰프의 회로도로서, 이에 도시된 바와같이 읽기동작신호(READ), 메모리셀선택신호(SAEB) 및 프로그램신호(PGMB)를 인가받아 선택된 메모리셀에 전원전압(VPP)을 인가하여 그 선택된 메모리셀을 프로그램시키는 프로그램부(10)와 ; 입력되는 기준전류(IREC)에 따라 전원전압(VDD)에 의한 전류미러를 형성하는 전류미러부(20)와 ; 상기 프로그램부(10)의 출력신호와 바이어스신호(BIAS)(PDRF), 비트라인신호(SENS), 충전신호(DUMMY), 비트라인 선충전신호(INIT)를 인가받아 메모리셀 출력데이터의 전류와 기준전류를 센싱하는 센싱부(30)와 ; 상기 센싱부(30)에서 센싱된 출력데이터의 전류와 기준전류를 비교하는 비교부(40)와 ; 상기 비교부(40)에서 비교되는 값은 반전증폭하여 출력하는 출력부(50)로 구성된 센스 엠프에 있어서, 그 프로그램부(10)는 전원전압(VPP)을 각각의 소스에 인가받고 그 각각의 드레인이 타측의 게이트에 접속된 피모스(PM1), (PM2)와 ; 상기 피모스(PM1)의 드레인에 각각의 소스가 접속되고, 그 각각의 드레인에 전원전압(VSS)을 인가받으며, 그 게이트에 인가되는 프로그램신호(PGMB) 및 센스엠프선택신호(SAEB)에 따라 도통제어되는 엔모스(NM1), (NM2)와 ; 상기 피모스(PM2)의 드레인측과 전원전압(VSS) 사이에 직력접속되어 각각의 게이트에 인버터(INV1), (INV2)를 통해 반전되어 인가되는 센스엠프선택신호(SAEB) 및 프로그램신호(GPMB)에 따라 도통제어되는 엔모스(NM3), (NM4)와 ; 그 소스에 전원전압(VPP)을 인가받고 그 드레인에 비트라인신호(SENS)를 인가받으며 상기 피모스(PM2)의 드레인측신호에 따라 도통제어되는 피모스(PM3)와 ; 상기 인버터(INV1)를 통해 반전된 상기 센스엠프선택신호(SAEB)와 읽기신호(READ)를 낸드조합하여 출력하는 낸드게이트(NAND1)로 구성되고, 또한 그 전류미러부(20)는 그 소스에 전원전압(VDD)을 인가받고, 그 게이트와 드레인이 접속된 피모스(PM4)와 ; 그 소스에 전원전압을 인가받고, 그 게이트가 상기 피모스(PM4)의 게이트에 접속되어 전류미러를 형성하는 피모스(PM11)와 ; 각각의 소스에 전원전압(VDD)을 인가받고, 그 게이트에 인가되는 기준전류에 따라 도통제어되는 피모스(PM6), (PM8), (PM9)로 구성된다.

그리고, 상기 전류센싱부(30)는 상기 프로그램부(10)에 구비된 낸드게이트(NAND1)의 출력신호와 바이어스신호(PDRF)에 따라 도통제어되어 전류미러부(20)에 전류미러를 형성시키는 직렬접속된 피모스(PM5) 및 엔모스(NM5)와 ; 상기 낸드게이트(NAND1)의 출력신호에 도통제어되어 상기 전류미러부(20)의 출력신호를 각각의 드레인측으로 흐르게 하는 피모스(PM7), (PM10)와 ; 상기 피모스(PM10)의 드레인에 그 소스가 접속되고, 그 드레인에 비트라인신호(SENS)를 인가받으며, 인가되는 바이어스 신호(BIAS)에 따라 도통제어되는 엔모스(NM10)와 ; 그 소스가 상기 피모스(PM7)의 드레인에 접속되고, 그 게이트에 인버터(INV3)를 통해 인가되는 상기 낸드게이트(NAND1)의 출력신호에 따라 도통제어되는 엔모스(NM7)와 ; 그 드레인에 전원전압(VSS)을 인가받고, 상기 엔모스(NM7)의 드레인과 소스에 그 소스와 게이트에 각각 접속되어, 그 드레인측 전류를 소스로 흐르게하는 엔모스(NM6)와 ; 상기 엔모스(NM6)의 게이트에 그 게이트가 접속되고, 그 드레인에 비트라인신호(SENS)를 인가받으며, 그 소스에 전원전압(VSS)을 인가받아 전류미러를 형성하는 엔모스(NM8)로 구성되며, 또한, 상기 비교부(40)는 상기 프로그램부(10)에 구비된 낸드게이트(NAND1)의 출력신호에 따라 도통제어되어 상기 전류미러부(20)의 출력신호를 그 드레인으로 흐르게 하는 피모스(PM2)와 ; 상기 피모스(PM12)의 드레인측과 전원전압(VSS)사이에 도통제어되는 직렬접속되어 각각의 게이트에 인가되는 상기 엔모스(NM10)의 드레인측 신호에 도통제어되는 피모스(PM13) 및 엔모스(NM15)와 ; 그 드레인에 전원전압(VDD)을 인가받고, 소스가 상기 피모스(PM13) 및 엔모스(NM15)의 게이트에 접속되며, 그 게이트에 인가되는 상기 피모스(PM13)와 엔모스(NM15)의 접속점측 신호에 도통제어되는 엔모스(NM19)와 ; 전원전압(VDD)과 충전신호(DUMMY)사이에 직렬접속되어, 각각의 게이트에 인가되는 전원전압(VDD)과 바이어스신호(BIAS)에 도통제어되는 엔모스(NM17), (NM18)와 ; 그 드레인과 소스에 전원전압(VSS)을 인가받고, 그 게이트에 인가되는 바이어스신호에 도통제어되는 엔모스(NM22)와 ; 상기 낸드게이트(NAND1)의 출력신호에 도통제어되어 상기 피모스(PM13) 및 엔모스(NM15)의 접속점측신호를 그 소스로 흐르게하는 엔모스(NM16)와 ; 그 드레인에 반전된 상기 낸드게이트의 출력신호를 인가받고, 그 소스에 전원전압(VSS)을 인가받으며 그 게이트에 인가되는 전류센싱부(30)에 구비된 엔모스(NM7)의 소스측신호에 도통제어되는 엔모스(NM12)와 ; 그 드레인이 상기 엔모스(NM10)의 소스에 접속되고, 그 게이트에 인가되는 비트라인선충전신호(INIT)에 따라 도통제어되는 엔모스(NM11)와 ; 상기 엔모스(NM11)의 소스측신호를 각각의 드레인에 인가받고, 각각의 소스에 전원전압(VSS)을 인가받으며, 각각의 게이트에 인가되는 바이어스신호(PDRF) 및 후에 설명할 출력부(50)에 구비된 피모스(PM14)의 드레인측 신호에 도통제어되는 엔모스(NM13), (NM14)로 구성된다. 그리고, 상기 출력부(50)는 그 소스에 전원전압(VDD)을 인가받고 그 게이트에 상기 전류미러부(20)에 구비된 피모스(PM4)의 게이트측신호를 인가받아 전류미러를 형성하는 피모스(PM14)와 ; 그 드레인이 상기 피모스(PM14)의 드레인에 접속되고, 그 소스에 전원전압(VSS)을 인가받으며, 그 게이트에 상기 비교부(40)의 출력신호에 따라 도통제어되는 엔모스(NM19)와 ; 상기 낸드게이트(NAND1)의 출력신호를 반전출력하는 인버터(INV3)와 ; 그 소스에 전원전압(VDD)을 인가받고, 상기 엔모스(NM19)의 드레인측신호에 따라 도통제어되는 피모스(PM15)와 ; 상기 피모스(PM15)의 드레인에 그 소스가 접속되고 그 게이트에 인가되는 상기 낸드게이트(NAND1)의 출력신호에 따라 도통제어되어 그 드레인에서 출력신호(DBUS)를 출력하는 피모스(PM16)와 ; 그 드레인이 상기 엔모스(NM19)의 소스측에 접속되고, 그 게이트에 인가되는 상기 엔모스(NM19)의 드레인측신호에 따라 도통제어되는 엔모스(NM20)와 ; 상기 엔모스(20)의 소스에 그 드레인이 접속되고, 상기 피모스(PM16)의 드레인에 그 소스가 접속되며, 그 게이트에 인가되는 인버터(INV3)를 통해 반전된 상기 낸드게이트(NAND1)의 출력신호에 따라 도통제어되는 엔모스(NM21)로 구성된다.

이하, 상기와 같이 구성된 종래 센스앰프의 동작을 설명한다.

먼저, 읽기 동작시에는 프로그램부(10)에는 읽기동작신호(READ)가 고전위로 인가되고, 센스앰프선택신호(SAEB) 및 프로그램신호(PGMB)는 저전위로 인가된다. 이에 따라 엔모스(NM3), (NM4)가 도통되어 피모스(PM3)의 게이트에 전원전압(VSS)을 인가하게 된다. 또한, 상기 피모스(PM2)는 전원전압(VSS)을 비트라인신호(SENS)로 입력하게 된다. 또한, 인버터(INV1)를 통해 반전된 센스앰프선택신호(SAEB)를 인가받고, 읽기동작신호(READ)를 인가받아 낸드조합하여 출력하는 낸드게이트(NAND1)의 출력신호는 저전위로 인가되어, 피모스(PM5), (PM7), (PM10), (PM12), (PM16) 및 인버터(INV3)를 통해 엔모스(NM21)를 턴온시킨다.

그 다음, 채널폭이 큰 엔모스(NM10), (NM18)은 인가되는 바이어스신호(BIAS)에 의해 도통되어 각각의 소스에 접속된 비트라인을 각각의 드레인에 인가되는 비트라인신호(SENS) 및 충전신호(DUMMY)와 문턱전압의 차로 충전한다. 이와같은 동작으로 엔모스(NM6)는 전류를 밀러링하게 되며, 그 엔모스(NM6)의 브랜치를 통해 흐르는 전류는 기준셀 전류의 1/2정도가 흐르게 된다. 그러나 상기와 같이 적은양의 전류로는 비트라인과 더미라인의 선충전이 용이하지 않아 비트라인 선충전신호(INIT)를 이용하여, 엔모스(NM11)를 턴온시켜 엔모스(NM13)를 통해 3배 높은 전류로 선충전한다.

그 다음, 센스앰프의 풀업브랜치인 피모스(PM11), (PM14)를 통해 전류가 흐르지 않는 경우는 엔모스(NM14)가 턴온되어 비트라인을 전원전압(VSS)값으로 방전시키며, 센스앰프의 출력신호(DBUS)가 플립(FLIP)되면서, 엔모스(NM14)가 턴오프되는 부궤환루프를 형성하게 된다.

그 다음, 도3은 종래 센스앰프의 주요부분 파형도로서, 이에 도시된 바와같이 메모리셀이 소거된 상태라면, 엔모스(NM9)의 소스 및 피모스(PM13)와 엔모스(NM15)의 게이트측에 인가되는 신호는 엔모스(NM10)의 소스측에 인가되는 신호를 따라가게 된다. 또한, 상기 엔모스(NM9)의 게이트측 및 직렬접속된 피모스(PM13) 및 엔모스(NM15)의 접속점측전압은 상기 엔모스(NM9)의 소스측전압 보다 문턱전압값 만큼 높게 된다.

상기 엔모스(NM9)의 게이트측신호를 그 게이트에 인가받은 출력부(50)에 구비된 엔모스(NM19)는 턴온되어 그 드레인을 전원전압(VSS)값으로 만들며, 상기 엔모스(NM19)의 드레인측 신호에 도통제어되는 피모스(PM15)가 도통되어 센스앰프의 출력신호(DBUS)는 전원전압(VDD)값으로 출력된다. 즉, 논리'1'값으로 출력된다.

또한, 프로그램된 메모리셀을 센싱하는 경우에는 상기 엔모스(NM9)의 소스측 및 피모스(PM13)와 엔모스(NM15)의 게이트의 신호는 전원전압(VDD)값이 되며, 이에 따라 엔모스(NM15)가 턴온되어, 상기 피모스(PM13)와 그 엔모스(NM15)의 접속점측전압은 전원전압(VSS)이 된다. 또한 그 전원전압(VSS)을 그 게이트에 인가받은 출력부(50)에 구비된 엔모스(NM19)는 턴오프된다. 이때 피모스(PM14)를 턴온시켜 엔모스(NM20)를 턴온시킴으로써, 센스앰프의 출력신호(DBUS)는 전원전압(VSS)값인 저전위로 출력된다.

그러나, 상기한 바와 같이 종래의 센스앰프는 전원전압이 5V이상인 경우에서는 안정적으로 동작하지만 프로그램된 셀의 데이터를 센싱하는 경우에 인접한 셀의 플로팅비트라인으로 전류의 누설이 있어, 기준셀의 전류와 프로그램된 셀의 전류가 거의 차이가 나지 않기 때문에 이를 센싱하여 증폭하는 센스앰프의 동작속도는 감소하는 문제점이 있었다.

이와같은 문제점을 감안한 본 발명은 비트라인에 저전위 전원전압을 인가한 후 정상적인 충전신호가 인가될 때 발생하는 전류를 센싱하여 기준셀의 전류와 프로그램된 셀의 전류의 차를 크게 함으로써 그 동작속도를 증가시킨 센스앰프의 제공에 그 목적이 있다.

제1도는 종래 센스앰프의 회로도.

제2도는 본 발명에 의한 센스앰프의 회로도.

제3도는 제1도에 있어서, 주요부분의 파형도.

제4도는 제2도에 있어서, 주요부분의 파형도.

제5도는 제1도 및 제2도의 비교파형도.

〈도면의 주요부분에 대한 부호의 설명〉

10 ; 프로그램부 20 ; 전류미러부

30 ; 센싱부 40 ; 비교부

50 ; 출력부 NM1~NM23 ; 엔모스

PM1~PM16 ; 피모스 NAND1 ; 낸드게이트

상기한 바와같은 목적은 비트라인을 선충전할 목적의 엔모스의 게이트에 저전위 전원전압을 인가하여 턴오프시키고, 선충전신호에 도통제어되어 비트라인신호를 전원전압값으로 변환하는 엔모스를 추가함으로써 달성되는 것으로, 이와 같은 본 발명에 의한 센스앰프를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 종래 센스앰프의 회로도로서, 이에 도시된 바와같이 읽기동작신호(READ), 메모리셀선택신호(SAEB) 및 프로그램신호(PGMB)를 인가받아 선택된 메모리셀에 전원전압(VPP)을 인가하여 그 선택된 메모리셀을 프로그램시키는 프로그램부(10)와 ; 입력되는 기준전류(IRFC)에 따라 전원전압(VDD)에 의한 전류미러를 형성하는 전류미러부(20)와 ; 상기 프로그램부(10)의 출력신호와 바이어스신호(BIAS), (PDRF), 비트라인신호(SENS), 충전신호(DUMMY), 비트라인 선충전신호(INIT)를 인가받아 비트라인을 방전시키고 메모리셀 출력데이터의 전류와 기준전류를 센싱하는 센싱부(30)와 ; 상기 센싱부(30)에서 센싱된 출력데이터의 전류와 기준전류를 비교하는 비교부(40)와 ; 상기 비교부(40)에서 비교된 값을 반전증폭하여 출력하는 출력부(50)로 구성되는 센스앰프에 있어서, 그 프로그램부(10)는 전원전압(VPP)을 각각의 소스에 인가받고 그 각각의 드레인이 타측의 게이트에 접속된 피모스(PM1), (PM2)와 ; 상기 피모스(PM1)의 드레인에 각각의 소스가 접속되고, 그 각각의 드레인에 전원전압(VSS)을 인가받으며, 그 게이트에 인가되는 프로그램신호(PGMB) 및 센스앰프선택신호(SAEB)에 따라 도통제어되는 엔모스(NM1), (NM2)와 ; 상기 피모스(PM2)의 드레인측과 전원전압(VSS) 사이에 직렬접속되어 각각의 게이트에 인버터(INV1), (INV2)를 통해 반전되어 인가되는 센스앰프선택신호(SAEB) 및 프로그램신호(PGMB)에 따라 도통제어되는 엔모스(NM3), (NM4)와 ; 그 소스에 전원전압(VPP)을 인가받고 그 드레인에 비트라인신호(SENS)를 인가받으며 상기 피모스(PM2)의 드레인축신호에 따라 도통제어되는 피모스(PM3)와 ; 상기 인버터(INV1)를 통해 반전된 상기 센스앰프선택신호(SAEB)와 읽기신호(READ)를 낸드조합하여 출력하는 낸드게이트(NAND1)로 구성되고, 또한 그 전류미러부(20)는 그 소스에 전원전압(VDD)을 인가받고, 그 게이트와 드레인이 접속된 피모스(PM4)와 ; 그 소스에 전원전압을 인가받고, 그 게이트가 상기 피모스(PM4)의 게이트에 인가돠어 전류미러를 형성하는 피모스(PM11)와 ; 각각의 소스에 전원전압(VDD)을 인가받고, 그 게이트에 인가되는 기준전류에 따라 도통제어되는 피모스(PM6), (PM8), (PM9)로 구성된다.

그리고, 상기 전류센싱부(30)는 상기 프로그램부(10)에 구비된 낸드게이트(NAND1)의 출력신호와 바이어스신호(PDRF)에 따라 도통제어되어 전류미러부(20)에 전류미러를 형성시키는 직렬접속된 피모스(PM5) 및 엔모스(NM5)와 ; 상기 낸드게이트(NAND1)의 출력신호에 도통제어되어 상기 전류미러부(20)의 출력신호를 각각의 드레인측으로 흐르게 하는 피모스(PM7), (PM10)와 ; 상기 피모스(PM10)의 드레인에 그 소스가 접속되고, 그 드레인에 비트라인신호(SENS)를 인가받으며, 인가되는 바이어스신호(BIAS)에 따라 도통제어되는 엔모스(NM10)와 ; 그 소스가 상기 피모스(PM7)의 드레인에 접속되어, 그 게이트에 인버터(INV3)를 통해 반전되어 인가되는 상기 낸드게이트(NAND1)의 출력신호에 따라 도통제어되는 엔모스(NM7)와 ; 그 드레인에 전원전압(VSS)을 인가받고, 상기 엔모스(NM7)의 드레인과 소스에 그 소스와 게이트가 각각 접속되어, 그 드레인측 전류를 소스로 흐르게 하는 엔모스(NM6)와 ; 상기 엔모스(NM6)의 게이트에 그 게이트가 접속되고, 그 드레인에 비트라인신호(SENS)를 인가받으며, 그 소스에 전원전압(VSS)을 인가받아 전류미러를 형성하는 엔모스(NM8)와 ; 그 드레인에 비트라인신호(SENS)를 인가받고, 그 소스에 전원전압(VSS)을 인가받아 그 게이트에 인가되는 비트라인 선충전신호(INIT)가 고전위로 인가되면, 비트라인을 전원전압(VSS)값으로 방전하는 엔모스(NM23)로 구성되며, 또한, 상기 비교부(40)는 상기 프로그램부(10)에 구비된 낸드게이트(NAND1)의 출력신호에 따라 도통제어되어 상기 전류미러부(20)의 출력신호를 그 드레인으로 흐르게 하는 피모스(PM12)와 ; 상기 피모스(PM12)의 드레인측과 전원전압(VSS)사이에 직렬접속되어 각각의 게이트에 인가되는 상기 엔모스(NM10)의 드레인측 신호에 도통제어되는 피모스(PM13) 및 엔모스(NM15)와 ; 그 드레인에 전원전압(VDD)을 인가받고, 소스가 상기 피모스(PM13) 및 엔모스(NM15)의 게이트에 접속되며, 그 게이트에 인가되는 상기 피모스(PM13)와 엔모스(NM15)의 접속점측 신호에 도통제어되는 엔모스(NM9)와 ; 전원전압(VDD)과 충전신호(DUMMY)사이에 직렬접속되어, 각각의 게이트에 인가되는 전원전압(VDD)과 바이어스신호(BIAS)에 도통제어되는 엔모스(NM17), (NM18)와 ; 그 드레인과 소스에 전원전압(VSS)을 인가받고, 그 게이트에 인가되는 바이어스신호에 도통제어되는 엔모스(NM22)와 ; 상기 낸드게이트(NAND1)의 출력신호에 도통제어되어 상기 피모스(PM13) 및 엔모스(NM15)의 접속점측신호를 그 소스로 흐르게 하는 엔모스(NM16)와 ; 그 드레인에 반전된 상기 낸드게이트의 출력신호를 인가받고, 그 소스에 전원전압(VSS)을 인가받으며 그 게이트에 인가되는 전류센싱부(30)에 구비된 엔모스(NM7)의 소스측신호에 도통제어되는 엔모스(NM12)와 ; 그 드레인이 상기 엔모스(NM10)의 소스에 접속되고, 그 게이트에 전원전압(VSS)을 인가받아 디스에이블되는 엔모스(NM11)와 ; 상기 엔모스(NM11)의 소스측신호를 각각의 드레인에 인가받고, 각각의 소스에 전원전압(VSS)을 인가받으며, 각각의 게이트에 인가되는 바이어스신호(PDRF) 및 후에 설명할 출력부(50)에 구비된 피모스(PM14)의 드레인측 신호에 도통제어되는 엔모스(NM13), (NM14)로 구성된다. 그리고, 상기 출력부(50)은 그 소스에 전원전압(VDD)을 인가받고 그 게이트에 상기 전류미러부(20)에 구비된 피모스(PM4)의 게이트측신호를 인가받아 전류미러를 형성하는 피모스(PM14)와 ; 그 드레인이 상기 피모스(PM14)의 드레인에 접속되고, 그 소스에 전원전압(VSS)을 인가받으며, 그 게이트에 상기 비교부(40)의 출력신호에 따라 도통제어되는 엔모스(NM19)와 ; 상기 낸드게이트(NAND1)의 출력신호를 반전출력하는 인버터(INV3)와 ; 그 소스에 전원전압(VDD)을 인가받고, 상기 엔모스(NM19)의 드레인측신호에 따라 도통제어되는 피모스(PM15)와 ; 상기 피모스(PM15)의 드레인에 그 소스가 접속되고 그 게이트에 인가되는 상기 낸드게이트(NAND1)의 출력신호에 따라 도통제어되어 그 드레인에서 출력신호(DBUS)를 출력하는 피모스(PM16)와 ; 그 드레인이 상기 엔모스(NM19)의 소스측에 접속되고, 그 게이트에 인가되는 상기 엔모스(NM19)의 드레인측신호에 따라 도통제어되는 엔모스(NM20)와 ; 상기 엔모스(NM20)의 소스에 그 드레인이 접속되고, 상기 피모스(PM16)의 드레인에 그 소스가 접속되며, 그 게이트에 인가되는 인버터(INV3)를 통해 반전된 상기 낸드게이트(NAND1)의 출력신호에 따라 도통제어되는 엔모스(NM21)로 구성된다.

이하, 상기와 같이 구성된 본 발명에 의한 센스앰프의 동작을 설명한다.

먼저, 읽기 동작시에는 프로그램부(10)에는 읽기동작신호(READ)가 고전위로 인가되고, 센스앰프선택신호(SAEB) 및 프로그램신호(PGMB)는 저전위로 인가된다. 이에 따라 엔모스(NM3),(NM4)가 도통되어 피모스(PM3)의 게이트에 전원전압(VSS)을 인가하게 된다. 또한, 상기 피모스(PM2)는 전원전압(VSS)을 비트라인신호(SENS)로 입력하게 되며, 인버터(INV1)를 통해 반전된 센스앰프선택신호(SAEB)를 인가받고, 읽기동작신호(READ)를 인가받아 낸드조합하여 출력하는 낸드게이트(NAND1)의 출력신호는 저전위로 인가되어, 피모스(PM5), (PM7), (PM10), (PM12), (PM16) 및 인버터(INV3)를 통해 엔모스(NM21)를 턴온시킨다.

그 다음, 채널폭이 큰 엔모스(NM10), (NM18)은 인가되는 바이어스신호(BIAS)에 의해 도통되어 각각의 소스된 접속에 비트라인을 각각의 드레인에 인가되는 비트라인신호(SENS) 및 충전신호(DUMMY)와 문턱전압의 차로 충전한다. 이와같은 동작으로 엔모스(NM6)는 전류를 밀러링하게 되며, 그 엔모스(NM6)의 브랜치를 통해 흐르는 전류는 기준셀 전류의 1/2정도가 흐르게 된다. 또한, 비트라인 선충전신호(INIT)가 고전위로 인가되면 엔모스(NM23)가 턴온되고, 이에 따라 기준셀의 전류는 엔모스(NM10), (NM23)를 통해 접지로 흐르게 된다. 즉 종래에는 엔모스(NM11)를 턴온시켜 3배 높은 전위로 선충전한 것에 반해 본 발명에서는 비트라인을 방전시킨다.

그 다음, 도4는 종래 센스앰프의 주요부분 파형도로서, 이에 도시된 바와같이 메모리셀이 소거된 상태라면. 엔모스(NM9)의 소스 및 피모스(PM13)와 엔모스(NM15)의 ; 게이트측에 인가되는 신호는 0.8V가량을 나타내며, 이로인해 상기 엔모스(NM9)의 게이트측 및 직렬접속된 피모스(PM13) 및 엔모스(NM15)의 접속점측전압은 비트라인 선충전신호(INIT)가 고전위로 인가되는 동안은 거의 전원전압(VDD)에 가까운 전압값으로 충전되며, 선충전신호(INIT)가 디스에이블되면 도5에 도시된 바와같이 센스신호는 급격히 전류가 줄어들어 전류가 흐르지 않거나, 역으로 전류가 흐르게 된다.

그 다음, 상기 엔모스(NM9)의 게이트측신호를 그 게이트에 인가받은 출력부(50)에 구비된 엔모스(NM19)는 턴온되어 그 드레인을 전원전압(VSS)값으로 만들며, 상기 엔모스(NM19)의 드레인측 신호에 도통제어되는 피모스(PM15)가 도통되어 센스앰프의 출력신호(DBUS)는 전원전압(VDD)값으로 출력된다. 즉, 논리'1'값으로 출력된다.

또한, 프로그램된 메모리셀을 센싱하는 경우에는 기준셀의 기준전류가 방전된 상태이기 때문에 프로그램된 메모리셀의 전류와 그 값의 차이가 크게 되며, 이에 따라 상기 엔모스(NM9)의 소스측 및 피모스(PM13)와 엔모스(NM15)의 게이트의 신호는 전원전압(VDD)값이 되며, 이에 따라 엔모스(NM15)가 턴온되어, 상기 피모스(PM13)와 그 엔모스(NM15)의 접속점측전압은 전원전압(VSS)이 된다. 또한 그 전원전압(VSS)을 그 게이트에 인가받은 출력부(50)에 구비된 엔모스(NM19)는 턴오프된다. 이때 피모스(PM14)를 턴온시켜 엔모스(NM20)를 턴온시킴으로써, 센스앰프의 출력신호(DBUS)는 전원전압(VSS)값인 저전위로 출력된다.

상기한 바와같이 본 발명에 의한 센스엠프는 기준셀의 전류값과 프로그램된 메모리셀의 전류값의 차를 크게하여 그 센싱속도를 증가시켜, 센스앰프의 동작속도를 증가시키는 효과가 있다.

Claims

읽기동작신호(READ), 메모리셀선택신호(SAEB) 및 프로그램신호(PGMB)를 인가받아 선택된 메모리셀에 전원전압(VPP)을 인가하여 그 선택된 메모리셀을 프로그램시키는 프로그램부(10)와 ; 입력되는 기준전류(IRFC)에 따라 전원전압(VDD)에 위한 전류미러를 형성하는 전류미러부(20)와 ; 상기 프로그램부(10)의 출력신호와 바이어스신호(BIAS), (PDRF), 비트라인신호(SENS), 충전신호(DUMMY), 비트라인 선충전신호(INIT)를 인가받아 비트라인을 방전시키고, 메모리셀 출력데이터의 전류와 기준전류를 센싱하는 센싱부(30)와 ; 상기 센싱부(30)에서 센싱된 출력데이터의 전류와 기준전류를 비교하는 비교부(40)와 ; 상기 비교부(40)에서 비교된 값을 반전증폭하여 출력하는 출력부(50)로 구성하여 된 것을 특징으로 하는 센스앰프.
제1항에 있어서, 프로그램부(10)는 전원전압(VPP)을 각각의 소스에 인가받고 그 각각의 드레인에 타측의 게이트에 접속된 피모스(PM1), (PM2)와 ; 상기 피모스(PM1)의 드레인에 각각의 소스가 접속되고, 그 각각의 드레인에 전원전압(VSS)을 인가받으며, 그 게이트에 인가되는 프로그램신호(PGMB) 및 센스앰프선택신호(SAEB)에 따라 도통제어되는 엔모스(NM1), (NM2)와 ; 상기 피모스(PM2)의 드레인측과 전원전압(VSS) 사이에 직렬 접속되어 각각의 게이트에 인버터(INV1), (INV2)를 통해 반전되어 인가되는 센스앰프선택신호(SAEB) 및 프로그램신호(GPMB)에 따라 도통제어되는 엔모스(NM3), (NM4)와 ; 그 소스에 전원전압(VPP)을 인가받고 그 드레인에 비트라인신호(SENS)를 인가받으며 상기 피모스(PM2)의 드레인측신호에 따라 도통제어되는 피모스(PM3)와 ; 상기 인버터(INV1)를 통해 반전된 상기 센스앰프선택신호(SAEB)와 읽기신호(READ)를 낸드조합하여 출력하는 낸드게이트(NAND1)로 구성하여 된 것을 특징으로 하는 센스앰프.
제1항에 있어서, 전류미러부(20)는 그 소스에 전원전압(VDD)을 인가받고, 그 게이트와 드레인이 접속된 피모스(PM4)와 ; 그 소스에 전원전압을 인가받고, 그 게이트가 상기 피모스(PM4)의 게이트에 인가되어 전류미러를 형성하는 피모스(PM11)와 ; 각각의 소스에 전원전압(VDD)을 인가받고, 그 게이트에 인가되는 기준전류에 따라 도통제어되는 피모스(PM6), (PM8), (PM9)로 구성하여 된 것을 특징으로 하는 센스앰프.
제1항에 있어서, 전류센싱부(30)는 상기 프로그램부(10)에 구비된 낸드게이트(NAND1)의 출력신호와 바이어스신호(PDRF)에 따라 도통제어되어 전류미러부(20)에 전류미러를 형성시키는 직렬접속된 피모스(PM5) 및 엔모스(NM5)와 ; 상기 낸드게이트(NAND1)의 출력신호에 도통제어되어 상기 전류미러부(20)의 출력신호를 각각의 드레인측으로 흐르게 하는 피모스(PM7), (PM10)와 ; 상기 피모스(PM10)의 드레인에 그 소스가 접속되고, 그 드레인에 비트라인신호(SENS)를 인가받으며, 인가되는 바이어스신호(BIAS)에 따라 도통제어되는 엔모스(NM10)와 ; 그 소스가 상기 피모스(PM7)의 드레인에 접속되고, 그 게이트에 인버터(INV3)를 통해 인가되는 상기 낸드게이트(NAND1)의 출력신호에 따라 도통제어되는 엔모스(NM7)와 ; 그 드레인에 전원전압(VSS)을 인가받고, 상기 엔모스(NM7)의 드레인과 소스에 그 소스와 게이트가 각각 접속되어, 그 드레인측 전류를 소스로 흐르게 하는 엔모스(NM6)와 ; 상기 엔모스(NM6)의 게이트에 그 게이트가 접속되고, 그 드레인에 비트라인신호(SENS)를 인가받으며, 그 소스에 전원전압(VSS)을 인가받아 전류미러를 형성하는 엔모스(NM8)와 ; 그 드레인에 비트라인신호(SENS)를 인가받고, 그 소스에 전원전압(VSS)을 인가받아 그 게이트에 인가되는 비트라인 선충전신호(INIT)가 고전위로 인가되면. 비트라인을 전원전압(VSS)값으로 방전하는 엔모스(NM23)로 구성하여 된 것을 특징으로 하는 센스앰프.
제1항에 있어서, 출력부(50)는 그 소스에 전원전압(VDD)을 인가받고 그 게이트에 상기 전류미러부(20)에 구비된 피모스(PM4)의 게이트측신호를 인가받아 전류미러를 형성하는 피모스(PM14)와 ; 그 드레인이 상기 피모스(PM14)의 드레인에 접속되고, 그 소스에 전원전압(VSS)을 인가받으며, 그 게이트에 상기 비교부(40)의 출력신호에 따라 도통제어되는 엔모스(NM19)와 ; 상기 낸드게이트(NAND1)의 출력신호를 반전출력하는 인버터(INV3)와 ; 그 소스에 전원전압(VDD)을 인가받고, 상기 엔모스(NM19)의 드레인측신호에 따라 도통제어되는 피모스(PM15)와 ; 상기 피모스(PM15)의 드레인에 그 소스가 접속되고 그 게이트에 인가되는 상기 낸드게이트(NAND1)의 출력신호에 따라 도통제어되어 그 드레인에서 출력신호(DBUS)를 출력하는 피모스(PM16)와 ; 그 드레인이 상기 엔모스(NM19)의 소스측에 접속되고, 그 게이트에 인가되는 상기 엔모스(NM19)의 드레인측신호에 따라 도통제어되는 엔모스(NM20)와 ; 상기 엔모스(NM20)의 소스에 그 드레인이 접속되고, 상기 피모스(PM16)의 드레인에 그 소스가 접속되며, 그 게이트에 인가되는 인버터(INV3)를 통해 반전된 상기 낸드게이트(NAND1)의 출력신호에 따라 도통제어되는 엔모스(NM21)로 구성하여 된 것을 특징으로 하는 센스앰프.
제1항에 있어서, 비교부(40)는 상기 프로그램부(10)에 구비된 낸드게이트(NAND1)의 출력신호에 따라 도통제어되어 상기 전류미러부(20)의 출력신호를 그 드레인으로 흐르게 하는 피모스(PM12)와 ; 상기 피모스(PM12)의 드레인측과 전원전압(VSS)사이에 직렬접속되어 각각의 게이트에 인가되는 상기 엔모스(NM10)의 드레인측 신호에 도통제어되는 피모스(PM13) 및 엔모스(NM15)와 ; 그 드레인에 전원전압(VDD)을 인가받고, 소스가 상기 피모스(PM13) 및 엔모스(NM15)의 게이트에 접속되며, 그 게이트에 인가되는 상기 피모스(PM13)와 엔모스(NM15)의 접속점측 신호에 도통제어되는 엔모스(NM9)와 ; 전원전압(VDD)과 충전신호(DUMMY)사이에 직렬접속되어, 각각의 게이트에 인가되는 전원전압(VDD)과 바이어스신호(BIAS)에 도통제어되는 엔모스(NM17), (NM18)와 ; 그 드레인과 소스에 전원전압(VSS)을 인가받고, 그 게이트에 인가되는 바이어스신호에 도통제어되는 엔모스(NM22)와 ; 상기 낸드게이트(NAND1)의 출력신호에 도통제어되어 상기 피모스(PM13) 및 엔모스(NM15)의 접속점측신호를 그 소스로 흐르게하는 엔모스(NM16)와 ; 그 드레인에 반전된 상기 낸드게이트의 출력신호를 인가받고, 그 소스에 전원전압(VSS)을 인가받으며 그 게이트에 인가되는 전류센싱부(30)에 구비된 엔모스(NM7)의 소스측신호에 도통제어되는 엔모스(NM12)와 ; 그 드레인이 상기 엔모스(NM10)의 소스에 접속되고, 그 게이트에 전원전압(VSS)을 인가받아 디스에이블되는 엔모스(NM11)와 ; 상기 엔모스(NM11)의 소스측신호를 각각의 드레인에 인가받고, 각각의 소스에 전원전압(VSS)을 인가받으며, 각각의 게이트에 인가되는 바이어스신호(PDRF) 및 상기 출력부(50)에 구비된 피모스(PM14)의 드레인측 신호에 도통제어되는 엔모스(NM13), (NM14)로 구성하여 된 것을 특징으로 하는 센스앰프.