KR100260988B1 - 보오 레이트 생성 장치 - Google Patents

보오 레이트 생성 장치 Download PDF

Info

Publication number
KR100260988B1
KR100260988B1 KR1019970061118A KR19970061118A KR100260988B1 KR 100260988 B1 KR100260988 B1 KR 100260988B1 KR 1019970061118 A KR1019970061118 A KR 1019970061118A KR 19970061118 A KR19970061118 A KR 19970061118A KR 100260988 B1 KR100260988 B1 KR 100260988B1
Authority
KR
South Korea
Prior art keywords
match
signal
baud rate
count
reference value
Prior art date
Application number
KR1019970061118A
Other languages
English (en)
Other versions
KR19980042588A (ko
Inventor
시게미 스노우치
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR19980042588A publication Critical patent/KR19980042588A/ko
Application granted granted Critical
Publication of KR100260988B1 publication Critical patent/KR100260988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits

Abstract

데이터 통신 시스템의 보오 레이트 생성 장치는, 클록 신호의 클록을 카운트하여 송신 및 수신 카운트를 각각 생성하는 제1 및 제2카운터와, 송신 또는 수신 카운트 및 기준치 간의 일치함을 각각 검출하여 송신 보오 레이트 신호 또는 수신 보오 레이트 신호를 생성하는 제1 및 제2일치 검출 회로와, 상기 송신 보오 레이트 신호 및 수신 보오 레이트 신호 간의 일치함을 검출하는 제3일치 검출 회로와, 불일치가 제3일치 검출부에서 나타나면 재송신하기 위해 송신국 및 수신국을 제어하는 제어부를 포함한다. 송신 에러가 나타나면 신속한 데이터 재송신이 얻어질 수 있다.

Description

보오 레이트 생성 장치
본 발명은 보오 레이트 생성 장치에 관한 것으로, 보다 구체적으로는 마이크로 컴퓨터 간의 통신에 이용되는 비동기성 통신에서의 비동기 보오 레이트 생성 회로에 관한 것이다.
일반 비동기식 통신(Universal Asynchronous Receiver/Transmitter, 이하 UART)방식은 시리얼 통신 방식으로서 마이크로 컴퓨터 간의 통신에 널리 이용되고 있다. 고속의 전송률로 많은 양의 데이터를 확실히 전송하는 것은 UART에서는 중요하다.
두 DTE(Data Terminal Equipment) 간에 통신하는 UART 방식은 복귀 경로가 없는 한 방향 통신, 양방향 통신이지만 시간적으로 중첩되지 않는 반이중 통신, 및 이중의 완전 양방향 통신이 가능한 전이중 통신을 포함하는 모드 중 어느 한 모드에 이용된다. UART 방식에 있어서, 보오 레이트나 초당 비트 수와 같은 소정의 전송 속도로 송수신을 위한 각각의 프레임에 의해 데이터가 송신된다.
통상적인 마이크로 컴퓨터들 중의 하나는 NEC사가 제조한 μPD78054로서 공지되어 있는 단일칩 마이크로 컴퓨터(참조 : 사용자 매뉴얼 μPD78054, μPD78054Y서브 시리즈 8비트 단일칩 마이크로 컴퓨터, 자료 번호 IEU-824B, 제3판, 416쪽, 1995, NEC 문헌 1)이다. 제1도는 반이중 및 전이중에 모두 적용 가능한 종래의 보오 레이트 생성 회로를 도시하는 흐름도이다. 종래의 보오 레이트 생성 회로는 비동기 모드에서 송수신을 행하며, 클록 CK를 카운트하여 송신 카운트 CT를 생성시키는 제1프로그래머블 카운터(11)와, 클록 CK을 카운트하여 수신 카운트 CR을 생성하는 제2프로그래머블 카운터(13)와, 도시되어 있지 않은 제어 레지스터로부터 송신된 설정 신호 BQ에 응답하여 지정 기준치 Q를 설정하는 디코더(12)와, 카운트 CT 또는 CR과 기준치 Q와의 일치 이후에 보오 레이트가 검출될 때 보오 레이트 신호 BT 및 BR을 생성하는 일치 검출 회로(14, 15)를 포함한다.
제2도는 데이터 송수신을 위한 UART 데이터 포맷을 도시하는 타이밍 차트, 및 송신국과 수신국 간에 보오 레이트가 일치되거나 불일치되는 경우를 도시하는 보오 레이트의 타이밍 클록이다. 제1도 및 제2도를 참조하면, 반이중 송신을 행하기 이전에, 기준치 Q는 설정 신호 BQ에 응답하여 디코더(12)에서 설정된다. 송신국의 제1프로그래머블 카운터(11)는 클록 CK을 카운트하여 송신 카운트 CT를 생성시키는 송신 이네이블 신호 ET에 응답하여 활성화된다. 송신국의 제1일치 검출 회로(14)는 기준치 Q 및 송신 카운트 CT가 일치된 이후에 요청받은 송신 보오 레이트 신호 BT를 공급한다. 이와 유사하게, 수신국의 제2프로그래머블 카운터(13)는 클록 CK을 카운트하여 수신 카운트 CR를 생성시키는 수신 이네이블 신호 ER에 응답하여 활성화된다. 수신국의 제2일치 검출 회로(15)는 지정치 Q 및 수신 카운트 CR이 일치된 이후에 요청받은 수신 보오 레이트 신호 BR를 생성한다.
제2도에서, UART 포맷의 한 프레임의 데이터는 개시 비트 ST, 7이나 8비트를 포함하는 문자 비트 DO-D6/D7, 패리티 비트 P, 2비트를 포함하는 정지 비트 SP를 포함하고 있다. 패리티 비트 P는 짝/홀 패리티 또는 0 패리티/패리티 무(none)를 나타낸다. 각각의 비트는 특정 보오 레이트로 송수신된다.
송신국의 프로그래머블 카운터(11) 및 수신국의 프로그래머블 카운터(13)가 정상적으로 동작하여 제2도의 케이스 #1에 도시된 바와 같은 보오 레이트를 정확하게 생성할 때에, 패리티 비트 P 및 정지 비트 SP는 송신 프레임 또는 수신 프레임에서 정확하게 검출되며, 송신이 정상적으로 종료된다. 다른 한편으로, 제2도의 케이스 #2에 도시된 바와 같은 송신이나 수신 보오 레이트의 불일치를 야기시키는 프로그래머블 카운터(11, 또는 13)에 의한 카운팅 에러에 기인하여 보오 레이트가 정확하게 생성되지 않는 경우에, 정지 비트 SP는 하나의 데이터 프레임의 송신을 완료할 때까지 검출될 수 없다. 수신국은 정지 비트 SP가 검출되지 않음을 결정하고 또다른 재시도용 포트를 사용하여 통신 에러 신호를 전달한다.
종래의 통신 시스템은, 통신 에러로 인하여 송신 보오 레이트 및 수신 보오 레이트 간에 보오 레이트 불일치가 일어날 때에, 송신국 및 수신국 간의 한 프레임의 데이터 송신이 완료한 후에만 보오 레이트가 검출될 수 있다는 점에서 단점을 갖고 있다.
또다른 단점으로는, 잡음이나 보오 레이트의 다른 간섭에 의해 야기되는 카운팅 에러가 검출될 수 없고 얻어진 보오 레이트가 있는 그대로 출력되기 때문에, 보오 레이트는 하나의 레이트로서 식별될 수 없다는 것이다.
본 발명의 목적은 UART 반이중 통신에 이용하기 위해 정확한 보오 레이트를 생성할 수 있는 보오 레이트 생성 회로를 제공하는데 있다.
본 발명은, 데이터를 송신하는 송신국과, 상기 송신부에 의해 송신된 데이터를 수신하는 수신국과, 상기 송신국에 배치되어 있는 보오 레이트 생성 장치를 포함하고, 상기 보오 레이트 생성 장치는, 지정된 시간으로부터 클록 신호의 클록을 카운트하여 제1 및 제2카운트를 각각 생성하는 제1 및 제2카운터와, 설정 명령 신호에 응답하여 기준치를 설정하는 디코더와, 상기 기준치 및 상기 제1카운트 간의 일치함을 검출하여 제1일치 신호를 생성하는 제1일치 검출 회로와, 상기 기준치 및 상기 제2카운트 간의 일치함을 검출하여 제2일치 신호를 생성하는 제2일치 검출 회로와, 상기 제1일치 신호 및 상기 제2일치 신호 간의 불일치함을 검출하여 그 불일치에 대한 에러 신호를 생성하는 제3일치 검출 회로와, 상기 에러 신호가 나타나면 상기 송신국 및 상기 수신국을 제어하여 상기 송신국 및 상기 수신국 간에 상기 지정 시간에서부터 데이터 시작을 재송신하는 제어부를 포함하는 것을 특징으로 하는 데이터 통신 시스템을 제공한다.
또한 본 발명은, 데이터를 송신하는 송신국과, 상기 송신부에 의해 송신된 데이터를 수신하는 수신국과, 상기 송신국에 배치되어 있는 보오 레이트 생성 장치를 포함하고, 상기 보오 레이트 생성 장치는, 지정된 시간으로부터 클록 신호의 클록을 카운트하여 제1 내지 제3카운트를 각각 생성하는 제1 내지 제3카운터와, 설정 명령 신호에 응답하여 기준치를 설정하는 디코더와, 상기 기준치 및 상기 제1카운트 간의 일치함을 검출하여 제1일치 신호를 생성하고, 상기 기준치 및 상기 제2카운트 간의 일치함을 검출하여 제2일치 신호를 생성하고, 상기 기준치 및 상기 제3카운트 간의 일치함을 검출하여 제3일치 신호를 각각 생성하는 제1 내지 제3일치 검출 회로와, 상기 제1 내지 제3일치 신호중 다수결을 검출하여 보오 레이트 신호를 생성하는 다수결 회로와, 상기 보오 레이트 신호에 기초하여 상기 송신국 및 상기 수신국을 제어하는 제어부를 포함하는 것을 특징으로 하는 데이터 통신 시스템을 제공한다.
본 발명에 따라서, 보오 레이트 생성 회로는 제2가보오 레이트 신호에 대한 제1가보오 레이트 신호에 의해 정확한 보오 레이트 신호를 생성한다. 따라서 프로그래머블 카운터의 오동작에 의해 불일치가 되는 경우를 방지할 수 있다.
즉, 송신국의 수신부 및 송신부로부터의 양 가보오 레이트가 언제든지 일치하므로 정확한 보오 레이트로의 데이터 송신의 신뢰도는 극히 높다. 송신국의 수신부 및 송신부로부터의 보오 레이트 간에 불일치하게 되면, 에러가 즉각 검출될 수 있으므로 하나의 데이터 프레임의 송신이 완료될 때까지 대기할 필요 없이 재송수신이 실행될 수 있다. 수신국은 송신국에서와 유사하게 또다른 보오 레이트를 생성시킬 수 있다.
본 발명의 상기 및 다른 목적, 특징, 및 이점들이 첨부 도면을 참조한 하기의 설명으로부터 더욱 분명해질 것이다.
제1도는 종래의 보오 레이트(Baud Rate) 생성 회로예를 도시하는 블록도.
제2도는 제1도에 도시된 종래의 보오 레이트 생성 회로의 동작예 및 UART신호 포맷을 도시하는 타이밍 차트도.
제3도는 본 발명의 제1실시예에 따르는 보오 레이트 생성 회로를 도시하는 블록도.
제4도는 제3도의 보오 레이트 생성 회로의 동작을 도시하는 타이밍 차트도.
제5도는 본 발명의 제2실시예에 따르는 보오 레이트 생성 회로를 도시하는 블록도.
제6도는 본 발명의 제3실시예에 따르는 보오 레이트 생성 회로를 도시하는 블록도.
* 도면의 주요부분에 대한 부호의 설명
11, 13, 20 : 프로그래머블 카운터 12 : 디코더
14, 15, 16, 17, 21 : 일치 검출 회로 18, 19 : 멀티플렉서
22, 23 : 다수결 회로
이제, 본 발명이 첨부 도면을 참조하여 더욱 구체적으로 기술되며, 이때 동일한 구성 요소는 전체 도면에 걸쳐서 동일하거나 유사한 도면 부호로 나타내어진다.
제3도를 참조하면, 각 송신국 및 수신국의 보오 레이트 생성 회로는, 제1 및 제2프로그래머블 카운터(11, 13)와, 디코더(12)와, 송신부의 제1일치 검출 회로(14)와, 수신부의 제2일치 검출 회로(15)를 포함하고, 상기 일치 검출 회로(14, 15)는 가송신 보오 레이트 신호 MT 및 가수신 보오 레이트 신호 MR을 생성하며, 상술한 구성 요소들은 종래의 보오 레이트 생성 회로에서와 유사하다. 보오 레이트 생성 회로는 또한 상기 제1 및 제2보오 레이트 생성 회로(14 및 15)로부터 수신한 가보오 레이트 MT 및 MR이 일치함을 판정한 후에 각각 송수신 이네이블 신호 NT 및 NR을 생성하는 부가적인 제3 및 제4일치 검출 회로(16, 17)를 포함하고 있다. 도시되어 있지 않은 제어 레지스터로부터 공급된 반이중 동작 모드를 규정하는 반이중 신호 DC에 응답하여, 멀티플렉서(18)는 송신 이네이블 신호 NT의 값에 따라 에러 신호 EBT나 송신 보오 레이트 신호 BT중 어느 하나를 생성하고, 멀티플렉서(19)는 수신 이네이블 신호 NR의 값에 따라 에러 신호 EBR이나 수신 보오 레이트 신호 BR중 어느 하나를 생성한다.
제4도는 제3도의 보오 레이트 생성 회로의 동작에 있어 보오 레이트 일치 및 보오 레이트 불일치의 케이스에 대한 타이밍 차트를 도시하고 있다. 각 송신국 및 수신국의 디코더(12)는 종래 방식과 같이 반이중 통신에서 설정 신호 BQ에 응답하여 기준치 Q를 지정한다. 제1프로그래머블 카운터(11)는 클록 CK을 카운트함으로써 송신 카운트 CT를 생성하도록 송신 이네이블 신호 ET에 응답하여 활성화된다.
제1일치 검출 회로(14)는 기준치 Q 및 송신 카운트 CT를 비교하여 송신 가보오 레이트 신호 MT를 생성한다. 이와 유사하게, 제2프로그래머블 카운터(12)는 수신 카운트 CR를 생성하도록 수신 이네이블 신호 ER에 응답함으로서 클록 CK을 카운트한다. 제2일치 검출 회로(15)는 기준치 Q 및 수신 카운트 CR를 비교하여 수신 가보오 레이트 신호 MR을 생성한다. 제3 또는 제4일치 검출 회로(16, 17)는 송신 또는 수신 이네이블 신호 NT 또는 NR에 대해 신호 MT 또는 MR을 검출한다. 예를 들면, 제3 또는 제4일치 검출 회로(16, 또는 17)로서 전용 NOR 회로가 이용된다. 이네이블 신호 NT 또는 NR중 어느 하나가 송신 가보오 레이트 신호 MT 또는 수신 가보오 레이트 신호 MR에 대해 “1”인 경우 송신 보오 레이트 신호 BT 또는 수신 보오 레이트 신호 BR을 생성한다. 다른 한편으로, 이네이블 신호 NT 또는 NR중 어느 하나가 “0”인 경우, 멀티플렉서(18, 19)는 송신 에러 신호 EBT 또는 수신 에러 신호 EBR을 생성한다.
멀티플렉서(18, 19)는 반이중 동작 모드를 규정하는 반이중 신호 DC에 응답하여 NT나 NR 신호를 효과적으로 만들게 설정된다. 전이중 통신 모드의 경우에는, 이네이블 신호 NT 및 NR 모두 무효로 되며, 공칭의 보오 레이트 신호 MR 및 MT는 보오 레이트 신호 BT 및 BR로서 직접 전달된다.
제4도에 도시된 바와 같이 송신 가보오 레이트 MT 및 수신 가보오 레이트 MR이 송신국이나 수신국에서 서로 일치되는 경우에, 통신은 종래의 시스템에서와 같이 정상적으로 이루어진다. 이런 경우에, MT 및 MR 간의 일치는 각각의 송신국 및 수신국의 BT 및 BR에 대한 신뢰성 있는 보오 레이트를 얻도록 항상 이루어진다.
송신국이나 수신국의 프로그램 카운터(12)에 의해 얻어진 송신 카운트 CT 및 수신 카운트 CR 간의 차를 야기시키는 프로그램 카운터(11)에서 카운팅 에러가 있는 경우, 가보오 레이트 신호 MT 및 MR은 불일치한다.
예를 들면, 제4도에서 송신 데이터의 제2문자 비트 D1이 불일치한 경우, 송신 데이터의 불일치 비트 D1이 이때 검출되어 이네이블 신호 NT 및 NR 모두 0이 된다. “0”값에 응답함으로써 멀티플렉서(18, 19)는 에러 신호 EBT 및 EBR을 전달한다. 송신국은 즉각 자체 보오 레이트 생성 회로에 명령을 내려 개시 비트 ST에서 부터 재시작하게 하며 에러 신호 EBT를 수신국에 송신한다. 수신국에서의 보오 레이트 생성 회로는 에러 신호 EBT에 응답함으로써 보오 레이트 BR을 재생성하여 개시 비트 ST에서부터 통신을 재개한다.
제5도를 참조하면, 본 발명의 제2실시예를 따르는 보오 레이트 생성 장치(회로)는, 제3도에서의 제3 및 제4일치 검출 회로 대신에 하나의 일치 검출 회로(16)가 제공되는 것을 제외하면, 제3도에 도시된 제1실시예와 유사하다.
제6도를 참조하면, 프로그래머블 카운터(11, 13) 대신에, 송수신 이네이블 신호 EX에 응답함으로써 클록 CK을 카운트한 이후에 카운트 CX를 생성하는 프로그래머블 카운터(20)가 구비되는 것과, 제1실시예에서의 일치 검출 회로(16, 17) 및 멀티플렉서(18, 19) 대신에, 디코더(12)로부터 공급된 기준치 Q 및 카운트 CX 간의 일치함을 검출한 이후에 가보오 레이트 신호 MX를 생성하는 일치 검출 회로(21)가 구비되는 것과, 신호 MT, MR 및 MX중 다수결을 검출하여 송신 보오 레이트 신호 BT및 수신 보오 레이트 신호 BR을 각각 생성하는 다수결 회로(22, 23)가 구비되는 것을 제외하면, 본 발명의 제3실시예를 따르는 보오 레이트 생성 장치는 제1실시예와 유사하다. 현 실시예의 변형으로 복수의 프로그래머블 카운터(20) 또는 복수의 일치 검출 회로(21)가 구비될 수도 있다.
다수결 회로(22, 23)는 프로그래머블 카운터(11, 13, 20)에서 공급된 가신호 MT, MR 및 MX중 두 개 또는 세 개의 신호가 동일한 경우 다수결 신호를 생성한다.
본 실시예에서, 모든 프로그래머블 카운트 CT, CR 및 CX가 서로 불일치하는 것은 있을 것 같지 않고 시스템 단락을 제외하면 다수결 회로에 의해서 결정하는 것이 불가능하다. 따라서, 신뢰도가 높은 보오 레이트가 얻어진다.
상기 실시예들은 단지 예로서만 기술되어 있으므로, 본 발명은 상기 실시예들에 제한되지 않으며 다양한 변형예 및 수정예가 본 발명의 범위에서 벗어남 없이 당업자에게 용이하게 실시될 수 있을 것이다.

Claims (5)

  1. 데이터 통신 시스템에 있어서, 데이터를 송신하는 송신국과, 상기 송신부에 의해 송신된 데이터를 수신하는 수신국과, 상기 송신국에 배치되어 있는 보오 레이트 생성 장치를 포함하고, 상기 보오 레이트 생성 장치는, 지정된 시간으로부터 클록 신호의 클록을 카운트하여 제1 및 제2카운트를 각각 생성하는 제1 및 제2카운터와, 설정 명령 신호에 응답하여 기준치를 설정하는 디코더와, 상기 기준치 및 상기 제1카운트 간의 일치함을 검출하여 제1일치 신호를 생성하는 제1일치 검출 회로와, 상기 기준치 및 상기 제2카운트 간의 일치함을 검출하여 제2일치 신호를 생성하는 제2일치 검출 회로와, 상기 제1일치 신호 및 상기 제2일치 신호 간의 불일치함을 검출하여 그 불일치에 대한 에러 신호를 생성하는 제3일치 검출 회로와, 상기 에러 신호가 나타나면 상기 송신국 및 상기 수신국을 제어하여 상기 송신국 및 상기 수신국 간에 상기 지정 시간에서부터 데이터 시작을 재송신하는 제어부를 포함하는 것을 특징으로 하는 데이터 통신 시스템.
  2. 제1항에 있어서, 상기 제3일치 검출 회로는 상기 제1 및 상기 제2일 치 신호를 수신하는 전용 NOR 게이트를 포함하고 있는 것을 특징으로 하는 데이터 통신 시스템.
  3. 제1항에 있어서, 상기 제3일치 검출 회로는 상기 제1 및 상기 제2일 치 신호를 각각 수신하는 한 쌍의 전용 NOR 회로를 포함하고 있는 것을 특징으로 하는 데이터 통신 시스템.
  4. 제1항에 있어서, 상기 제1 및 상기 제2일치 신호의 불일치 또는 일치에 의존하여 상기 에러 신호 또는 상기 제1 또는 상기 제2일치 신호를 통과시키도록 상기 에러 신호 및 상기 제1 또는 상기 제2일치 신호를 각각 수신하는 한 쌍의 멀티플렉서를 포함하는 것을 특징으로 하는 데이터 통신 시스템.
  5. 데이터 통신 시스템에 있어서, 데이터를 송신하는 송신국과, 상기 송신부에 의해 송신된 데이터를 수신하는 수신국과, 상기 송신국에 배치되어 있는 보오 레이트 생성 장치를 포함하고, 상기 보오 레이트 생성 장치는, 지정된 시간으로부터 클록 신호의 클록을 카운트하여 제1 내지 제3카운트를 각각 생성하는 제1 내지 제3카운터와, 설정 명령 신호에 응답하여 기준치를 설정하는 디코더와, 상기 기준치 및 상기 제1카운트 간의 일치함을 검출하여 제1일치 신호를 생성하고, 상기 기준치 및 상기 제2카운트 간의 일치함을 검출하여 제2일치 신호를 생성하고, 상기 기준치 및 상기 제3카운트 간의 일치함을 검출하여 제3일치 신호를 각각 생성하는 제1 내지 제3일치 검출 회로와, 상기 제1 내지 제3일치 신호중 다수결을 검출하여 보오 레이트 신호를 생성하는 다수결 회로와, 상기 보오 레이트 신호에 기초하여 상기 송신국 및 상기 수신국을 제어하는 제어부를 포함하는 것을 특징으로 하는 데이터 통신 시스템.
KR1019970061118A 1996-11-19 1997-11-19 보오 레이트 생성 장치 KR100260988B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-308487 1996-11-19
JP8308487A JP2954048B2 (ja) 1996-11-19 1996-11-19 ボーレート生成回路

Publications (2)

Publication Number Publication Date
KR19980042588A KR19980042588A (ko) 1998-08-17
KR100260988B1 true KR100260988B1 (ko) 2000-07-01

Family

ID=17981614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970061118A KR100260988B1 (ko) 1996-11-19 1997-11-19 보오 레이트 생성 장치

Country Status (4)

Country Link
US (1) US6069900A (ko)
EP (1) EP0843436A3 (ko)
JP (1) JP2954048B2 (ko)
KR (1) KR100260988B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6581100B1 (en) * 1998-09-18 2003-06-17 Skyworks Solutions, Inc. System and method for communication parameter determination
CN111427818B (zh) * 2020-03-26 2023-04-14 重庆智慧水务有限公司 一种识别串口通信波特率的方法及可读取存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4644498A (en) * 1983-04-04 1987-02-17 General Electric Company Fault-tolerant real time clock
US4761800A (en) * 1987-03-02 1988-08-02 American Telephone And Telegraph Company, At&T Bell Laboratories Method and apparatus for detecting a rate of data transmission
US5008902A (en) * 1989-01-25 1991-04-16 International Business Machines Corp. Automatic baud rate detection
US5049875A (en) * 1989-09-13 1991-09-17 Motorola Inc. Method and apparatus for out of range detection in response to nondetection of predetermined baud rates
US5371417A (en) * 1993-07-02 1994-12-06 Tandem Computers Incorporated Multiple frequency output clock generator system
US5490209A (en) * 1994-02-09 1996-02-06 Harris Corporation Autobaud rate detection mechanism
US5682147A (en) * 1995-01-24 1997-10-28 Motorola, Inc. Method and apparatus for selecting a receive frequency in a communication receiver
US5631924A (en) * 1995-06-19 1997-05-20 Motorola, Inc. Method and apparatus for baud rate detection in an FM receiver using parameters unrelated to baud rate as confirmation
US5852615A (en) * 1996-12-14 1998-12-22 Microsoft Corp. Method and system for transmitting data from a unidirectional transmitter to a receiver

Also Published As

Publication number Publication date
KR19980042588A (ko) 1998-08-17
EP0843436A3 (en) 2002-09-18
JP2954048B2 (ja) 1999-09-27
US6069900A (en) 2000-05-30
EP0843436A2 (en) 1998-05-20
JPH10150476A (ja) 1998-06-02

Similar Documents

Publication Publication Date Title
US7340023B1 (en) Auto baud system and method and single pin communication interface
CN109587022B (zh) 一种点火驱动总线idbus的通信方法
KR100260988B1 (ko) 보오 레이트 생성 장치
US11630795B2 (en) RS-485 circuit and communication system
US6229866B1 (en) Apparatus for detecting errors in asynchronous data receiver and transmitter
KR0167910B1 (ko) 원격 데이타 서비스 유니트 제어 장치
JPS61288638A (ja) 調歩同期によるデ−タ伝送方式
TWI786890B (zh) Rs-485電路與通訊系統
KR100266255B1 (ko) 데이터전송시의에러검출장치
JPS5918897B2 (ja) 送信局における伝送結果判定装置
JPH0637738A (ja) データ伝送誤り制御方式
JPS5983430A (ja) シリアル伝送回路
JPS60254845A (ja) リモ−トコントロ−ルによるデ−タ通信方式
JPS6010838A (ja) 送受信ネツトワ−クシステム
KR960003053B1 (ko) 에러발생 카운터를 가지는 데이터 전송 시스템
SU1481828A1 (ru) Устройство дл передачи и приема телеметрической информации
JPH07297810A (ja) データ伝送装置
JP3146740B2 (ja) モデム試験器と該モデム試験器を用いた通信回線の品質評価方法
SU649156A1 (ru) Устройство дл приема дискретной информации
JP2558119B2 (ja) 送受信回路
JPH11234364A (ja) 通信制御方法及び通信モジュール
JP2774318B2 (ja) 伝送制御信号検出装置およびその制御方法
JPS60100844A (ja) パラレル通信制御装置
JPH02216522A (ja) データ伝送機構付きプリンタ
JPS5829241A (ja) デ−タ通信方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060410

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee