KR100256304B1 - 적층형 패키지 - Google Patents

Abstract

본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는, 열방출 능력을 향상시킴과 아울러 패키지의 넓이를 감소시킨 적층형 패키지에 관한 것이다. 본 발명의 적층형 패키지는 사각판과, 상기 사각판 상에 그와 수직하도록 배치된 사각 기둥이 일체형으로 되어 있는 기판; 상기 사각 기둥의 양측 각각에 세로 방향으로 부착되는 반도체 칩들; 및 상기 반도체 칩들의 외측에 근접되어 상기 사각판 상에 각각 부착되는 히트 싱크들을 포함하며, 상기 사각 기둥은 사각판의 상부면 일측 가장자리 중심으로부터 마주보는 타측 가장자리 중심까지 연장·배치된 것을 특징으로 한다.

Description

적층형 패키지

본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는, 열방출 능력을 향상시킴과 아울러 패키지의 넓이를 감소시킨 적층형 패키지에 관한 것이다.

일반적으로, 공지된 반도체 소자의 제조 공정을 통해 얻어진 반도체 칩들은 칩 절단, 칩 부착, 와이어 본딩, 몰딩 및 트림/포밍 등 일련의 어셈블리(Assembly) 공정을 거쳐 패키지화되며, 이러한 반도체 패키지들은 회로패턴이 구비된 기판 상에 실장되어 모듈로서 제작된다.

그러나, 상기와 같은 패키지는 하나의 패키지에 하나의 반도체 칩을 내장시키기 때문에 패키지의 용량을 향상시키는데, 그 한계가 있으며, 아울러, 모듈을 제작하기 위해서는 기판 상에 다수개의 패키지들을 실장시켜야 하기 때문에 실장 면적이 증가되는 문제점이 있었다.

따라서, 최근에는 하나의 패키지에 적어도 하나 이상의 반도체 칩을 내장시키는 적층형 패키지가 제작되고 있으며, 이러한 적층형 패키지는 그 용량을 증대시킬 수 있을 뿐만 아니라, 실장 면적을 감소시킬 수 있다는 장점을 지니고 있다.

그러나, 상기와 같은 종래의 적층형 패키지는 통상, 반도체 칩들이 마주보는 형태로 적층되기 때문에, 각각의 반도체 칩들에서 발생되는 열이 그들 사이 부분에 집중되어 패키지 신뢰성을 저하시키게 되는 문제점이 있었다.

또한, 상기와 같은 문제점을 해결하기 위하여, 반도체 칩들 각각에 열방출을 위한 히트 싱크를 부착시킬지라도 그 효과가 미비하여 패키지의 신뢰성에 여전히 문제점이 있었다.

게다가, 종래의 적층형 패키지는 패키지의 두께를 줄이는 문제에만 집중되고 있기 때문에 패키지의 넓이를 감소시키는데는 어려움이 있었다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 열방출 효과를 향상시킴과 아울러, 패키지의 넓이를 감소시킬 수 있는 적층형 패키지를 제공하는데, 그 목적이 있다.

도 1 은 본 발명의 실시예에 따른 적층형 패키지를 도시한 단면도.

도 2 는 본 발명의 실시예에 따른 제 1 패턴필름이 부착된 반도체 칩을 도시한 도면.

도 3 은 본 발명의 실시예에 따른 제 1 패턴필름을 도시한 단면도.

도 4 는 본 발명의 실시예에 따른 기판을 도시한 단면도.

도 5 는 본 발명의 실시예에 따른 제 2 패턴필름이 부착된 적층형 패키지를 도시한 부분 단면도.

(도면의 주요 부분에 대한 부호의 설명)

2 : 사각판 4 : 기둥

6 : 전극단자 8 : 비아패턴

10 : 기판 20 : 반도체 칩

22 : 폴리이미드 계열의 필름 24 : 콘택패드

26 : 전극패드 28,32 : 회로패턴

30 : 제 1 패턴필름 34 : 솔더

40 : 제 2 패턴 필름 50 : 히트 싱크

60 : 솔더 볼 70 : 봉지제

상기와 같은 목적을 달성하기 위한 본 발명의 적층형 패키지는 사각판과, 상기 사각판 상에 그와 수직하도록 배치된 사각 기둥이 일체형으로 되어 있는 기판; 상기 사각 기둥의 양측 각각에 세로 방향으로 부착되는 반도체 칩들; 및 상기 반도체 칩들의 외측에 근접되어 상기 사각판 상에 각각 부착되는 히트 싱크들을 포함하며, 상기 사각 기둥은 사각판의 상부면 일측 가장자리 중심으로부터 마주보는 타측 가장자리 중심까지 연장·배치된 것을 특징으로 한다.

본 발명에 의하면, 기판 상에 반도체 칩들을 세로 방향으로 부착시키기 때문에 패키지의 넓이를 감소시킬 수 있으며, 아울러, 반도체 칩들 각각에 히트 싱크를 부착시킴으로써 패키지의 열방출 능력을 향상시킬 수 있다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.

도 1 은 본 발명의 실시예에 따른 적층형 패키지를 도시한 도면이다.

도시된 바와 같이, 본 발명에 따른 기판(10)은 “┴”형태, 즉, 사각판(2)과 상기 사각판(2)의 상부면 일측 가장자리 중심부로부터 타측 가장자리 중심부로 연장·배치되는 소정 높이를 갖는 사각 기둥(4)이 일체화된 형태이며, 반도체 칩들(20)은 기둥(4) 양측의 사각판(2) 상에 세로 방향으로 각각 부착되어 있고, 반도체 칩(20)의 외측에는 상기 반도체 칩에서 발생되는 열을 패키지의 외부로 신속하게 방출시키기 위한 히트 싱크(Heat Sink : 50)가 각각 부착되어 있어 있으며, 기판(10) 하부면에는 패키지의 외부 단자 역할을 하는 솔더 볼들(60)이 부착되어 있다. 이때, 반도체 칩(20)은 그의 본딩패드들의 형성면이 기판(10)의 외측을 향하도록 부착되며, 히트 싱크는 접착제(도시않됨)를 이용하여 1차로 기판(10) 상에 부착시킨 후, 봉지제(70)를 이용하여 완정하게 고정시킨다.

상기에서, 반도체 칩(20)은 그의 본딩패드들(도시않됨)이 상부면 양측 가장자리 부분 각각에 일렬로 배열되어 있으며, 도 2 에 도시된 바와 같이, 본딩패드들을 포함한 반도체 칩(20)의 상부면 양측 가장자리 부분과 이에 각각 인접된 일측면들에는 회로패턴(28)이 구비된 제 1 패턴필름(30)이 부착되어 있으며, 본딩패드와 회로패턴간에는 솔더 범프를 통해 전기적으로 접속되어 있다. 이러한 제 1 패턴필름(30)의 구조는 도 3 에 도시되어 있는 바와 같다.

도시된 바와 같이, 본 발명의 제 1 패턴필름(30)은 접착성 및 내습성이 우수한 폴리이미드 계열의 필름(22)에 회로패턴(28)을 구성한 것으로서, 하부면 일측에는 반도체 칩의 본딩패드와 접속되는 콘택패드(24)가 구비되어 있고, 상부면 타측 부분에는 기판과의 전기적 접속을 위한 전극패드(26)가 구비되어 있으며, 이러한 콘택패드(24)와 전극패드(26)는 회로패턴(28)에 의해 전기적으로 연결되어 있다.

한편, 도 4 에 도시된 바와 같이, 본 발명의 기판(10)은 반도체 칩이 부착되는 사각판(2) 상부면 및 기둥(4) 상부면에 전극단자들(6)이 각각 구비되어 있고, 이러한 전극단자들(6)은 기판(10)의 내부에 구비되는 비아패턴(8)과 연결되어 있으며, 기판(10)의 하부면으로 연장되는 비아패턴(8)은 솔더 볼(도시않됨)과 연결된다.

따라서, 사각판 상에 반도체 칩을 부착시키게 되면, 사각판의 상부면에 구비된 전극단자와 반도체 칩의 일측 가장자리에 구비된 본딩패드는 제 1 패턴필름을 통해 전기적으로 접속하게 되며, 이에 따라, 반도체 칩은 제 1 패턴필름 및 기판에 구비되는 비아패턴을 통해 솔더 볼과 전기적으로 연결되게 된다.

계속해서, 도 1 에 도시된 바와 같이, 반도체 칩들(20)의 상부 및 기판(10)의 상부에는 회로패턴이 구비된 제 2 패턴필름(40)이 부착되어 있으며, 이러한 제 2 패턴필름(40)에 의해 기판(10)과 전기적으로 접속되지 않은 반도체 칩(20)의 타측 본딩패드들은 기둥(4)의 상부면에 구비된 전극단자들과 전기적으로 연결된다.

자세하게, 도 5 에 도시된 바와 같이, 제 2 패턴 필름(40)은 반도체 칩(20)의 가장자리에 부착되어 있는 제 1 패턴필름(30)의 전극패드(26)와 전기적으로 접속되는 회로패턴(32)이 구비되며, 이러한 회로패턴(32)은 기판의 기둥(4) 상부면에 구비된 전극단자들(6)과도 연결된다. 이때, 전극단자(6) 및 전극패드(26)와 접속되는 회로패턴 부분에는 그들간의 전기적 접속이 용이하게 되도록 음각 패턴이 구비되어 있고, 이러한 부분에는 솔더(34)가 플레이팅 되어 있다.

이상에서와 같이, 본 발명의 적층형 패키지는 하나의 패키지에 두 개의 반도체 칩을 내장시키기 때문에 패키지의 용량을 향상시킬 수 있으며, 아울러, 반도체 칩들을 세로 방향으로 부착시키기 때문에 패키지의 넓이를 감소시킬 수 있다.

또한, 반도체 칩들은 마주보는 형태가 아니고, 각각의 반도체 칩의 상부면에는 히트 싱크가 부착되기 때문에 패키지의 열방출 능력을 향상시킬 수 있게 된다.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (16)

1. 사각판과, 상기 사각판 상에 그와 수직하도록 배치된 사각 기둥이 일체형으로 되어 있는 기판;

   상기 사각 기둥의 양측 각각에 세로 방향으로 부착되는 반도체 칩들; 및

   상기 반도체 칩들의 외측에 근접되어 상기 사각판 상에 각각 부착되는 히트 싱크들을 포함하며,

   상기 사각 기둥은 사각판의 상부면 일측 가장자리 중심으로부터 마주보는 타측 가장자리 중심까지 연장·배치된 것을 특징으로 하는 적층형 패키지.
2. 제 1 항에 있어서, 상기 반도체 칩은 그의 양측 가장자리 부분에 본딩패드들이 구비된 것을 특징으로 하는 적층형 패키지.
3. 제 2 항에 있어서, 상기 본딩패드들을 포함한 반도체 칩의 상부면 양측 가장자리와 이에 각각 이웃된 일측면에는 제 1 패턴필름이 부착되어 있는 것을 특징으로 하는 적층형 패키지.
4. 제 3 항에 있어서, 상기 제 1 패턴필름은 폴리이미드막 계열의 필름에 회로패턴이 구비되어 있는 것을 특징으로 하는 적층형 패키지.
5. 제 4 항에 있어서, 상기 제 1 패턴필름은 그의 하부면 일측부에는 콘택패드가 구비되고, 상부면 타측부에는 전극패드가 구비되며, 상기 콘택패드와 전극패드는 회로패턴에 의해 연결되어 있는 것을 특징으로 하는 적층형 패키지.
6. 제 5 항에 있어서, 상기 콘택패드는 반도체 칩의 본딩패드와 전기적으로 접속되어 있는 것을 특징으로 하는 적층형 패키지.
7. 제 6 항에 있어서, 상기 본딩패드와 콘택패드는 솔더 범프에 의해 전기적으로 접속되는 것을 특징으로 하는 적층형 패키지.
8. 제 1 항에 있어서, 상기 기판은 사각판의 상부면 및 사각 기둥의 상부면에 전극단자들이 구비된 것을 특징으로 하는 적층형 패키지.
9. 제 8 항에 있어서, 상기 전극단자들은 상기 사각판 및 사각 기둥의 내부에 구비된 비아패턴들과 각각 연결되어 있는 것을 특징으로 하는 적층형 패키지.
10. 제 9 항에 있어서, 상기 비아패턴들은 사각판의 하부면까지 연장되어 있는 것을 특징으로 하는 적층형 패키지.
11. 제 10 항에 있어서, 상기 기판의 하부면에는 상기 비아패턴들과 각각 연결되는 솔더 볼들이 부착되어 있는 것을 특징으로 하는 적층형 패키지.
12. 제 8 항에 있어서, 상기 사각판의 상부면에 구비되는 전극단자는 상기 사각판 상에 부착되는 반도체 칩 부분에 부착된 제 1 패턴필름의 전극패드와 전기적으로 접속되는 것을 특징으로 하는 적층형 패키지.
13. 제 1 항에 있어서, 상기 반도체 칩들 및 기판의 사각 기둥 상에 제 2 패턴필름이 부착되어 있는 것을 특징으로 하는 적층형 패키지.
14. 제 13 항에 있어서, 상기 제 2 패턴필름은 폴리이미드 계열의 필름에 회로패턴이 구비된 것을 특징으로 하는 적층형 패키지.
15. 제 14 항에 있어서, 상기 회로패턴은 상기 사각판 상에 부착된 반도체 칩면과 대향하는 면에 부착된 제 1 패턴필름의 전극패드와 상기 사각 기둥의 상부면에 구비된 전극단자간을 전기적으로 접속시키는 것을 특징으로 적층형 패키지.
16. 제 1 항에 있어서, 상기 제 2 회로패턴을 포함한 전체 구조물의 상부에 봉지제가 더 구비된 것을 특징으로 하는 적층형 패키지.

Images