KR100248455B1 - 산화 시뮬레이션 방법 - Google Patents

산화 시뮬레이션 방법 Download PDF

Info

Publication number
KR100248455B1
KR100248455B1 KR1019970001224A KR19970001224A KR100248455B1 KR 100248455 B1 KR100248455 B1 KR 100248455B1 KR 1019970001224 A KR1019970001224 A KR 1019970001224A KR 19970001224 A KR19970001224 A KR 19970001224A KR 100248455 B1 KR100248455 B1 KR 100248455B1
Authority
KR
South Korea
Prior art keywords
oxide film
growth
overlap
time
overlap width
Prior art date
Application number
KR1019970001224A
Other languages
English (en)
Other versions
KR970060397A (ko
Inventor
시게타카 쿠마시로
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970060397A publication Critical patent/KR970060397A/ko
Application granted granted Critical
Publication of KR100248455B1 publication Critical patent/KR100248455B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 발명은 산화 시뮬레이션의 과정에서 산화막 사이의 오버랩이 형성된 경우에도, 고속 시뮬레이션이 가능한 방법을 제공한다.
본 발명은 성장전의 산화막 표면을 구성하는 선부, 성장후의 산화막 표면상의 선부 및, 이들 선부의 양단의 이동 벡터로부터, 산화막 성장에 따라 스윕핑 사변형을 정하는 단계와, 이들 사이의 스윕핑 사변형의 예정된 소정의 도형 연산에 의해 산화막 형상의 오버랩 폭을 취득하는 단계와, 산화막 형상사이의 오버랩 발생시 선형추정을 행하는 단계와, 산화막 형상의 오버랩 폭이 예정 허용치 이하로 감소하도록 산화막의 성장 시간을 후퇴시키는 단계와, 이 상태를 새로운 초기 상태로서 산화시뮬레이션을 계속하는 단계를 포함하는 산화 시뮬레이션방법을 제공한다.

Description

산화 시뮬레이션방법
본 발명은 반도체의 제조 프로세스의 컴퓨터 시뮬레이션방법, 특히 산화공정의 시큘레이션방법에 관한 것이다.
이러한 종래의 산화 시뮬레이션방법으로서 예를 들면 문헌(Zaker H. Sahul, Eugene W. Mc Kenna, Robert W. Dutton저, "International Workshop on Numerical Modeling of Processes and Devices for Intergrated Circuits NUPAD V Techical Digest", 1994년 6월 5일 발행, pp.155-158)에 기재된 것이 있다.
트렌치(trench)구조 등의 함몰을 가지는 반도체 구조의 산화공정의 시뮬레이션에서는, 그 과정에서 성장한 산화막 형상끼리의 겹침이 생긴다. 고정밀도인 시뮬레이션을 하기 위해서는 이 겹침폭을 검출하여, 그것을 일정값 이하로 억제할 필요가 있다.
상기 문헌에 기재되어 있는 산화 시뮬레이션의 수법은, 제4도에 나타낸 처리순서로 이 요구에 대응하고 있다.
제4도에 나타낸 바와 같이, 시각(t)를 △t만 진행시켜서 △t의 사이에 성장한 산화막의 형상을 계산하여(스텝42), 산화막 형상에 겹침이 발생하였을때에(스텝44), 이분법에 따라 시각은 △τ만큼 되돌린 후에(스텝43), 산화막 형상을 계산하여(스텝42), 산화막 형상사이의 겹침이 생기지 않을 때까지 시각의 되돌림 조작읗 행하여, 또한 산화막 형상사이의 겹침이 존재하지 않고 시각이 종표시각에 도달하였을 때에 상기 처리를 끝낸다(스텝45).
보다 구체적으로는, 제5도에 나타낸 바와 같이, 2차원 공간에서 산화막 표면을 구성하는 형상정의 선분끼리의 교차의 유무에 의해서 산화막 형상사이의 겹침이 생기는지 아닌지를 판정하며, 혹시 겹침이 생긴 경우에는, 이분법 알고리즘(bisecting algorithm)을 사용하여 형상의 겹침이 생기지 않을 때까지, 산화막 성장시간을 되돌린 후, 그 상태를 새로운 초기 상태로서 산화 시뮬레이션을 계속하고 있다. 즉, 시각(t1)에서 제5도a 또는 제5도d에 나타내는 산화막 표면형상은 산화막의 성장에 의해 시각(t2)에서는 산화막 형상의 겹침이 발생하고, 제5도c 또는 제5도f에 나타낸 바와 같이 각각의 산화막 표면을 구성하는 형상정의 선분끼리가 교차한다. 그래서, 이분법에 의해 시각 되돌림을 행하여 시각점을 τ1(τ1=t2-△τ, 단 △τ=(t2-t1)/2),τ2 내지 τ4와 순차 반복하여, τ5로서 수속하게 된다. 또한, 제5도c 및 제5도f는 경계(boundaries)가 자기루프(self loop)를 만들어서는 안되며, 영역(regions)이 상호 충돌(crash)해서는 안된다고 하는, 그리드 및 기하학의 타임 스텝 제한기준의 예를 나타내고 있다.
그러나, 상기 종래 기술은 시뮬레이션에 장시간을 요하는 문제점을 가지고 있다.
이것은 상기 종래 기술에 있어서, 산화막 형상끼리의 겹침을 완전히 거부하고 있는 것에 의한다.
즉, 상기 종래 방법에 있어서는, 미묘하게 높이가 다른 미세한 요철이 있는 산화막에 겹침이 생긴 경우, 산화막의 겹침을 완전히 거부하는 방법(산법)에서는 형상의 점접촉이 생길때마다, 그 상태를 초기 상태로 한 새로운 시뮬레이션이 행해지게 되고, 그 결과, 산화막 성장의 시각이 불필요하게 세분화되어, 시간의 진행이 정체하여, 전체의 시뮬레이션에 장시간을 요하기 때문이다.
또한, 상기 종래의 기술에서는 산화막 형상의 겹침이 생긴 경우의 시각의 되돌림 알고리즘에 이분법을 사용하고 있으므로, 고속처리가 곤란하다고 하는 문제점을 가지고 있다.
즉, 제5도에 나타낸 바와 같이, 이러한 문제는 이분법이 수속까지 복수회의 반복을 필요로 하고, 시각의 되돌림 처리에 많은 계산시간을 요하기 때문이다.
따라서, 본 발명의 목적은 상기 종래 기술의 문제점을 해소하여, 산화시뮬레이션의 과정에서 산화막 형상의 겹침이 생긴 경우라도, 고속으로 시뮬레이션을 행할 수 있는 방법을 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명은 2차원 공간에서, 성장전의 산화막 표면을 구성하는 선분과, 성장후의 산화막 표면상의 선분과, 이들 선분의 양단점의 이동벡터로부터 산화막 성장에 따르는 소인 사변형(sweeping guadrilateral)을 정하는 스텝과, 이들 소인 사변형끼리의 소정의 도형연산에 의해, 산화막 형상의 겹침폭을 취득하는 스텝을 포함하는 산화 시뮬레이션방법을 제공한다.
또한, 본 발명은 3차원 공간에서, 성장전의 산화막 표면을 구성하는 평면과, 성장후의 산화막 표면상의 평면과, 이들 정점의 이동벡터로부터 산화막 성장에 따르는 소인 다각주를 정하는 스텝과, 이들 소인 다각주끼리의 소정의 도형연산에 의해, 산화막 형상의 겹침폭을 취득하는 스텝을 포함하는 것을 특징으로 하는 산화 시뮬레이션방법을 제공한다.
그리고, 본 발명에 따른 산화 시뮬레이션방법에서는, 산화막 형상의 겹침이 생긴 경우, 상기 산화막 형상이 겹침폭이 미리 정해진 허용치 이하가 되도록 시간축상에서 선형추정을 하여 산화막 성장시간을 되돌린 후, 이 상태를 새로운 초기 상태로서 시뮬레이션을 계속하는 것을 특징으로 한다.
본 발명은 산화막 형상의 겹침폭을 산출하여, 선형추정에 따라 산화막 성장시간을 되돌리는 것을 특징으로 한 것이다. 즉, 본 발명에서는, 어떤 일정폭의 산화막 형성의 겹침을 허용하고 있다. 이 때문에, 미묘하게 높이가 다른 세밀한 요철이 있는 산화막끼리 겹침이 생긴 경우라도, 산화막 성장의 시각이 불필요하게 세분화되는 것은 아니고, 시간진행의 정체도 생기지 않는다. 그 결과, 상기 종래 기술과 비교하여 전체의 시뮬레이션시간을 단축할 수 있다.
또한, 본 발명에서는 시각의 되돌림 알고리즘에 선형추정을 사용하고 있다. 이 때문에, 상기 종래 기술의 이분법과 비교하여, 수속까지의 반복회소가 적어도 되며, 특히 산화막 성장율이 시간에 대하여 일차식으로 근사할 수 있는 현실적인 시각 폭에 있어서는 반복계산을 하지 않고 1회로서 적절한 되돌림 시각을 구할 수 있다. 따라서, 상기 종래 기술과 비교하여, 적은 계산시간으로 고속으로서 시뮬레이션을 할 수 있다.
제1도는 본 발명의 일 실시예의 처리순서를 설명하기 위한 흐름도.
제2a도 내지 제2c도는 본 발명에 따른 산화막 형상의 겹칩폭(overlap width)을 구하는 방법의 일 실시예를 설명하기 위한 도면.
제3a도 내지 제3c도은 본 발명에 따른 산화막 형상의 겹침폭을 구하는 방법의 다른 실시예를 설명하기 위한도면.
제4도는 종래 기술의 처리순서를 설명하기 위한 흐름도.
제5a도 내지 제5f도는 종래 기술에 따른 산화막 성장 되돌림 시각을 구하는 방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
AB, CD : 성장전의 산화막 표면을 구성하는 선분
EF, GH : 성장후의 산화막 표면을 구성하는 선분
K, L : 선분 AB, EF를 s:1-s(0=＜s=1)에 내분하는 점
M, N : 선분 CD, GH를 t:1-t(0=＜t=＜1)에 내분하는 점
본 발명의 상술된 장점, 특징 및 목적은 첨부 도면을 참조로 보다 상세히 후술된다.
본 발명의 실시의 형태에 대하여 도면을 참조하여 이하에 상세히 설명한다.
제1도는 본 발명의 일 실시예를 처리순서를 흐름도로써 나타낸 것이다. 우선, 초기 상태로부터 시각을 △t만 진행시키고(스텝11), △t의 사이에 성장한 산화막 두께분만 산화막 표면을 이동시킨다(스텝12).
다음에, 성장전의 산화막 표면과, 성장후의 산화막 표면과, 그것을 구성하는 정점의 이동벡터로부터 산화막 성장에 따른 소인도형을 정의하고, 그 소인도형끼리의 도형연산에 의해 산화막 형상의 겹침폭(W)을 얻는다(스텝13).
이 구체적 방법에 관해서는 뒤에 후술한다.
다음에, 겹침폭(W)을 미리 주어진 허용 겹침폭(ε')와 비교하여(스텝 15), 작으면 스텝에서 현시각을 체크하고(스텝16), 산화막 성장 종료 시각에 도달하지 않은 경우에는 다시 시각을 진행시키는 스텝11로 되돌아가 처리를 반복한다.
한편, 겹침폭(W)가 (ε')보다 큰 경우에는 선형추정에 의해서 겹침폭이 (ε')이하가 되도록 산화막 성장시간의 되돌림 스텝(14)을 행한 후, 산화막 성장 스텝12로 되돌아간다.
다음에, 산화막 형상의 겹침폭을 취득하는 수단의 일 실시예에 대하여 제2도를 참조하여 상세히 설명한다.
제2a도는 2차원 공간에서 오목형상을 가지는 반도체의 산화막 성장을 할 때, 인접하는 산화막 표면 구성 성분이 이동후에 교차하여, 산화막 형상의 겹침이 생기는 모양을 모식적으로 나타낸 것이다.
또한, 제2b도는 원래 떨어진 위치에 있었던 좌우의 산화막 표면 구성 선분이 이동후에 교차하여, 산화막 형상의 겹침이 생기는 모양을 모식적으로 나타낸 것이다.
산화막 형상의 겹침폭을 취득하는 수단은 이들 전형적인 2개의 케이스를 포함하여, 모든 상황에 대응할 수 있는 법용성을 가지지 않으면 안된다.
그 하나의 수단이 제2c도에 나타낸 방법이다. 제2c도에 있어서, 선분 AB와 CD는 각각 성장전의 산화막 표면을 구성하고, 선분 EF와 GH는 성장후의 산화막 표면을 구헝하고 있다. 또한, 점K, L은 선분 AB 및 EF를 s:1=s(0=＜s=＜1)로 내분하는 점이고, 점M, N은 각각 선분 CD 및 GH를 t:1-t(0=＜t=＜1)에 내분하는 점이다. 상기의 경우, 산화막 성장에 따른 소인 사변형은 ABFE, CDHG가 된다.
본 실시예에서는 국소적인 산화막 겨빔폭 δKM(s, t)을 다음 식(1)과 같이 정의한다.
Figure kpo00002
즉, 상기 식(1)의 국소적인 산화막 겹침폭δKM(s, t)은 이동벡터 KL의 벡터KM으로의 사영(벡터KL과 벡터KM의 단위벡터와의 내적)과 이동벡터MN의 벡터 KM으로의 사영의 길이의 합으로부터 벡터KM의 길이를 뺀 값이 된다.
이것을 사용하여 산화막 형상이 국소적인 겹침폭 D AB-CD를 국소적인 산화막 겹칩폭δKM(s, t)의 최대값으로서, 다음 식(2)에 의해 구한다
DAB-CD=max[δKM(s, t)] … (2)
또한, 이 산화막 형상의 국소적인 겹침폭 D AB-CD를 사용하여 산화막 형상 전체의 겹침폭(W)를 다음 식(3)에 의해 산출한다.
W=max[D] … (3)
또한, D AB-CD 를 근사적으로 구하는 간이수법으로서, 선분 양단 점의 이동벡터간에서만 국소적 겹침폭의 평가를 하는 방법으로서, 다음 식(4)도 사용할 수 있다.
DAB-CD=max[δKM(0,0), δKM(0,1), δKM(1,0), δKM(1,1), ] … (4)
산화막 형상 전체의 겹침폭(W)이 미리 정한 허용치(허용겹침폭) ε'보다도 커진 경우에는 산화막의 일차 성장속도 v KL(s) 및 v MN(t)를 사용하여 이동벡터 KL, MN을 각각 다음 식(5), (6)에서 근사한다.
Figure kpo00003
국소적인 산화막 겹침폭 δKM(s, t)은 시각폭 △t에 대하여 일차식이 되기 때문에, 국소겹침폭이 허용치 ε'이하가 되는 시각은 용이하게 구할 수 있다.
그리고, 산화막 형상 전체의 성장 되돌림 시각(t)-△τ는 이렇게 하여 구한 기각중, 가장 빠른 것을 채용한다. 또, 되돌림시각을 구할 때의 겹침폭의 평가에는 상술한 바와 같이 선분양단점의 이동 벡터간에서만 평가를 하는 간이수법을 사용할 수 있다.
다음에, 산화막 형상의 겹침폭을 취득하는 수단의 제2실시예에 대하여, 제4도를 참조하여 상세하게 설명한다.
제3a도는 3차원 공간에서 원래 떨어진 위치에 존재한 상하의 산화막 표면 구성독 이동후 상호 통과하여, 산화막 형상의 겹침이 생긴 모양을 모식적으로 나타낸 것이다. 제3a도에서, 삼각형 ABC와 DEF는 각각 성장전의 산화막 표면을 구성하며, 삼각형 GHI와 JKL은 성장후의 산화막 표면을 구성하고 있다. 또한, 점 M, N은 각각 삼각형 ABC, JKL을 제3c도에 도시한 바와 같이 패라미터(s, t)로 내분하는 점이고, 점 O, P은 각각 삼각형 DEF, JKL을 제3b도에 도시한 바와 같이 패라미터(u, v)로 내분하는 점이다. 또, 상기의 경우, 소인 다각주는 삼각형 ABC와 GHI에서 정해지는 다각주와 삼각형 DEF와 JKL에서 정해지는 다각주이다.
본 실시예에서는 국소적인 산화막 겹침폭 δKM(s, t, u, v)을 다음 식(7)과 같이 정의한다.
Figure kpo00004
이것을 사용하여 산화막 형상의 국소적인 겹침폭을 다음식(8)에 의해 구한다.
DABC-DEF=max(δMO(s, t, u, v)] … (8)
또한, 산화막 형상의 국소적인 겹침폭을 사용하여 산화막 형상 전체의 겹침폭을 다음 식(9)에 의해 산출한다.
W=max[D] … (9)
또한, D ABC-DEF를 근사적으로 구하는 간이수법으로서, 삼각형 정점의 이동벡터간에서만 국소적 겹침폭의 평가를 하는 방법으로서, 다음 식(10)도 사용할 수 있다.
DABC-DEF=max[δMO(0,0,0,0), δMO(0,0,0,1), δMO(0,0,1,0),
δMO(0,0,1,1), δMO(0,1,0,0), δMO(0,1,0,1),
δMO(0,1,1,0), δMO(0,1,1,1), δMO(1,0,0,0),
δMO(1,0,0,1), δMO(1,0,1,0), δMO(1,0,1,1),
δMO(1,1,0,0), δMO(1,1,0,1), δMO(1,1,1,0),
δMO(1,1,1,1) … (10)
산화막 형상 전체의 겹침폭(W)이 허용치(ε')보다도 커진 경우에는 국소적인 산화막의 일차 성장속도 v MN(s, t) 및
v OP(s, t)를 사용하여 이동벡터를 다음 식(11), (12)에 따라 근사한다.
Figure kpo00005
국소적인 산화막 겹침폭 δMO(s, t, u, v)는 시각폭 △t에 관하여 일차 식이되기 때문에, 국소겹침폭이 ε' 이하가 되는 시각은 용이하게 구할 수 있다. 산화막 형상전체의 성장 되돌림 시각(t)-△τ는 이렇게 하여 구한 시각중, 가장 빠른 것을 채용한다. 또한, 되돌림 시각을 구할 때의 겹침폭의 평가에는 상술된 바와 같이 삼각형 정점의 이동벡터간에서만 평가를 하는 간이수법을 사용할 수 있다.
또한, 신구 삼각형 계면이 삼각형 이외의 도형으로 구성되어 있는 경우에는 그 복수의 삼각형으로 분할함으로서 마찬가지로 취급할 수 있다.
상술한 바와 같이 본 발명에 의하면, 산화막 성장의 과정에서 미묘하게 높이가 다른 세밀한 요철이 있는 산화막에 겹침이 생긴 경우라도, 산화막 성장의 시각이 불필요하게 세분화되지 않고, 이 때문에 시간 진행에 정체가 생기지 않는 효과를 가진다.
이것은 본 발명에 따라서, 어떤 일정폭 ε'의 산화막 형상의 겹침을 허용하고, 이 허용폭에 도달할 때까지의 시각을 본 발명의 따른 시뮬레이션중에 계속하여 사용할 수 있기 때문이다.
또한, 본 발명은 허용 두께 이상의 산화막 형상의 겹침이 생긴 경우의 시각의 되돌림 처리가 적은 계산시간으로서 가능하다는 장점을 갖는다.
이것은 시각의 되돌림 방법에 종래의 이분법과 다르게, 선형추정을 사용하고 있고, 특히 산화막 성장율이 시간에 대하여 일차식으로 근사할 수 있는 현실적인 시각 폭에 있어서는 1회로 적절한 되돌림 시각을 구할수 있기 때문이다.

Claims (6)

  1. 2차원 공간에서, 성장전의 산화막 표면을 구성하는 선분(a line segment)과, 성장후의 산화막 표면상의 선분 및 이들 선분의 양단점의 이동벡터포부터 산화막 성장에 따르는 소인 사변형을 정하는 스텝과, 이들 소인 사변형끼리의 소정의 도형 연산에 의해, 산화막형상의 겹침폭을 취득하는 스텝을 포함하는 것을 특징으로 하는 산화 시뮬레이션방법.
  2. 3차원 공간에서, 성장전의 산화막 표면을 구성하는 평면과, 성장후의 산화막 표면상의 평면 및 이들 정점의 이동벡터로부터 산화막 성장에 따르는 소인 다각주를 정하는 스텝과, 이들 소인 다각주끼리의 소정의 도형연산에 의해, 산화막 형상의 겹침폭을 취득하는 스텝을 포함하는 것을 특징으로 하는 산화 시뮬레이션방법.
  3. 제1항에 있어서, 산화막 형상의 겹침이 생긴 경우, 상기 산화막 형상의 겹침폭이 미리 정해진 허용치 이하가 되도록 시간축상에서 선형추정을 하여 산화막 성장시간을 되돌린 후, 이 상태를 새로운 초기 상태로서 시뮬레이션을 계속하는 것을 특징으로 하는 산화 시뮬레이션방법.
  4. 제2항에 있어서, 산화막 형상의 겹침이 생긴 경우, 상기 산화막 형상의 겹침폭이 미리 정해진 허용치 이하가 되도록 시간축상에서 선형추정을 하여 산화막 성장시간을 되돌린 후, 이 상태를 새로운 초기 상태로서 시뮬레이션을 계속하는 것을 특징으로 하는 산화 시뮬레이션방법.
  5. 제1항에 있어서, 국소적 산화막 겹침폭을 복수 구하여, 이들 구소적인 겹침폭으로부터 상기 산화막 형상 전체의 겹침폭을 구하는 것을 특징으로 하는 산화 시뮬레이션방법.
  6. 제5항에 있어서, 상기 산화막 형상의 겹침폭이 미리 정해진 허용치를 초과하였을 때에, 상기 국소적인 산화막의 일차 성장속도를 사용하여 상기 국소적인 산화막의 겹침폭을 시각폭에 대하여 일차식으로 근사하여 되돌림 시각을 산출하여, 가장 빠른 시각을 상기 산화막 형상 전체의 성장 되돌림 시각으로서 사용하는 것을 특징으로 하는 산화 시뮬레이션방법.
KR1019970001224A 1996-01-19 1997-01-17 산화 시뮬레이션 방법 KR100248455B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8025768A JP2910657B2 (ja) 1996-01-19 1996-01-19 酸化シミュレーション方法
JP96-25768 1996-01-19

Publications (2)

Publication Number Publication Date
KR970060397A KR970060397A (ko) 1997-08-12
KR100248455B1 true KR100248455B1 (ko) 2000-03-15

Family

ID=12175029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001224A KR100248455B1 (ko) 1996-01-19 1997-01-17 산화 시뮬레이션 방법

Country Status (3)

Country Link
US (1) US5847973A (ko)
JP (1) JP2910657B2 (ko)
KR (1) KR100248455B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165907B2 (ja) * 2007-03-06 2013-03-21 株式会社東芝 成膜形状シミュレーション方法及び電子デバイスの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495417A (en) * 1990-08-14 1996-02-27 Kabushiki Kaisha Toshiba System for automatically producing different semiconductor products in different quantities through a plurality of processes along a production line
JP3713055B2 (ja) * 1992-06-24 2005-11-02 日本電信電話株式会社 ３次元ｌｓｉ形状シミュレーションシステム
US5367465A (en) * 1992-06-24 1994-11-22 Intel Corporation Solids surface grid generation for three-dimensional topography simulation
US5379225A (en) * 1992-06-24 1995-01-03 Intel Corporation Method for efficient calculation of vertex movement for three-dimensional topography simulation
US5677846A (en) * 1993-12-13 1997-10-14 Nec Corporation Device simulator and mesh generating method thereof

Also Published As

Publication number Publication date
JPH09199492A (ja) 1997-07-31
US5847973A (en) 1998-12-08
KR970060397A (ko) 1997-08-12
JP2910657B2 (ja) 1999-06-23

Similar Documents

Publication Publication Date Title
US8050786B2 (en) Method for building three-dimensional objects with thin wall regions
US7899569B2 (en) Method for building three-dimensional objects with extrusion-based layered deposition systems
Von Herzen et al. Accurate triangulations of deformed, intersecting surfaces
US6441816B1 (en) Method for modeling and rendering complex surfaces using local height maps
Lee et al. Data reduction methods for reverse engineering
US5416722A (en) System and method for compacting integrated circuit layouts
WO2000045283A1 (en) Adaptive subdivision of mesh models
CA2686714A1 (en) Generation of constrained voronoi grid in a plane
WO1997047942A1 (en) Method and system for acquiring a three-dimensional shape description
US6587745B1 (en) Curved line fill stitching in embroidery designs
KR100248455B1 (ko) 산화 시뮬레이션 방법
CN108986120A (zh) 一种快速并且可靠的相位解缠算法
EP0753183B1 (en) Fast perspective texture mapping for 3-d computer graphics
JPH11272721A (ja) 干渉チェック結果表示方法および干渉チェック結果表示装置ならびに干渉チェック結果表示プログラムが記録されたコンピュータ読取可能な記録媒体
US6992665B2 (en) Method and device for fitting surface to point group, modeling device, and computer program
US20020013684A1 (en) Method of and device for modifying standard model
KR20030012903A (ko) 그래픽 데이타 생성 방법, 그래픽 생성 장치 및 이의 구성요소
JPH11175740A (ja) 太線描画方法および装置
Yang et al. An efficient scanning pattern for layered manufacturing processes
JP3779343B2 (ja) 互いに関連する輪郭点列の処理装置
JP3376884B2 (ja) 立体地形表示装置
US6718293B1 (en) Etching and growth simulation method using a modified cell model
US7613341B1 (en) Gap detection in a drawing
Tata et al. Feature extraction from tessellated and sliced data in layered manufacturing
JP3727148B2 (ja) スキニング曲面の生成方法及び装置、並びに、同曲面を生成するためのプログラムを記録した記録媒体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031205

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee