KR970060397A - 산화 시뮬레이션방법 - Google Patents

산화 시뮬레이션방법 Download PDF

Info

Publication number
KR970060397A
KR970060397A KR1019970001224A KR19970001224A KR970060397A KR 970060397 A KR970060397 A KR 970060397A KR 1019970001224 A KR1019970001224 A KR 1019970001224A KR 19970001224 A KR19970001224 A KR 19970001224A KR 970060397 A KR970060397 A KR 970060397A
Authority
KR
South Korea
Prior art keywords
oxide film
growth
overlap
oxide
time
Prior art date
Application number
KR1019970001224A
Other languages
English (en)
Other versions
KR100248455B1 (ko
Inventor
시게타카 쿠마시로
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970060397A publication Critical patent/KR970060397A/ko
Application granted granted Critical
Publication of KR100248455B1 publication Critical patent/KR100248455B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 발명은 산화 시뮬레이션의 과정에서 산화막 사이의 오버랩이 형성된 경우에도, 고속 시뮬레이션이 가능한 방법을 제공한다.
본 발명은 성장전의 산화막 표면을 구성하는 선부, 성장후의 산화막 표면상의 선부 및 이들 선부의 양단의 이동벡터로부터, 산화막 성장에 따라 스윕핑 사변형을 정하는 단계와, 이들 사이의 스윕핑 사변형의 예정된 소정의 도형 연산에 의해 산화막 형상의 오버랩 폭을 취득하는 단계와, 산화막 형상 사이의 오버랩 발생시 선형추정을 행하는 단계와, 산화막 형성의 오버랩 폭이 예정 허용치 이하로 감소하도록 산화막의 성장 시간을 후퇴시키는 단계와, 이 상태를 새로운 초기 상태로서 산화 시뮬레이션을 계속하는 단계를 포함하는 산화 시뮬레이션방법을 제공한다.

Description

산화 시뮬레이션방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일 실시예의 처리순서를 설명하기 위한 흐름도.

Claims (6)

  1. 2차원 공간에서, 성장전의 산화막 표면을 구성하는 선분(a line segment)과, 성장후의 산화막 표면상의 선분 및 이들 선분의 양단점의 이동벡터로부터 산화막 성장에 따르는 소인 사변형을 정하는 스텝과, 이들 소인 사변형끼리의 소정의 도형연산에 의해, 산화막형상의 겹침폭을 취득하는 스텝을 포함하는 것을 특징으로 하는 산화 시뮬레이션방법.
  2. 3차원 공간에서, 성장전의 산화막 표면을 구성하는 평면과, 성장후의 산화막 표면상의 평면 및 이들 정점의 이동벡터로부터 산화막 성장에 따르는 소인 다각주를 정하는 스텝과, 이들 소인 다각주끼리의 소정의 도형 연산에 의해, 산화막 형상의 겹침폭을 취득하는 스텝을 포함하는 것을 특징으로 하는 산화 시뮬레이션방법.
  3. 제1항에 있어서, 산화막 형상의 겹침이 생긴 경우, 상기 산화막 형상의 겹침폭이 미리 정해진 허용치 이하가 되도록 시간축상에서 선형추정으르 하여 산화막 성장시간을 되돌린 후, 이 상태를 새로운 초기 상태로서 시뮬레이션을 계속하는 것을 특징으로 하는 산화 시뮬레이션방법.
  4. 제2항에 있어서, 산화막 형상의 겹침이 생긴 경우, 상기 산화막 형상의 겹침폭이 미리 정해진 허용치 이하가 되도록 시간축상에서 선형추정을 하여 산화막 성장시간을 되돌린 후, 이 상태를 새로운 초기 상태로서 시뮬레이션을 계속하는 것을 특징으로 하는 산화 시뮬레이션방법.
  5. 제1항에 있어서, 국소적인 산화막의 겹침폭을 복수 구하여, 이들 국소적인 겹침폭으로부터 상기 산화막 형상 전체의 겹침폭을 구하는 것을 특징으로 하는 산화 시뮬레이션방법.
  6. 제5항에 있어서, 상기 산화막 형성의 겹침폭이 미리 정해진 허용치를 초과하였을 때에, 상기 국소적인 산화막의 일차 성장속도를 사용하여 상기 국소적인 산화막의 겹침폭을 시각폭에 대하여 일차식에서 근사하여 되돌림 시각을 산출하여, 가장 빠른 시각을 상기 산화막 형상 전체의 성장 되돌림 시각으로서 사용하는 것을 특징으로 하는 산화 시뮬레이션방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970001224A 1996-01-19 1997-01-17 산화 시뮬레이션 방법 KR100248455B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8025768A JP2910657B2 (ja) 1996-01-19 1996-01-19 酸化シミュレーション方法
JP96-25768 1996-01-19

Publications (2)

Publication Number Publication Date
KR970060397A true KR970060397A (ko) 1997-08-12
KR100248455B1 KR100248455B1 (ko) 2000-03-15

Family

ID=12175029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001224A KR100248455B1 (ko) 1996-01-19 1997-01-17 산화 시뮬레이션 방법

Country Status (3)

Country Link
US (1) US5847973A (ko)
JP (1) JP2910657B2 (ko)
KR (1) KR100248455B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165907B2 (ja) * 2007-03-06 2013-03-21 株式会社東芝 成膜形状シミュレーション方法及び電子デバイスの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495417A (en) * 1990-08-14 1996-02-27 Kabushiki Kaisha Toshiba System for automatically producing different semiconductor products in different quantities through a plurality of processes along a production line
JP3713055B2 (ja) * 1992-06-24 2005-11-02 日本電信電話株式会社 ３次元ｌｓｉ形状シミュレーションシステム
US5367465A (en) * 1992-06-24 1994-11-22 Intel Corporation Solids surface grid generation for three-dimensional topography simulation
US5379225A (en) * 1992-06-24 1995-01-03 Intel Corporation Method for efficient calculation of vertex movement for three-dimensional topography simulation
US5677846A (en) * 1993-12-13 1997-10-14 Nec Corporation Device simulator and mesh generating method thereof

Also Published As

Publication number Publication date
JPH09199492A (ja) 1997-07-31
KR100248455B1 (ko) 2000-03-15
US5847973A (en) 1998-12-08
JP2910657B2 (ja) 1999-06-23

Similar Documents

Publication Publication Date Title
Seidel An introduction to polar forms
BR9906309A (pt) Dispositivo de processamento de imagem, método de processamento de imagem, e meio de distribuição de programa e meio de distribuição de dados
Lasser Intersection of parametric surfaces in the Bernstein-Bezier representation
CN101408991B (zh) 一种插值型细分和逼近型细分相融合的曲面造型方法
Ruprecht et al. Free form deformation with scattered data interpolation methods
KR970060397A (ko) 산화 시뮬레이션방법
CN114429535A (zh) 一种三角网格曲面的光滑裁剪方法及装置
Sirjani et al. On representation of a shape's skeleton
KR880003242A (ko) 신호 발생용 장치 및 방법
CN108499109B (zh) 一种基于ue引擎实现物品可实时单侧缩放的方法
Barsky Arbitrary subdivision of Bézier curves
Azariadis et al. Product design using point-cloud surfaces: A recursive subdivision technique for point parameterization
Rogers et al. On an efficient general line-clipping algorithm
Ragragui et al. Fer-pixel extrusion mapping: The correction of the intersection point between the extrusion geometry and the viewing ray
CN116485938A (zh) 流径曲线生成方法、装置、终端设备及存储介质
KR100269100B1 (ko) 삼각형탐색방법및이를채용한래스터라이저
JPH07160898A (ja) テクスチャデータ生成装置
Hart et al. Use of curves in rendering fractures
Curless Subdivision curves and surfaces
Casciola et al. Modelling of curves and surfaces in polar and Cartesian coordinates
Kahler et al. Dynamic refinement of deformable triangle meshes for rendering
Kim et al. A multiresolution control method using view directional feature
JPH03209499A (ja) アウトライン・フォントの形成方法およびその描画装置
Spencer-Smith et al. Four dimensional splines for motion control in computer animation
JPS63256988A (ja) スプライン補間法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031205

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee