KR100248338B1 - 반도체소자의 소자분리막제조방법 - Google Patents
반도체소자의 소자분리막제조방법 Download PDFInfo
- Publication number
- KR100248338B1 KR100248338B1 KR1019930021412A KR930021412A KR100248338B1 KR 100248338 B1 KR100248338 B1 KR 100248338B1 KR 1019930021412 A KR1019930021412 A KR 1019930021412A KR 930021412 A KR930021412 A KR 930021412A KR 100248338 B1 KR100248338 B1 KR 100248338B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- field oxide
- polycrystalline silicon
- silicon substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000926 separation method Methods 0.000 title claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000029226 lipidation Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, PBL (Poly- Buffed LOCOS) 구조로 필드산화막을 형성하기위해 실리콘기판 상부에 산화막, 다결정실리콘막 및 질화막을 적층하고, 필드영역이 될 부분의 적층된 부분과 실리콘기판을 식각하여 트렌치를 형성하고, 다결정실리콘막을 증착한 후, 산화공정으로 필드산화막을 성장시킨 다음, 플로우가 잘되는 물질을 플로우시키고 평면에치백 공정으로 평탄화된 필드산화막을 트렌치에 형성하는 기술이다.
Description
제1도 내지 제6도는 본 발명의 실시예에 의한 반도체소자의 소자분리막 제조공정을 도시한 단면도.
제1도는 트렌치가 형성된 것을 도시한 단면도.
제2도는 제2다결정실리콘을 도포한 것을 도시한 단면도.
제3도는 필드산화막을 형성한 것을 도시한 단면도.
제4도는 BPSG로 플로우(flow) 시킨 것을 도시한 단면도.
제5도는 평면 에치백 후, 남아있는 질화막을 제거한 것을 도시한 단면도.
제6도는 평탄화된 단차가 없는 필드산화막을 형성한 것을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 산화막
3 : 제1다결정실리콘 4 : 질화막
5 : 제2다결정실리콘 6 : BPSG
7, 9 : 필드산화막 10 : 트렌치
본 발명은 반도체소자의 소자분리막( field oxide layer ) 제조방법에 관한 것으로, 특히 예정된 필드영역에 트렌치 (trench)를 형성하고, 다결정실리콘막을 형성한 다음, 비피에스지 (BPSG : Boro Phospho Silicate Glass, 이하에서 BPSG 라 함) 와 같이 쉽게 플로우 (flow) 시킬 수 있는 물질을 도포하고 에치백 공정으로 상기 물질과 필드산화막을 일정두께 식각하여 체적비 (volume ratio) 가 크고 버즈빅(bird's beak) 없고, 상부면에 평탄화된 필드산화막을 제조하는 방법에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자의 디맨젼 (dimension) 을 축소하는 것과, 소자간에 존재하는 분리영역 (isolation region) 의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.
소자분리막을 제조하는 기술로서는 로코스 (LOCOS : LOCal Oxidation of Silicon), 실리코기판위에 산화막, 다결정실리콘, 질화막순으로 적층한 구조인 PBL (Poly-Buffered LOCOS, 이하에서 PBL 이라 함), 트렌치 (trench), 스와미 (SWAMI : SideWAll Masked Isolation) 등이 있다.
종래기술에 의해 제조되는 PBL 구조의 소자분리막에서는 필드산화시에 산소의 측면확산에 의하여 버즈빅이 발생한다. 즉, 활성영역이 작아져 활성영역을 효과적으로 활용하지 못하며, 필드산화막의 두께가 두껍기 때문에 단차가 형성되어 후속공정에 어려움을 준다.
상기 형성공정중에 버즈빅의 존재는 소자분리막의 기술평가의 한 방법으로써, 분리영역의 면적을 실제 디자인상의 디맨젼보다 증가시키는 효과를 일으켜 디자인상의 제약이 디며, 버즈빅의 길이는 패드산화막의 두께가 얇을수록 감소하고, 필드산화온도가 높을수록 감소하고, 필드온도의 압력이 높을수록 증가한다.
따라서, 본 발명은 필드영역이 될 부분의 실리콘기판을 일부 식각하여 체적비를 상대적으로 증가시키고, 실리콘의 식각후에 패드 다결정실리콘을 증착하므로 패드 다결정실리콘이 산화될때까지 버즈빅이 생기지 않으며, BPSG 등과 같이 플로우 (flow) 가 잘되는 물질을 증착한 후에 평면에치백하여 평탄화된 소자분리막을 제조하는 방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명의 특징은, 실리콘기판의 상부에 산화막, 제1다결정실리콘막 및 질화막을 적층한 후, 소자분리용 마스크를 사용하여 일정부분의 질화막, 제1다결정실리콘막, 산화막과 실리콘기판을 일정두께까지 식각하여 트렌치를 형성하는 공정과, 제2다결정실리콘막을 증착하고, 제2다결정실리콘막과 그하부면의 실리콘기판 일정부분을 산화시켜 필드산화막을 형성하는 공정과, 필드산화막 상부에 플로우 (flow) 가 잘 되는 물질을 도포하는 공정과, 플로우가 잘되는 물질과 필드산화막을 평면에치백 공정으로 식각하여 필드산화막의 상부면을 평탄하게 하는 공정과, 질화막과 제1다결정실리콘막을 제거하는 공정을 포함하여 상부면이 평탄하고 트렌치가 채워진 필드산화막으로 형성되는 공정을 포함하는 것이다.
이하 첨부된 도면을 참조하여 본 발명인 반도체소자의 소자분리막 제조방법을 상세히 설명하기로 한다.
제1도는 실리콘기판(1)위에 산화막(2), 패드형 제1다결정실리콘막(3) 그리고 질화막(4)을 적층한 후, 소자분리용 마스크를 사용하여 지질화막(4), 패드형 제1다결정실리콘막(3), 산화막(2) 그리고 실리콘기판(1)의 일정두께를 식각하여 각층의 패턴과 트렌치(10)를 형성한 것을 도시한 단면도이다.
상기 실리콘기판(1)을 식각함으로써 체적비가 증가된다.
여기서, 패드형 제1다결정실리콘막은 산화되기 전까지 버즈빅을 방지하며, 질화막은 산화막의 성장을 억제하는 역할을 한다.
제2도는 제1도의 공정후, 제2다결정실리콘(5)을 증착한 것을 도시한 단면도이다.
제3도는 제2다결정실리콘막(5)과 실리콘기판(1)을 산화시켜 필드산화막(7)을 형성한 것을 도시한 단면도이다.
상기 실리콘기판(1)의 손상을 줄이기 위하여 산화 후에 산화막을 제거하거나, 실리콘기판(1)의 손상부위를 식각해 낸다.
상기 제2다결정실리콘막(5)은 필드산화시에 활성영역 (active region)이 축소되는 것을 방지한다.
여기서, 제2다결정실리콘막(5)은 측벽에서 버즈빅의 형성을 지연시키고, 평면에서 필드산화막(7)의 형성을 돕는다.
제4도는 제3도의 공정후, 플로우가 잘 되는 물질 예를들어 BPSG(6) 을 도포한 것을 도시한 단면도이다.
상기 BPSG 대신에 플로우 (flow)가 잘 되는 물질은 에스오지 (SOG : spin on glass), 감광막, 오존 티이오에스 (TEOS : Ozone Tetra Ethyl Ortho Siligate) 등을 이용할 수 있다.
제5도는 상기 BPSG(6) 와 필드산화막(7)의 식각선택비를 약 1 : 1로 한 공정으로 제1다결정실리콘막(3)의 상부면까지 필드산화막(7)을 식각하여 평탄화된 필드산화막(9)을 형성한 단면도이다.
제6도는 제5도의 공정후, 질화막(4)과 패드형 제1다결정실리콘(3)을 제거하여 트렌치(10)에 채워지고, 상부면이 평탄화된 필드산화막(9)이 제조된 것을 도시한 단면도로서, 체적비가 크고, 버즈빅이 없으며, 단차가 형성되지 않음을 도시한다.
상술한, 본 발명의 반도체소자의 소자분리막 제조방법에 의하면, 체적비가 크기때문에 활성영역과 필드영역간의 소자분리가 확실하게 되며, 버즈빅의 크기가 줄어 집적도를 높일 수 있으며, 필드산화막의 단차가 없으므로 후속공정이 용이하다.
Claims (4)
- 반도체소자의 소자분리막 제조방법에 있어서, 실리콘기판의 상부에 산화막, 제1다결정실리콘막 및 질화막을 적층한 후, 소자분리용 마스크를 사용하여 일정부분의 질화막, 제1다결정 실리콘막, 산화막과 실리콘기판을 일정두께까지 식각하여 트렌치를 형성하는 공정과, 제2다결정실리콘막을 증착하고, 제2다결정실리콘막과 그하부면의 실리콘기판 일정부분을 산화시켜 필드산화막을 형성하는 공정과, 필드산화막 상부에 플로우(flow)가 잘 되는 물질을 도포하는 공정과, 플로우가 잘되는 물질과 필드산화막을 평면에치백 공정으로 식각하여 필드산화막의 상부면을 평탄하게 하는 공정과, 질화막과 제1다결정실리콘막을 제거하는 공정을 포함하여 상부면이 평탄하고 트렌치가 채워진 필드산화막으로 구비되는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 트렌치를 형성시 손상받은 실리콘기판을 산화시키고, 산화막을 제거한 다음, 제2다결정실리콘막을 증착하는 것을 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 플로우가 잘되는 물질로 BPSG, SOG, TEOS, 감광막을 사용하는 것을 특징으로한 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 플로우가 잘되는 물질과 필드산화막의 식각비를 약 1:1로 한 상태에서 평면에치백 하는 것을 특징으로하는 반도체소자의 소자분리막 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021412A KR100248338B1 (ko) | 1993-10-15 | 1993-10-15 | 반도체소자의 소자분리막제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021412A KR100248338B1 (ko) | 1993-10-15 | 1993-10-15 | 반도체소자의 소자분리막제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012633A KR950012633A (ko) | 1995-05-16 |
| KR100248338B1 true KR100248338B1 (ko) | 2000-03-15 |
Family
ID=19365893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930021412A KR100248338B1 (ko) | 1993-10-15 | 1993-10-15 | 반도체소자의 소자분리막제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100248338B1 (ko) |
-
1993
- 1993-10-15 KR KR1019930021412A patent/KR100248338B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012633A (ko) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1159966A (en) | Process of forming recessed dielectric regions in a monocrystalline silicon substrate | |
| KR100428805B1 (ko) | 트렌치 소자분리 구조체 및 그 형성 방법 | |
| US6461934B2 (en) | Method of manufacturing semiconductor device having trench type element isolation regions | |
| KR0155874B1 (ko) | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 | |
| US6093619A (en) | Method to form trench-free buried contact in process with STI technology | |
| US5677232A (en) | Methods of fabricating combined field oxide/trench isolation regions | |
| US6124184A (en) | Method for forming isolation region of semiconductor device | |
| KR100248338B1 (ko) | 반도체소자의 소자분리막제조방법 | |
| US5786229A (en) | Method for providing isolation between semiconductor devices using epitaxial growth and polishing | |
| KR100230384B1 (ko) | 반도체소자의 트렌치 형성방법 | |
| US20050136619A1 (en) | Semiconductor devices and methods of forming a trench in a semiconductor device | |
| KR100241517B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| KR0172240B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR970005114B1 (ko) | 반도체 소자의 필드산화막 제조방법 | |
| KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| KR20030000489A (ko) | 반도체소자의 제조방법 | |
| KR0151040B1 (ko) | 반도체장치의 소자분리방법 | |
| KR0180782B1 (ko) | 반도체 소자의 소자 분리막 제조방법 | |
| KR100539001B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100190036B1 (ko) | 반도체 소자의 분리 방법 | |
| KR19980083839A (ko) | 반도체장치의 트랜치 소자분리방법 | |
| KR19990051399A (ko) | 반도체 장치의 소자분리방법 | |
| KR100245090B1 (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| KR0172729B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR0154140B1 (ko) | 반도체소자의 소자분리막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061122 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |