KR950012633A - 반도체소자의 소자분리막 제조방법 - Google Patents
반도체소자의 소자분리막 제조방법 Download PDFInfo
- Publication number
- KR950012633A KR950012633A KR1019930021412A KR930021412A KR950012633A KR 950012633 A KR950012633 A KR 950012633A KR 1019930021412 A KR1019930021412 A KR 1019930021412A KR 930021412 A KR930021412 A KR 930021412A KR 950012633 A KR950012633 A KR 950012633A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- field oxide
- polycrystalline silicon
- trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 238000000926 separation method Methods 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 150000004767 nitrides Chemical class 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 6
- 239000000463 material Substances 0.000 claims abstract 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract 6
- 239000010703 silicon Substances 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 6
- 238000005530 etching Methods 0.000 claims abstract 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, PBL(PoLl)·-Buffed LOCOS) 구조로 필드산화막을 형성하기 위해 실리콘기판 상부에 산화막, 다결정실리콘막 및 질화막을 적층하고, 필드영역이 될 부분의 적층된 부분과 실리콘기판을 식각하여 트렌치를 형성하고, 다결정실리콘막을 증착한 후, 산화공정으로 필드산화막을 성장시킨 다음, 플로우가 잘되는 물질을 플로우시키고 평면에치백 공정으로 평탄화된 필드산화막을 트렌치에 형성하는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제6도는 본 발명의 실시예에 의해 반도체소자의 소자분리막 제조공정을 도시한 단면도, 제1도는 트렌치가 형성된 것을 도시한 단면도,
제2도는 제2다결정실리콘을 도포한 것을 도시한 단면도,
제3도는 필드산화막을 형성한 것을 도시한 단면도,
제4도는 BPSG로 플로우(flow)시킨 것을 도시한 단면도,
제5도는 평면 에치백 후, 남아있는 질화막을 제거한 것을 도시한 단면도,
제6도는 평탄화된 단차가 없는 필드산화막을 형성한 것을 도시한 단면도.
Claims (4)
- 반도체소자의 소자분리막 제조방법에 있어서, 실리콘기판의 상부에 산화막, 제 1다결정실리콘막 및 질화막을 적층한 후, 소자분리응 마스핀를 사용하여 일정부분의 질화막, 제 1다결정실리콘막, 산화막과 실리콘기판을 일정두께까지 식각하여 트렌치를 형성하는 공정과, 제 2다결정실리콘막을 증착하고, 제 2다결정리콘막과 그 하부면의 실리콘기판 일정부분을 산화시켜 필드산화막을 형성하는 공정과, 필드산화막 상부에 플로우(flow)가 잘 되는 물질을 도포하는 공정과, 플로우가 잘되는 물질과 필드산화막을 평면에치백 공정으로 식각하여 필드산화막의 상부면을 평탄하게 하는 공정과, 질화막과 제 1다결정실리콘막을 제거하는 공정을 포함하여 상부면이 평탄하고 트렌치가 채워진 필드산화막으로 구비되는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 트렌치를 형성시 손상받은 실리콘기판을 산화시키고, 산화막을 제거한 다음, 제2다결정실리콘막을 증착하는 것을 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 플로우가 잘되는 물질로 BPSG, SOG, TEOS, 감광막을 사용하는 것을 특징으로한 반도체소자의 소자분리막 제조방법
- 제1항에 있어서, 상기 플로우가 잘되는 물질과 필드산화막의 식각비를 약 1 : 1로 한 상태에서 평면에 치백 하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021412A KR100248338B1 (ko) | 1993-10-15 | 1993-10-15 | 반도체소자의 소자분리막제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930021412A KR100248338B1 (ko) | 1993-10-15 | 1993-10-15 | 반도체소자의 소자분리막제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012633A true KR950012633A (ko) | 1995-05-16 |
| KR100248338B1 KR100248338B1 (ko) | 2000-03-15 |
Family
ID=19365893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930021412A KR100248338B1 (ko) | 1993-10-15 | 1993-10-15 | 반도체소자의 소자분리막제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100248338B1 (ko) |
-
1993
- 1993-10-15 KR KR1019930021412A patent/KR100248338B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100248338B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731241A (en) | Self-aligned sacrificial oxide for shallow trench isolation | |
| US5455194A (en) | Encapsulation method for localized oxidation of silicon with trench isolation | |
| JPH0580148B2 (ko) | ||
| US4980311A (en) | Method of fabricating a semiconductor device | |
| US6020622A (en) | Trench isolation for semiconductor device with lateral projections above substrate | |
| US5432118A (en) | Process for forming field isolation | |
| KR940009759A (ko) | 반도체 장치의 필드 산화막 형성 방법 | |
| US6063699A (en) | Methods for making high-aspect ratio holes in semiconductor and its application to a gate damascene process for sub- 0.05 micron mosfets | |
| KR880008448A (ko) | 측면 격리 소자 분리방법 | |
| KR970072380A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR950012633A (ko) | 반도체소자의 소자분리막 제조방법 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| US6309947B1 (en) | Method of manufacturing a semiconductor device with improved isolation region to active region topography | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100214534B1 (ko) | 반도체소자의 소자격리구조 형성방법 | |
| KR940004779A (ko) | 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법 | |
| JPH08195436A (ja) | 半導体素子のコンタクトホール形成方法 | |
| KR100214530B1 (ko) | 트렌치 소자격리구조 형성방법 | |
| KR950012685A (ko) | 반도체소자의 소자분리막 제조방법 | |
| JPH05190565A (ja) | 半導体装置の製造方法 | |
| KR950005273B1 (ko) | 반도체장치의 제조방법 | |
| KR100190036B1 (ko) | 반도체 소자의 분리 방법 | |
| KR100199007B1 (ko) | 필드산화막 형성과 트랜치 형성이 혼합된 소자 격리방법 | |
| JPH0230160A (ja) | 半導体装置 | |
| KR980012255A (ko) | 반도체장치의 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061122 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |