KR100247515B1 - 플라즈마 cvd에 의한 박막형성방법 - Google Patents

플라즈마 cvd에 의한 박막형성방법 Download PDF

Info

Publication number
KR100247515B1
KR100247515B1 KR1019970014668A KR19970014668A KR100247515B1 KR 100247515 B1 KR100247515 B1 KR 100247515B1 KR 1019970014668 A KR1019970014668 A KR 1019970014668A KR 19970014668 A KR19970014668 A KR 19970014668A KR 100247515 B1 KR100247515 B1 KR 100247515B1
Authority
KR
South Korea
Prior art keywords
film
ticl
plasma
sih
substrate
Prior art date
Application number
KR1019970014668A
Other languages
English (en)
Other versions
KR980002291A (ko
Inventor
시게루 미즈노
마나부 다가미
신야 하세가와
요이치로 누마자와
마사히토 이시하라
기요시 나시모토
노부유키 다카하시
Original Assignee
니시히라 순지
아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시히라 순지, 아네르바 가부시키가이샤 filed Critical 니시히라 순지
Publication of KR980002291A publication Critical patent/KR980002291A/ko
Application granted granted Critical
Publication of KR100247515B1 publication Critical patent/KR100247515B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14Deposition of only one other metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 플라즈마 CVD 법에 의한 Ti 막등의 형성에 TiCl4를 사용할때, Ti 막등에 잔류하는 염소량을 적게하여 하지층의 침식이 없게 하고 막표면을 평활하게 하여 단차도포특성을 높이고, 생산 효율을 향상시켜 소자의 신뢰성을 높게 하는 것을 과제로 한다.
플라즈마 CVD 법을 이용한 Ti 막 또는 TiN 막의 성막에서, 반응용기내에 H2또는 H2와 N2를 도입하여 기판의 전면 공간에 플라즈마를 생성하고, 다음에 반응용기내에 TiCl4와 실란계가스(SinH2n+2: n은 자연수)와 H2또는 H2와 N2를 함유하는 반응가스를 도입한다. 플라즈마중에서 생성되는 실란계가스의 라디칼에 의하여 TiCl4또는 TiCl4가 분해하여 생성되는 전구체가 환원되어, 기판 위에 Si를 함유하는 Ti 막 또는 TiN 막이 형성된다.

Description

플라즈마 CVD에 의한 박막형성방법
본 발명은 플라즈마 CVD(plasma-enhanced chemical vapor deposition(PECVD))에 의한 박막형성방법 및 플라즈마 CVD 장치에 관한 것이며, 특히 반도체장치 제조공정에 있어서, 플라즈마로 지원된 CVD 반응을 이용하여 기판표면에 박막을 형성하는 박막형성방법에 관한 것이다.
최근의 반도체장치 제조의 기술분야에 있어서 반도체장치에서의 회로소자의 집적화와 미세화는 점점 더 진행하고 있다. 해당 회로소자의 미세화는 제조공정에 새로운 기술을 요구한다. 즉, 미세구멍(접촉 구멍 또는 비어 구멍(via holes))내로의 충분한 막의 매립기술, 소자내의 단차를 줄이는 기술 및 고전류밀도를 원인으로 한 발열이나 전자이동에 의한 단선의 예방기술이 요구된다. 이들 요구에 응하는 새로운 제조공정으로서, CVD 법(화학적 기상 성장법)에 의한 블랭킷(blanket) 텅스텐막(이하「B-W 막」이라고 약칭한다)의 형성 혹은 스퍼터링법에 의한 Al막의 형성이 행하여지고 있다.
B-W 막이나 Al 막의 형성에서는, 하지(下地)층과의 도전성의 확보, 접착성의 확보, 상호 확산의 방지(차단성의 확보)등을 위해 박막과 하지층 사이에, 예컨대 접촉 구멍의 경우에는 Ti(티탄)막과 TiN(질화티탄)막을 형성한다. Ti 막과 TiN 막의 형성에 있어서, 소자의 배선폭이 1.0~0.25μm인 경우에는 스퍼터링법이 사용된다. 그런, 소자의 배선폭이 0.25~0.1μm인 경우에는, 스퍼터링법으로서는 충분한 단차도포특성을 얻는 것이 곤란하기 때문에, 플라즈마의 지원에 의한 기판표면 근처에서의 화학반응을 사용한 기상 성장에 의해서 박막을 형성하는 플라즈마 CVD 법이 이용된다.
플라즈마 CVD 법에 의한 Ti 막 형성에서는, 미리 용기내에 도입한 수소 H2가스중에 플라즈마를 발생시키고, 해당 용기속에 사염화티탄 TiCl4와 H2를 함유하는 반응가스를 도입하고, 상기 플라즈마에 의해서 생성된 활성인 수소의 이온이나 원자에 의해서, 상기 TiCl4나 이 TiCl4가 분해하여 생성된 전구체(precursor)를 환원시키는 것으로 기판상에 Ti 막을 형성하도록 하고 있었다. 플라즈마 CVD 법에 의한 TiN 막 형성에서는, 마찬가지로 미리 용기내에 도입한 질소 N2와 수소 H2의 혼합가스중에 플라즈마를 발생시키고, 해당 용기속에 반응가스로서 TiCl4와 N2및 H2를 도입하고, 플라즈마에 의해서 생성한 활성 질소의 이온이나 원자에 의해서 TiCl4나 그 전구체를 질화하는 것으로 기판상에 TiN 막이 형성된다. 상기한 바와 같이, 반응가스로서 사염화티탄 TiCl4가 사용되는 것은 성막되는 막의 표면이 평활하게 되고, 또한 단차도포특성이 우수하기 때문이다.
이러한 박막형성에 사용되는 종래의 장치는 플라즈마를 생성하는 에너지에 13.56MHz의 RF(radio frequency)를 사용하는 평행평판형 플라즈마 CVD 장치(예컨대 N. J. Lanno et al., J. Electrochem. Soc., 136(1989), p. 276.) 또는 고밀도 플라즈마를 얻을 수 있는 ECR형 플라즈마 CVD 장치(예컨대 T. Akahori et al., J. J. Appl. Phys., 30(1991), p. 3558., T. Miyamoto., Proceedings of VLSl Multilevel Interconnection Conference, (1995), p. 195.)이다.
전술한 종래의 플라즈마 CVD 기술에서는 다음과 같은 문제가 있었다.
13.56MHz의 주파수를 사용하는 평행평판형 플라즈마 CVD 장치를 사용한 경우에는, 형성된 Ti 막 TiN 막중에 반응가스의 TiCl4에 의한 염소 Cl이 잔류한다. 이 잔류염소가 배선의 Al 막을 침식시킨다. 13.56MHz의 주파수로 생성한 플라즈마에서는 미분해의 TiCl4가 많이 남는다. TiCl4가 접촉 구멍의 저부의 하지층인 Si를 침식시킨다. 이와 같은 Si 하지층의 침식은 Ti 막 또는 TiN 막의 표면평활성을 손상시키기 때문에 회로소자의 신뢰성을 낮게 하는 문제가 있었다.
한편, ECR형 플라즈마 CVD 장치를 사용한 경우에는 고밀도 플라즈마를 얻을수 있기 때문에, 해당 플라즈마중에서 TiCl4가 분해되고, 또한 생성된 충분한 양의 활성 수소이온이나 원자에 의해서 Cl이 제거되고, 그 결과 상기한 평행평판형 플라즈마 CVD 장치와 비교하여 Ti 막이나 TiN 막중의 Cl의 양이 상당히 적어지지만, 그래도 Cl 절감효과는 불충분하다. 더욱이 ECR 형 플라즈마 CVD 장치에서 Ti 막이나 TiN 막이나 TiN막의 단차도포특성이 부족하기 때문에, 차단성이 충분히 확보될 수 없고 소자의 신뢰성이 낮게 된다는 문제가 있었다.
상기한 문제는 미세구멍중 주로 접촉 구멍을 상정하여 설명을 하였지만, 해당 문제는 금속층 위에 퇴적된 SiO2층에 형성되는 비어 구멍에 관해서도 마찬가지로 적용된다. 또 비어 구멍의 경우에는 하지층과의 사이에 TiN 막만이 형성되므로, TiN 막의 성막만이 문제가 된다.
본 발명의 목적은 상기한 문제를 해결하는 것에 있고, 플라즈마 CVD 법에 의한 Ti 막 또는 TiN 막을 형성하는데 있어서, Ti 막이나 TiN 막중에 잔류하는 염소량을 적게 하여 하지층의 침식이 없게 하고, 또한 형성된 막의 표면을 평활하게 하고, 단차도포특성을 높여 생산 효율을 향상시키고, 소자의 신뢰성을 높일 수 있는 플라즈마 CVD에 의한 박막형성방법을 제공하는 것에 있다.
제1도는 본 발명에 관한 박막형성방법을 실시하기 위한 플라즈마 CVD 장치의 반응용기내의 구조와 해당 반응용기에 관련한 구성을 도시한 일부 단면 구성도이다.
제2a도는 본 발명의 박막형성방법에 있어서의 SiH4유량과 Ti 막중의 Cl 농도와의 관계를 도시한 도면이다.
제2b도는 본 발명의 박막형성방법에 있어서의 SiH4유량과 TiN 막중의 Cl 농도와의 관계를 도시한 도면이다.
제3도는 본 발명의 박막형성방법에 있어서의 플라즈마를 생성하기 위한 전력의 주파수와 Ti 막중의 Cl 농도와의 관계를 도시한 도면이다.
제4a도는 기판상에 형성된 박막의 사진으로, 종래 방법으로 제작된 Ti 막의 단면과 표면의 전자현미경 사진이다.
제4b도는 기판상에 형성된 박막의 사진으로, 본 발명에 의한 방법으로 제작된 Ti 막의 단면과 표면의 전자현미경 사진이다.
제5a도는 기판상에 형성된 박막의 사진으로, 종래 방법으로 제작된 TiN 막의 단면과 표면의 전자현미경 사진이다.
제5b도는 기판상에 형성된 박막의 사진으로, 본 발명에 의한 방법으로 제작된 TiN 막의 단면과 표면의 전자현미경 사진이다.
제6a도는 종래 방법으로 제작된 TiN 막의 X 선회절피크를 도시한 도면이다.
제6b도는 본 발명의 방법으로 제작된 TiN 막의 X 선회절피크를 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
11 : 반응용기 13 : 가스도입부
16 : 기판유지체 17 : 기판
18 : 정전흡착판 19 : 히터
20 : 열전쌍 21 : 지지부
24 : 배기부
본 발명에 관한 플라즈마 CVD에 의한 박막형성방법은 상기 목적을 달성하기 위해서 다음과 같이 구성된다.
제1의 발명(청구항1에 대응)에 관한 박막형성방법은 플라즈마 CVD 법을 이용한 Ti 막의 성막방법으로서, 기판을 수용하는 반응용기내에 H2(수소)를 도입하여 기판 전면(前面)공간에 플라즈마를 생성하고, 다음에 반응용기내에 TiCl4(사염화티탄)와 실란계가스(SinH2n+2: n은 자연수)와 H2를 함유하는 반응가스를 도입하도록 구성된다. 그 결과, 플라즈마중에서 생성되는 실란계가스의 라디칼에 의하여 TiCl4또는 TiCl4가 분해하여 생성되는 전구체가 환원되어, 기판 위에 Si(규소)를 함유하는 Ti(티탄)막이 형성된다.
바람직하게는, 본 발명(청구항2에 대응)에 관한 박막형성방법은 플라즈마가 H2로 생성되고, 반응가스는 TiCl4와 SiH4와 H2를 함유하는 가스이고, SiH4와 TiCl4와의 유량비(몰비이다:) [SiH4]/[TiCl4] (여기서, 기호[ ]는 가스유량을 나타낸다)가 0.5이하의 값(0을 제외한다)인 것을 특징으로 한다.
바람직하게는, 본 발명(청구항3에 대응)에 관한 박막형성방법은 Si를 함유하는 Ti 막의 Si 함유율이 49몰% 이하의 값(0을 제외한다)인 것을 특징으로 한다.
제2의 발명(청구항4에 대응)에 관한 박막형성방법은 플라즈마 CVD 법을 이용한 TiN 막의 성막방법으로서, 기판을 수용하는 반응용기내에 H2(수소) 및 N2(질소)를 도입하여 기판의 전면 공간에 플라즈마를 생성하고, 다음에 반응용기내에 TiCl4(사염화티탄)와 실란계가스(SinH2n+2: n은 자연수)와 H2및 N2를 함유하는 반응가스를 도입하도록 구성된다. 그 결과, 플라즈마중에서 생성되는 실란계가스의 라디칼에 의하여 TiCl4또는 TiCl4가 분해하여 생성되는 전구체를 환원시켜, 기판위에 Si(규소)를 함유하는 TiN(질화티탄)막이 형성된다.
바람직하게는, 본 발명(청구항5에 대응)에 관한 박막형성방법은 플라즈마가 H2및 N2로 생성되고, 반응가스는 TiCl4와 SiH4와 H2및 N2를 함유하는 가스이고, SiH4와 TiCl4와의 유량비(몰비이다) [SiH4]/[TiCl4](여기서 기호[ ]는 가스유량을 나타낸다)가 0.5이하의 값(0을 제외한다)인 것을 특징으로 한다.
바람직하게는, 본 발명(청구항6에 대응)에 관한 박막형성방법은 Si를 함유하는 TiN 막의 Si 함유율이 20몰% 이하의 값(0을 제외한다)인 것을 특징으로 한다.
더욱, 제1 및 제2의 발명(청구항7에 대응)에 관한 박막형성방법은 바람직하게는 플라즈마가 13.56MHz보다도 높은 주파수의 전력을 사용하여 생성되는 것을 특징으로 한다.
제1 및 제2의 본 발명(청구항8에 대응)에 관한 박막형성방법은 더욱 바람직하게는 평행평판형의 플라즈마 CVD장치에서, 전력의 주파수가 30~200MHz인 것을 특징으로 한다.
본 발명에 의한 박막형성방법에서는 플라즈마에 의해서 생성된 실란계가스의 라디칼이 TiCl4의 환원반응을 효과적으로 행한다. 이 환원반응에 의해 기판상에 퇴적된 Ti 막 또는 TiN 막은 Cl 잔류량이 적다. 더욱이, 반도체장치의 예컨대 접촉구멍 저부의 하지층인 Si를 침식시키는 일이 없기 때문에, Ti 막 또는 TiN 막은 우수한 표면원활성을 가진다. 이러한 기술적으로 유리한 결과는 SiH4와 TiCl4의 상기 유량비가 0.1~0.5의 범위에 포함될 때 알맞게 달성된다. 급전되는 전력의 주파수가 13.56MHz보다도 높으면, 주파수가 13.56MHz인 고주파의 경우와 비교하여, 플라즈마중의 전자밀도가 상승하여 고밀도 플라즈마가 생성되므로, TiCl4의 분해가 보다 효율적으로 행해지고, 그 결과 SiH4의 해리가 보다 촉진된다. 특히, TiCl4의 분해와 SiH4의 해리는, 주파수가 30MHz 이상일 때 특히 현저하게 된다. 그러나, 평행평판형 플라즈마 CVD 장치로 플라즈마생성을 안정하게 하기 위해서는, 주파수가 200 MHz 이하인 것이 적당하다.
[발명의 실시형태]
이하에, 본 발명의 양호한 실시형태를 첨부도면을 참조하여 설명한다.
도 1은 본 발명의 대표적인 실시형태인 플라즈마 CVD 장치의 반응용기를 개략적으로 도시한다. 이 실시형태에 의한 플라즈마 CVD 장치는 기판상에 규소(Si)를 함유하는 티탄(Ti)막 또는 질화티탄(TiN)막을 형성하기 위한 성막장치로서 사용된다. 본 실시형태에서는 상기의 Ti 막 또는 TiN 막을 성막하기 위해서 사염화티탄(TiCl4)과 실란계가스(SinH2n+2: n은 자연수)를 함유하는 반응가스가 도입된다. 실란계가스로서는 예컨대 SiH4를 사용한다. 상기 플라즈마 CVD 장치로 Ti 막을 성막할 때에는 미리 수소 H2를 도입하여 플라즈마를 생성하고, TiCl4와 실란계가스와 H2를 함유하는 반응가스가 도입된다. 상기 플라즈마 CVD 장치로 TiN 막을 성막할때에는, 미리 H2와 질소 N2을 도입하여 플라즈마를 생성하고, TiCl4와 실란계가스와 H2와 N2를 함유하는 반응가스가 도입된다.
도 1을 참조하여 장치의 구성을 설명한다. 반응용기(11)의 상벽부(11a)에는 반응가스공급기구(12)로부터 공급되는 반응가스를 용기내부에 도입하기 위한 가스 도입부(13)가 설치된다. 가스도입부(13)는 절연체(26)를 통해 반응용기(11)에 있다. 가스도입부(13)는 도전재로 형성되고, 전력공급기구(14)로부터 정합회로(15)를 통해 일정한 주파수의 전력이 인가된다. 한편, 반응용기(11)는 접지되고, 접지전위로 유지되지만, 절연체(26)에 의해서 가스도입부(13)와 반응용기(11)는 전기적으로 절연되어 있다.
반응용기(11)의 하벽부(11b)에는 기판유지체(16)가 설치된다. 가스도입부(13)의 하면(가스분출면)(13a)에 대향하고 있는 기판유지체(16)의 기판고정면(도 1중에서 표면)에는 기판(17)을 고정하기 위한 정전흡착판(electro static chuck(ESC) plate)(18)이 설치된다. 기판유지체(16)의 내부에는 히터(19)와 열전쌍(20)이 설치된다. 기판유지체(16)는 지지부(21)에 의해서 반응용기(11)내의 하부에 고정된다. 접지된 반응용기(11)를 통해서 기판유지체(16)도 또한 접지되고, 접지전위로 유지된다. 상기한 정전흡착판(18)에는 정전흡착전원(22)으로부터 필요한 전압이 공급된다. 열전쌍(20)에 의한 측정으로 수득할 수 있는 온도 데이타는 가열 제어기구(23)에 입력된다. 가열 제어기구(23)는 이 측정된 온도 데이타에 따라서 필요한 전력을 히터(19)에 부여하면서 기판유지체(16)를 설정온도로 유지한다.
또한 반응용기(11)의 측벽에 설치된 배기부(24)는 외부의 배기기구(25)에 접속된다. 배기기구(25)에 의해서 반응용기(11)의 내부공간은 감압된다.
도시하지 않은 반입구를 통해서 반응용기(11)내에 반송된 기판(17)은 열전쌍(20)과 가열 제어기구(23)와 히터(19)에 의해서 설정온도로 유지된 기판유지체(16)상에, 정전흡착전원(22)에 의해서 제어되는 정전흡착판(18)에 의해서 고정된다. 기판유지체(16)에 대향한 가스도입부(13)로부터는, Ti 성막의 경우는 H2, TiN 성막의 경우는 H2와 N2가 도입되고, 한편 배기부(24)를 통해서 배기기구(25)에 의해 배기가 행하여져 반응용기(11)의 내부는 설정압력으로 유지된다.
또한, 전력공급기구(14)에 의해 가스도입부(13)에 전력이 인가됨에 따라, 가스도입부(13)와 기판유지체(16) 사이의 공간, 즉 기판(17)의 전면 공간에서 플라즈마가 생성된다. 본 실시형태에서는 전력공급기구(14)는 30~200MHz의 범위에 포함되는 일정한 주파수의 전력을 출력한다.
생성된 플라즈마가 안정된 시점에서 가스도입부(13)로부터 TiCl4와 SiH4를 함유하는 반응가스가 반응용기(11)내에 도입된다. 이 경우에, Ti 막을 성막할때에는 해당 반응가스중에 H2가 함유된다. 또한 TiN 막을 성막할때에는 해당 반응가스중에 H2와 N2가 함유된다. 이 결과, 플라즈마중에서 생성되는 실란계가스의 라디칼이 TiCl4또는 이 TiCl4가 분해하여 생성되는 전구체를 환원시킨다. 이러한 환원반응으로, 고온으로 유지된 기판(17) 위에, Ti 성막의 경우에는 Si를 함유하는 Ti 막이 형성되고, TiN 성막의 경우에는 Si를 함유하는 TiN 막이 형성된다. 여기서, Si를 함유하는 Ti 막」이란 금속 Ti 중에 Si가 함유되어 있는 막을 의미하며, 또한「Si를 함유하는 TiN 막」이란 TiN 중에 Si가 함유되어 있는 막을 의미한다. 이하의 설명에 있어서, Ti(막) 또는 TiN(막)이란 Si를 함유하는 Ti막 또는 TiN막의 것을 의미한다.
반응용기(11)내에서의 미반응가스 및 생성가스는 배기기구(25)에 의해서 배기부(24)를 통해 외부로 배기된다.
Ti 막의 성막조건은 반응가스에 대해서 TiCl4=2~10sccm, H2=300~1000sccm, SiH4=0.2~4sccm, 기판유지체의 온도=400~700℃, 압력=50~500mTorr, 주파수 30~200 MHz의 전력=50~3000W이다.
TiN 막의 성막조건은 반응가스에 대해서 TiCl4=2~10sccm, H2=300~1000sccm, N2=8~40sccm, SiH4=0.2~4sccm, 기판유지체의 온도=400~700℃, 압력=50~500mTorr, 주파수 30~200 MHz의 전력=50~3000W이다.
상기한 성막조건에 관하여 Ti 막의 성막에서는 SiH4와 TiCl4와의 유량비(몰비)즉 [SiH4]/[TiCl4](여기서 기호 [ ]는 가스유량을 나타낸다)는 0.5이하의 값(0을 제외한다)인 것이 바람직하다. 이 유량비의 조건을 RBS(Rutherford Backscattering Spectrometry)에 의해서 측정한 Si 함유율로 나타내면, Ti 막중의 Si 함유율은 49몰% 이하가 된다. 또한 TiN 막의 성막에서도 SiH4와 TiCl4와의 유량비(몰비: [SiH4]/[TiCl4]; 여기서 기호[ ]는 가스유량을 나타낸다)는 0.5이하의 값(0을 제외한다)이 되고, 이 유량비의 조건을 RBS에 의해서 측정한 Si 함유율로 나타내면 TiN 막중의 Si 함유율은 20% 이하가 된다. SiH4와 TiCl4와의 유량비에 있어서는 후에 더욱 자세히 고찰한다.
상기 구성을 가지는 플라즈마 CVD 장치에 근거하는 Ti 막 또는 TiN 막의 형성방법에서는, 플라즈마에 의해 생성된 실란라디칼이 TiCl4또는 그 전구체의 환원 반응을 효과적으로 행하기 때문에, 해당 환원반응에 의해 기판(17)상에 형성된 상기 각 박막은 염소(Cl)잔류량이 적다.
도 2a, 도 2b는 각각 본 실시형태의 방법에 의해서 형성된 Ti 막과 TiN 막의 막중 Cl 농도와 SiH4유량과의 관계를 도시하고 있다. 막중 Cl 농도는 이차이온질량 분석법에 의해서 정량 분석을 행하였다.
Ti 막의 성막에 관한 SiH4유량이외의 성막조건은 기판유지체 온도 600℃(이때 기판온도는 485℃ 이다. 이하 동일), 압력 120mTorr, 주파수 60MHz의 전력 500W, TiCl4=5sccm, H2=500sccm이다.
마찬가지로, TiN 막의 성막에 관하여 SiH4유량이외의 성막조건은 기판유지체 온도 600℃, 압력 120mTorr, 주파수 60MHz의 전력 500W, TiCl4=5sccm, N2=20sccm, H2=500sccm이다.
도 2a, 도 2b로부터 명백한 바와 같이, 첨가된 SiH4의 유량이 증가하면, Ti 막과 TiN 막은 어느것이나 막중의 Cl 농도는 저하하는 것을 알 수 있다. Ti 막의 경우, SiH4를 가하지 않은 종래 방법에서는 막중 Cl 농도는 약 0.4원자% 이지만, SiH4를 1.0sccm 가하면 막중 Cl 농도는 약 0.15원자%, SiH4를 1.5sccm까지 가하면 Cl 농도는 약 0.10원자% 까지 감소한다. 한편 TiN 막의 경우, SiH4를 가하지 않은 종래 방법에서는 막중 Cl 농도가 약 5원자% 이지만, SiH4를 1.0sccm 가하면 막중 Cl 농도는 약 0.2원자% 이하까지 저하한다. 이상과 같이, Ti 막중 및 TiN 막중의 Cl 농도가 어느것이나 0.2원자% 이하가 된다.
또한 막중에 함유되는 Cl을 절감시키는 성막조건으로서, 플라즈마를 생성하는 데 전력의 주파수가 종래 방법에서 일반적으로 사용되는 13.56MHz 보다도 높은 주파수의 전력을 사용하는 것도 중요하다. 도 3은 Ti 막 형성에 있어서, 주파수가 13.56MHz보다도 높은 전력을 사용하여 성막을 행하였을 때의 막중에 함유되는 Cl 농도를 도시하는 그래프이다. 종래의 평행평판 플라즈마 CVD 장치에 있어서 보통 사용되는 13.56MHz의 경우에서는 Ti 막중의 Cl 농도는 약 2원자% 이다. 이것에 대하여 본 발명의 60MHz를 사용한 경우에서는, Ti 막중의 Cl 농도는 약 0.4원자%로 낮아졌다.
13.56MHz보다도 높은 주파수의 전력을 사용한 경우, 전력의 주파수가 증대함으로써 플라즈마중의 전자밀도가 상승하여 고밀도인 플라즈마가 생성된다. 고밀도 플라즈마에 의하여 TiCl4의 분해가 보다 효율적으로 행해지기 때문에, Ti 막중의 Cl 농도가 감소한다. Cl 농도의 감소는 주파수가 30MHz 이상일때 특히 현저하게 된다. 평행평판형 플라즈마 CVD 장치로 플라즈마 생성을 안정하게 하기 위해서는, 주파수가 200MHz 이하인 것이 적당하다. 따라서 평행평판형 플라즈마 CVD 장치에 있어서 도입되는 전력의 알맞은 주파수조건은 30MHz 내지 200MHz의 범위에 포함되는 주파수를 사용하는 것이다.
또한 본 발명에 의한 박막형성방법에 의하면, 도 4에 도시하는 바와 같이 Ti 막의 표면평활성을 각별히 향상시킬 수 있다. 도 4a는 종래 방법(TiCl4의 H2에 의한 환원으로 SiH4유량이 0sccm인 경우)으로 제작된 Ti막, 도 4b는 본 발명의 방법(TiCl4와 SiH4를 사용하고 H2에 의한 환원으로 SiH4가 1.0sccm인 경우)으로 제작된 Ti 막이고, Ti 막의 표면평활성을 전자현미경에 의해서 관찰한 사진이다. 도 4a, 도 4b는 각각 Ti 막의 단면을 기울기 45도 윗쪽에서 본 사진으로서, 박막의 단면과 표면을 볼 수 있다. 이 Ti 막의 성막에서 SiH4유량이외의 성막조건은 기판유지체 온도 600℃, 압력 120mTorr, 주파수 60MHz의 전력 500W, TiCl4=5sccm, H2=500sccm이다.
도 4a에 도시하는 바와 같이 종래 방법으로 제작된 Ti 막은 입상(粒狀)으로 요철이 심한 데 대하여, 도 4b에 도시하는 바와 같이 본 발명에 의한 방법으로 제작된 Ti 막은 분명히 표면이 평활하게 되어 있다. 이 차이는 종래 방법에서는 반응 초기에 TiCl4가 하지기판의 Si와 반응을 일으켜(Si의 침식) 표면이 거칠어지는 데 대하여, 본 발명에 의한 방법에서는 반응초기부터 TiCl4와 SiH4에 의한 라디칼이 반응을 일으키기 때문에 TiCl4가 하지기판의 Si와 반응을 일으키므로 생긴다. 그 결과, Si 기판의 침식에 의하여 Ti 막 표면이 거칠어지는 일이 없다. 또한, 본 발명에 의한 방법에서는 양호한 평활성을 얻을 수 있다. 반도체소자의 접촉 구멍 저부의 하지층인 Si를 침식시키는 일이 없이 Ti 막이 형성되므로, 본 발명에 의한 Ti막 형성에서는 신뢰성이 높은 전기적 특성을 얻을 수 있다.
평활성의 개선은 SiH4와 TiCl4의 유량비(몰비)[SiH4]/[TiCl4])가 0.1이상일때 특히 현저하게 된다. SiH4와 TiCl4와의 유량비가 0.5를 넘으면, SiH4가 과다하게 되어 Si 입자나 규화티탄의 입자가 이상 성장하는 것이 확인되었다. 따라서, 본 발명에 의한 박막형성방법의 알맞은 유량조건은 SiH4와 TiCl4와의 유량비([SiH4]/[TiCl4])가 0.1~0.5의 범위에 있다.
TiN 막에 관해서도 본 발명에 의한 박막형성방법에 의하면 도 5에 도시하는 바와 같이 그 표면평활성을 양호하게 할 수 있고, 더욱이 반도체소자에 있어서의 차단막으로서 유효한 비정질막을 얻을 수 있다. 도 5a는 종래 방법(TiCl4의 H2에 의한 환원으로 SiH4유량이 0sccm인 경우)으로 제작된 TiN막, 도 5b는 본 발명의 방법(TiCl4와 SiH4를 사용하고 H2에 의한 환원으로 SiH4가 1.0sccm인 경우)으로 제작된 TiN 막이고, TiN 막의 표면평활성을 전자현미경에 의해서 관찰한 사진이다. 도 5a, 도 5b는 각각 TiN 막의 단면을 기울기 45도 윗쪽에서 본 사진으로서, 박막의 단면과 표면을 볼 수 있다. 이 TiN 막의 성막에 있어서, SiH4유량이외의 성막조건은 기판유지체 온도 600℃, 압력 120mTorr, 주파수 60MHz의 전력 500W, TiCl4=5sccm N2=20sccm, H2=500sccm이다.
도 5a에 도시하는 바와 같이 종래 방법에 의한 TiN 막에서는 미세한 기둥모양 결정조직으로 되어 있는 것이 확인된다. 차단막인 TiN 막이 기둥모양 결정조직을 가지면, 그 결정입계를 통해, 상측에 형성되는 배선을 구성하는 원자(예컨대 Al이나 W)가 하지까지 확산하여 하지 Si와 반응을 일으킨다. 그 결과, 누출전류를 발생하기 쉽게 한다는 문제가 일어난다. 이것에 대하여 본 발명에 의한 방법은, 도 5b에 도시하는 바와 같이, TiN 막은 종래 방법에 의한 막과 비교해서 표면이 평활하고, 기둥상 결정조직은 보이지 않고, 표면평활성이 양호하여, 반도체소자에 있어서의 차단막으로서 유효하다.
다음에, 도 6a는 종래 방법(SiH4유량이 0sccm이고 TiCl4의 H2에 의한 환원)의 경우의 TiN 막의 X 선회절피크를 조사한 결과를 도시한다. 도 6b는 본 발명의 방법(SiH4가 유량 1.0sccm으로 첨가된다)의 경우의 TiN 막의 X 선회절피크를 조사한 결과를 도시한다. 도 6a에 의하면, 종래 방법에 의한 TiN 막에서는 전술한 기둥모양 결정조직에 대응하는 TiN(010) 결정면의 피크가 보여지는 것으로부터, 막이 결정화되어 있는 것을 알수 있다. 한편, 도 6b에 의하면, 본 발명의 방법에 의한 막은 명확한 회절피크가 보이지 않고, 비정질상태의 막으로 되어 있는 것을 알수 있다. 또, 도 6b에 도시한 2θ도 이외의 범위에서도 피크는 확인되지 않았다.
본 발명의 방법으로 제작된 TiN 막은 결정입계가 없는 비정질막이기 때문에 반도체소자에 있어서의 차단막으로서 최적이다. 이 효과는 TiN 막의 성막조건으로 SiH4와 TiCl4와의 유량비가 0.1이상일때 특히 현저하게 된다. 또한 해당 유량비가 0.5를 넘으면 SiH4가 과다하게 되어 Si 입자나 규화티탄입자가 이상 성장한다. 상기 유량비는 0.5이하인 것이 바람직하다. 또한 본 발명의 방법에 의한 TiN 막의 성막에서도 SiH4와 TiCl4와의 유량비는 바람직하게는 0.1~0.5이다.
또한, 본 발명의 박막형성방법에 의하면, Ti 막 또는 TiN 막의 표면평활성이 향상되었기 때문에, 그것들의 막의 단차도포특성에 있어서도 양호한 결과를 얻을 수 있었다. Ti 막 및 TiN 막중 어느것이나 직경 0.4μm, 깊이 1.0μm의 구멍에서 단차도포율 50%로 양호한 결과를 얻을 수 있었다. Ti 막의 성막조건은 기판유지체 온도 600℃, 압력 120mTorr, 주파수 60MHz의 전력 500W, TiCl4=5sccm, SiH4=1.0sccm, H2=500sccm이다. TiN 막의 성막조건은 기판 유지체 온도 600℃, 압력 120mTorr, 주파수 60MHz의 전력 500W, TiCl4=5sccm, SiH4=1.0sccm, N2=20sccm, H2=500sccm이다.
전술한 실시형태에서는 실란계가스로서 SiH4를 사용한 예에 관하여 서술하였지만, Si2H6, Si3H8을 사용하더라도 마찬가지의 기술적 이점를 얻을 수 있다. 더욱이, 불활성가스, 예를들면 Ar 가스를 첨가하더라도 전술한 실시형태와 마찬가지의 효과를 얻을 수 있다.
비어 구멍에 관해서는 하지층과의 사이에 TiN 막만이 성막되게 된다.
이상의 설명으로 명백한 바와 같이 본 발명에 의하면 기판상에의 성막에 있어서 하지층과 B-W 막 사이에 플라즈마 CVD 반응에 의해서 Ti 막과 TiN 막, 또는 TiN 막만을 성막하는 경우에 막중의 잔류염소량을 적게할 수 있고, 이 때문에 하지층의 침식이 생기지 않고, 또한 막의 표면이 평활하고, 양호한 단차도포특성을 가지는 Ti 막이나 TiN 막을 성막한다. 반응가스로서 TiCl4를 도입할때, 더불어 SiH4와 같은 실란계가스를 반응가스로서 도입하도록 하기 때문에, 실란계가스의 라디칼에 의하여 TiCl4나 그 전구체가 환원되어 막중의 잔류염소량을 적게 한다. TiCl4와 하지의 Si와의 반응에 의한 Si 하지층의 침식이 생기지 않고 막의 표면이 평활하다. 더욱이, 양호한 단차도포특성을 가지는 Ti 막이나 TiN 막을 성막한다. 그 결과, 본 발명의 박막형성방법은 반도체장치의 생산효율과 신뢰성을 각별히 향상시킨다.

Claims (10)

  1. 기판을 수용하는 용기내에 H2(수소)를 도입하여 상기 기판의 전면 공간에 플라즈마를 생성하고, 상기 용기내에 TiCl4(사염화티탄)와 실란계가스(SinH2n+2: n은 자연수)와 H2를 함유하는 반응가스를 도입하고, 상기 플라즈마중에서 생성되는 상기 실란계가스의 라디칼에 의해서 상기 TiCl4또는 상기 TiCl4가 분해하여 생성되는 전구체를 환원시켜, 상기 기판 위에 Si(규소)를 함유하는 Ti(티탄)막을 형성하는 것을 특징으로 하는 플라즈마 CVD에 의한 박막형성방법.
  2. 제1항에 있어서, 상기 플라즈마는 H2로 생성되고, 상기 반응가스는 TiCl4와 SiH4와 H2를 함유하는 가스이고, 상기 SiH4와 상기 TiCl4와의 유량비(몰비 : [SiH4]/[TiCl4]; 기호[ ]는 가스유량을 나타낸다)가 0.5이하의 값(0을 제외한다)인 것을 특징으로 하는 플라즈마 CVD에 의한 박막형성방법.
  3. 제1항에 있어서, 상기 Si를 함유하는 상기 Ti 막의 Si 함유율은 49몰% 이하의 값(0을 제외한다)인 것을 특징으로 하는 플라즈마 CVD에 의한 박막형성방법.
  4. 기판을 수용하는 용기내에 H2(수소) 및 N2(질소)를 도입하여 상기 기판의 전면 공간에 플라즈마를 생성하고, 상기 용기내에 TiCl4(사염화티탄)와 실란계가스(SinH2n+2: n은 자연수)와 H2및 N2를 함유하는 반응가스를 도입하고, 상기 플라즈마 중에서 생성되는 상기 실란계가스의 라디칼에 의해서 상기 TiCl4또는 상기 TiCl4가 분해하여 생성되는 전구체를 환원시켜, 상기 기판 위에 Si(규소)를 함유하는 TiN(질화티탄)막을 형성하는 것을 특징으로 하는 플라즈마 CVD에 의한 박막형성방법.
  5. 제4항에 있어서, 상기 플라즈마는 H2및 N2로 생성되고, 상기 반응가스는 TiCl4와 SiH4와 H2및 N2를 함유하는 가스이고, 상기 SiH4와 상기 TiCl4와의 유량비(몰비 : [SiH4]/[TiCl4]; 기호[ ]는 가스유량을 나타낸다)가 0.5이하의 값(0을 제외한다)인 것을 특징으로 하는 플라즈마 CVD에 의한 박막형성방법.
  6. 제4항에 있어서, 상기 Si를 함유하는 상기 TiN 막의 Si 함유율은 20몰% 이하의 값(0을 제외한다)인 것을 특징으로 하는 플라즈마 CVD에 의한 박막형성방법.
  7. 제1항에 있어서, 상기 플라즈마는 12.56MHz보다도 높은 주파수의 전력을 사용하여 생성되는 것을 특징으로 하는 플라즈마 CVD에 의한 박막형성방법.
  8. 제7항에 있어서, 상기 전력의 주파수는 30~200MHz인 것을 특징으로 하는 플라즈마 CVD에 의한 박막형성방법.
  9. 제4항에 있어서, 상기 플라즈마 13.56MHz보다도 높은 주파수의 전력을 사용하여 생성되는 것을 특징으로 하는 플라즈마 CVD에 의한 박막형성방법.
  10. 제9항에 있어서, 상기 전력의 주파수는 30~200MHz인 것을 특징으로 하는 플라즈마 CVD에 의한 박막형성방법.
KR1019970014668A 1996-06-08 1997-04-21 플라즈마 cvd에 의한 박막형성방법 KR100247515B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16818096A JP3851686B2 (ja) 1996-06-08 1996-06-08 プラズマcvdによる薄膜形成方法
JP96-168180 1996-06-08

Publications (2)

Publication Number Publication Date
KR980002291A KR980002291A (ko) 1998-03-30
KR100247515B1 true KR100247515B1 (ko) 2000-04-01

Family

ID=15863278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014668A KR100247515B1 (ko) 1996-06-08 1997-04-21 플라즈마 cvd에 의한 박막형성방법

Country Status (4)

Country Link
US (1) US5956616A (ko)
JP (1) JP3851686B2 (ko)
KR (1) KR100247515B1 (ko)
TW (1) TW334481B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0854505A3 (en) * 1997-01-21 1998-11-11 Texas Instruments Incorporated Process of depositing a TiN based film during the fabrication of a semiconductor device
JP3635875B2 (ja) * 1997-06-25 2005-04-06 東京エレクトロン株式会社 成膜方法及び膜積層構造
JPH11217672A (ja) * 1998-01-30 1999-08-10 Sony Corp 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
US6335282B1 (en) * 1999-08-26 2002-01-01 Micron Technology, Inc. Method of forming a titanium comprising layer and method of forming a conductive silicide contact
US20020009880A1 (en) * 1999-08-27 2002-01-24 Qing-Tang Jiang Metal barrier for copper interconnects that incorporates silicon in the metal barrier or at the copper/metal barrier interface
KR100574483B1 (ko) * 1999-12-23 2006-04-27 주식회사 하이닉스반도체 Cvd방법에 의한 타이타늄실리나이트라이드막 제조방법
US6376349B1 (en) * 2000-01-19 2002-04-23 Motorola, Inc. Process for forming a semiconductor device and a conductive structure
US6436488B1 (en) * 2000-06-12 2002-08-20 Agilent Technologies, Inc. Chemical vapor deposition method for amorphous silicon and resulting film
US6737361B2 (en) 2001-04-06 2004-05-18 Wafermaster, Inc Method for H2 Recycling in semiconductor processing system
KR20030002152A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 플라즈마 화학기상증착을 이용한 막의 형성방법
GB0129567D0 (en) * 2001-12-11 2002-01-30 Trikon Technologies Ltd Diffusion barrier
KR20040006481A (ko) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 식각 및 증착장비의 항상성 개선방법
KR100601024B1 (ko) * 2004-10-13 2006-07-18 주식회사 아이피에스 TiN 확산방지막 형성방법
JP5047466B2 (ja) * 2005-03-14 2012-10-10 Jfeスチール株式会社 被膜密着性に優れた超低鉄損方向性電磁鋼板
KR100697669B1 (ko) * 2005-12-21 2007-03-20 성균관대학교산학협력단 저유전 플라스마 중합체 박막의 제조 방법 및 이로부터제조된 저유전 박막
JP4640281B2 (ja) * 2006-07-18 2011-03-02 東京エレクトロン株式会社 バリヤメタル層及びその形成方法
JP5872904B2 (ja) * 2012-01-05 2016-03-01 東京エレクトロン株式会社 TiN膜の成膜方法および記憶媒体
US9904059B2 (en) 2016-07-08 2018-02-27 Shirley Vetrone Reading aid

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525649A (ja) * 1991-07-09 1993-02-02 Korea Advanced Inst Of Sci Technol プラズマ化学蒸着法に依るタングステン薄膜蒸着方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665640A (en) * 1994-06-03 1997-09-09 Sony Corporation Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor
US5595784A (en) * 1995-08-01 1997-01-21 Kaim; Robert Titanium nitride and multilayers formed by chemical vapor deposition of titanium halides

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525649A (ja) * 1991-07-09 1993-02-02 Korea Advanced Inst Of Sci Technol プラズマ化学蒸着法に依るタングステン薄膜蒸着方法

Also Published As

Publication number Publication date
TW334481B (en) 1998-06-21
JP3851686B2 (ja) 2006-11-29
JPH101774A (ja) 1998-01-06
US5956616A (en) 1999-09-21
KR980002291A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100247515B1 (ko) 플라즈마 cvd에 의한 박막형성방법
Shwartz Handbook of semiconductor interconnection technology
US6255216B1 (en) Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition
US6274496B1 (en) Method for single chamber processing of PECVD-Ti and CVD-TiN films for integrated contact/barrier applications in IC manufacturing
KR100355914B1 (ko) 저온플라즈마를이용한직접회로제조방법
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
TWI523103B (zh) 在高開口率圖案上形成具有Si-N鍵之共形膜的方法
US7955972B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
KR100462097B1 (ko) 질화티탄막의 형성 방법 및 당해 방법으로 제조된 생성물
US7484513B2 (en) Method of forming titanium film by CVD
Aoyama et al. Ruthenium films prepared by liquid source chemical vapor deposition using bis-(ethylcyclopentadienyl) ruthenium
US20030013297A1 (en) Reliability barrier integration for Cu application
JP3077623B2 (ja) プラズマ化学気相成長装置
KR19990068219A (ko) 금속 질화물 막의 화학적 기상 증착 방법 및 이것을 이용한 전자 장치의 제조 방법
KR100195681B1 (ko) Tin막의 형성 방법
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
JP2006270097A (ja) 膜質の安定な低誘電率膜の形成方法
JP4319269B2 (ja) プラズマcvdによる薄膜形成方法
KR20210069731A (ko) 연속적인 라이너리스 비정질 금속 막들
Sim et al. Method to enhance atomic-layer deposition of tungsten–nitride diffusion barrier for Cu interconnect
Eizenberg Chemical vapor deposition of TiN for ULSI applications
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
JP4032487B2 (ja) 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
US20240145235A1 (en) Sin gap fill via nucleation inhibition
US20240332001A1 (en) Atomic layer deposition of silicon-carbon-and-nitrogen-containing materials

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee