KR100574483B1 - Ｃｖｄ방법에 의한 타이타늄실리나이트라이드막 제조방법 - Google Patents

Ｃｖｄ방법에 의한 타이타늄실리나이트라이드막 제조방법 Download PDF

Info

Publication number
KR100574483B1
KR100574483B1 KR1019990061356A KR19990061356A KR100574483B1 KR 100574483 B1 KR100574483 B1 KR 100574483B1 KR 1019990061356 A KR1019990061356 A KR 1019990061356A KR 19990061356 A KR19990061356 A KR 19990061356A KR 100574483 B1 KR100574483 B1 KR 100574483B1
Authority
KR
South Korea
Prior art keywords
ticl
sih
100sccm
titanium silicide
deposition
Prior art date
Application number
KR1019990061356A
Other languages
English (en)
Other versions
KR20010057528A (ko
Inventor
김정태
김헌도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990061356A priority Critical patent/KR100574483B1/ko
Publication of KR20010057528A publication Critical patent/KR20010057528A/ko
Application granted granted Critical
Publication of KR100574483B1 publication Critical patent/KR100574483B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 깊고 좁은 콘택에서도 층덮힘이 우수할 뿐만 아니라 결정입계가 없는 비정질 구조로서 확산방지력이 우수하며 내산화 특성이 우수한 장점을 갖는 타이타늄실리나이트라이드막을 화학적 기상증착 방법에 의해 제조하는 타이타늄실리나이트라이드막 제조방법에 관한 것으로서, TiCl4가스라인과 SiH4가스라인이 독립적으로 구성된 CVD챔버에서 증착가스의 공정유량은 TiCl4 1sccm∼100sccm, SiH4 1sccm∼300sccm, H2 100sccm∼5000sccm, N2 100sccm∼3000sccm, Ar 10sccm∼500sccm로 하되, TiCl4 과 SiH4 는 독립적인 가스라인 구성에 의해 CVD 챔버에 독립적으로 공급하고, 증착온도는 300℃∼700℃, 증착압력은 1torr∼20torr, RF파워는 100W∼1KW의 범위에서 플라즈마를 여기하여 증착하는 것을 특징으로 한다.
3원계물질 타이타늄실리나이트라이드 CVD 화학기상증착 플라즈마

Description

ＣＶＤ방법에 의한 타이타늄실리나이트라이드막 제조방법{METHOD FOR MANUFACTURING OF TiSiN LAYER USED CVD METHOD}
본 발명은 CVD방법에 의한 타이타늄실리나이트라이드막 제조방법에 관한 것으로서, 보다 상세하게는 깊고 좁은 콘택에서도 층덮힘이 우수할 뿐만 아니라 결정입계가 없는 비정질 구조로서 확산방지력이 우수하며 내산화 특성이 우수한 장점을 갖는 타이타늄실리나이트라이드막을 화학적 기상증착 방법에 의해 제조하는 방법에 관한 것이다.
기존의 반도체소자에서는 확산방지막으로서 이원계물질 즉, TiN, TaN, WN 등을 주로 사용하고 있다. 이들의 증착방법은 물리적 기상증착방법 및 화학적 기상 증착방법으로서 쉽게 증착할 수 있는 장점이 있다.
그러나 미세구조 측면에서 볼 때 이들은 결정입계를 포함하는 구조를 갖고 있으므로 입계가 없는 비정질 물질보다 확산방지 능력이 떨어질뿐만 아니라 커패시터 제조공정의 산화분위기 열공정시 산화에 취약한 특성을 보이고 있다. 커패시터 전극의 확산방지막 능력의 저하 또는 확산방지막의 산화 발생에 의한 산화물이 생 성되면 축전용량의 감소 및 소자 특성에 나쁜 영향을 미치게 된다.
따라서, 최근에는 상기의 문제점을 해결하기 위해 비정질 구조를 갖고 내산화 특성이 우수한 Ti-Si-N 으로 구성된 삼원계 물질에 대한 연구가 많이 수행되었으나 이들은 대부분 물리적 기상 증착방법이고 일부 화학적 기상 증착방법에 관한 것도 있다. 그러나, 물리적 기상증착 방법은 반도체 소자의 깊고 좁은 콘택에서의 층덮힘이 나쁜 단점을 갖고 있으므로 소자 특성의 저하를 일으키는 문제점이 있다. 이러한 문제로 인하여 화학적 기상증착 방법에 의한 TiSiN을 증착하는 연구가 진행되기도 하였다. 그러나 Ti소스로서 TDMT 또는 TDEAT같은 유기금속을 사용하여 증착한 경우에는 박막내에 다수의 산소 및 탄소를 함유하여 후속열공정시 인접층들을 산화시키고 또한 높은 비저항을 나타내어 소자 특성을 저하시키는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 깊고 좁은 콘택에서도 층덮힘이 우수할 뿐만 아니라 결정입계가 없는 비정질 구조로서 확산방지력이 우수하며 내산화 특성이 우수한 장점을 갖는 타이타늄실리나이트라이드막을 화학적 기상층착 방법으로 제조하는 방법을 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명은 TiCl4가스라인과 SiH4가스라인이 독립적으로 구성된 CVD챔버에서 타이타늄실리나이트라이드막을 증착가스의 공정유량은 TiCl4 1sccm∼100sccm, SiH4 1sccm∼300sccm, H2 100sccm∼5000sccm, N2 100sccm∼3000sccm, Ar 10sccm∼500sccm로 하고, 증착온도는 300℃∼700℃, 증착압력은 1torr∼20torr, RF파워는 100W∼1KW의 범위에서 플라즈마를 여기하여 증착하는 것을 특징으로 한다.
이때, 상기 TiCl4 과 SiH4 는 상기 독립적인 가스라인 구성에 의해 상기 CVD 챔버에 독립적으로 공급되어 가스라인 내에서 상기 TiCl4 과 SiH4 가 혼합되는 것을 방지한다. ,
위와 같이 이루어진 본 발명은 CVD챔버로 공급되는 증착가스중 TiCl4와 SiH4가스의 라인을 각각 독립적으로 구성하여 사전에 라인내에서 혼합되어 부산물에 의한 결함발생 및 라인의 막히는 현상을 줄이도록 하였으며 Ar를 분위기 가스로 소스가스들이 플라즈마 상태를 유지할 수 있도록 하여 증착가스의 유량을 적절히 조절함으로써 TiN/TiSiX/Si3N4의 3상 혼합구성 비율을 조절하여 층덮힘이 우수할 뿐만 아니라 결정입계가 없는 비정질 구조의 확산방지력 및 내산화 특성이 우수한 타이타늄실리나이트라이드막을 증착할 수 있도록 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
CVD TiSiN박박을 증착하기 위한 증착가스로는 TiCl4(타이나늄 테트라클로라이드), SiH4(사일렌), H2, N2, Ar을 이용하여 증착한다. 증착온도는 300℃∼700℃, 증착압력은 1torr∼20torr의 범위이며 RF파워는 100W∼1KW의 범위에서 플라즈마여기증착방법으로 수행한다. 위와 같은 증착가스의 공정유량은 TiCl4 1sccm∼100sccm, SiH4 1sccm∼300sccm, H2 100sccm∼5000sccm, N2 100sccm∼3000sccm, Ar 10sccm∼500sccm의 범위에서 수행한다.
CVD챔버의 가스라인 구성은 특히 TiCl4와 SiH4가 가스 라인내에서 사전에 혼합되어 부산물에 의한 파티클발생 및 라인 막힘을 방지하기 위하여 다른 독립된 라인으로 각각 흘러가도록 구성한다.
상기와 같은 방법에 의하여 증착된 Ti-Si-N박막에서 Ti기는 TiCl4에서, Si기는 SiH4에서, N기는 N2에서 각각 유래한다. Ar은 각각의 가스 소스들이 플라즈마 상태를 유지할 수 있도록 분위기 가스 역할을 한다.
상기의 반응에 의하여 형성되는 박막은 TiSixN1-x의 형태이며, 이때 x의 범위는 0.1 < x < 0.9이다. 증착된 박막의 구성상을 보면 TiN/TiSix/Si3N4의 3상이 일정비율로 혼합구성된 형태를 취한다. 여기서 3상 혼합상의 구성 비율은 각 증착가스의 유량을 적절히 변경하므로써 원하는 조성상을 얻을 수 있다.
결국 상기 혼합상은 층덮힘이 우수할 뿐만 아니라 결정입계가 없는 비정질 구조로서 확산 방지력 및 내산화 특성이 우수한 특성을 갖게 된다.
상기한 바와 같이 본 발명은 CVD방법으로 3원계물질인 타이타늄실리나이트라이드막을 제조함으로써 깊고 좁은 콘택에서도 층덮힘이 우수할 뿐만 아니라 결정입계가 없는 비정질 구조로서 확산방지력이 우수하여 반도체 제조공정중 커패시터 전극의 확산방지막, 메탈콘택의 확산방지막, 비트라인의 콘택의 확산방지막 등에 사용가능하고, 내산화 특성이 우수한 이점이 있다.













Claims (4)

  1. TiCl4가스라인과 SiH4가스라인이 독립적으로 구성된 CVD챔버에서 타이타늄실리나이트라이드막을 증착가스의 공정유량은 TiCl4 1sccm∼100sccm, SiH4 1sccm∼300sccm, H2 100sccm∼5000sccm, N2 100sccm∼3000sccm, Ar 10sccm∼500sccm로 하되 상기 TiCl4 과 SiH4 는 상기 독립적인 가스라인 구성에 의해 상기 CVD 챔버에 독립적으로 공급하고, 증착온도는 300℃∼700℃, 증착압력은 1torr∼20torr, RF파워는 100W∼1KW의 범위에서 플라즈마를 여기하여 증착하는 것을 특징으로 하는 CVD방법에 의한 타이타늄실리나이트라이드막 제조방법.
  2. 제 1항에 있어서, 상기 타이타늄실리나이트라이드막은
    TiSixN1-X의 형태이며 x의 범위는 0.1<x<0.9인 것
    을 특징으로 하는 CVD방법에 의한 타이타늄실리나이트라이드막 제조방법.
  3. 제 1항에 있어서, 상기 타이타늄실리나이트라이드막의 구성상은 TiN/TiSix/Si3N4의 3상이 일정비율로 혼합된 구성을 갖는 것을 특징으로하는 CVD방법에 의한 타이타늄실리나이트라이드막 제조방법.
  4. 제 3항에 있어서, 상기 타이타늄실리나이트라이드막의 3상 혼합상의 구성비 율은 증착 소스가스의 유량을 조절함으로써 조절되는 것을 특징으로 하는 CVD방법에 의한 타이타늄실리나이트라이드막 제조방법.
KR1019990061356A 1999-12-23 1999-12-23 Ｃｖｄ방법에 의한 타이타늄실리나이트라이드막 제조방법 KR100574483B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061356A KR100574483B1 (ko) 1999-12-23 1999-12-23 Ｃｖｄ방법에 의한 타이타늄실리나이트라이드막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061356A KR100574483B1 (ko) 1999-12-23 1999-12-23 Ｃｖｄ방법에 의한 타이타늄실리나이트라이드막 제조방법

Publications (2)

Publication Number Publication Date
KR20010057528A KR20010057528A (ko) 2001-07-04
KR100574483B1 true KR100574483B1 (ko) 2006-04-27

Family

ID=19628999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061356A KR100574483B1 (ko) 1999-12-23 1999-12-23 Ｃｖｄ방법에 의한 타이타늄실리나이트라이드막 제조방법

Country Status (1)

Country Link
KR (1) KR100574483B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101950867B1 (ko) * 2012-08-27 2019-04-26 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH101774A (ja) * 1996-06-08 1998-01-06 Anelva Corp プラズマｃｖｄによる薄膜形成方法およびプラズマｃｖｄ装置
JPH1116857A (ja) * 1997-06-25 1999-01-22 Tokyo Electron Ltd 成膜方法及び膜積層構造
KR19990054920A (ko) * 1997-12-26 1999-07-15 김영환 고집적 반도체소자의 장벽층 형성방법
KR19990060897A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH101774A (ja) * 1996-06-08 1998-01-06 Anelva Corp プラズマｃｖｄによる薄膜形成方法およびプラズマｃｖｄ装置
JPH1116857A (ja) * 1997-06-25 1999-01-22 Tokyo Electron Ltd 成膜方法及び膜積層構造
KR19990054920A (ko) * 1997-12-26 1999-07-15 김영환 고집적 반도체소자의 장벽층 형성방법
KR19990060897A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20010057528A (ko) 2001-07-04

Similar Documents

Publication Publication Date Title
US11827978B2 (en) Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
US10700271B2 (en) Methods of forming and using materials containing silicon and nitrogen
US10910263B2 (en) Doping control of metal nitride films
US9112137B2 (en) Semiconductor device and method of fabricating the same
KR102013927B1 (ko) 평활한 금속 질화물 막들의 퇴적
Leskelä et al. Atomic layer deposition (ALD): from precursors to thin film structures
KR102472965B1 (ko) 불소-함유 도전성 막들
US7084504B2 (en) Boron incorporated diffusion barrier material
KR20190024823A (ko) 기판의 유전체 표면 상에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
US20030186539A1 (en) Methods for forming metal interconnections for semiconductor devices having multiple metal depositions
KR100574483B1 (ko) Ｃｖｄ방법에 의한 타이타늄실리나이트라이드막 제조방법
KR100504269B1 (ko) ＷＮｘ 증착을 위한 개선된 ＰＥＣＶＤ 및 ＣＶＤ 공정
JP4347479B2 (ja) 電界効果トランジスタ
KR20210024421A (ko) 주기적 증착 공정에 의해 기판 표면 상에 몰리브덴 질화물 막을 증착하는 방법 및 이와 관련된 몰리브덴 질화물 막을 포함한 반도체 소자 구조
US7700480B2 (en) Methods of titanium deposition
TW574409B (en) Method for incorporating silicon into CVD metal films
KR100799048B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100463239B1 (ko) 씨모스 반도체장치의 제조 방법
KR100498588B1 (ko) 산소확산배리어막 및 그를 구비한 반도체장치
TW201708579A (zh) 藉由原子層蒸鍍法之釕薄膜之形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee