JPH1116857A - 成膜方法及び膜積層構造 - Google Patents

成膜方法及び膜積層構造

Info

Publication number
JPH1116857A
JPH1116857A JP9184381A JP18438197A JPH1116857A JP H1116857 A JPH1116857 A JP H1116857A JP 9184381 A JP9184381 A JP 9184381A JP 18438197 A JP18438197 A JP 18438197A JP H1116857 A JPH1116857 A JP H1116857A
Authority
JP
Japan
Prior art keywords
film
gas
titanium
silicon nitride
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9184381A
Other languages
English (en)
Other versions
JP3635875B2 (ja
Inventor
Kunihiro Tada
国弘 多田
Satoru Wakabayashi
哲 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP18438197A priority Critical patent/JP3635875B2/ja
Priority to US09/098,731 priority patent/US6069093A/en
Priority to TW087110083A priority patent/TW377469B/zh
Priority to KR10-1998-0023861A priority patent/KR100400125B1/ko
Publication of JPH1116857A publication Critical patent/JPH1116857A/ja
Application granted granted Critical
Publication of JP3635875B2 publication Critical patent/JP3635875B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855After-treatment introducing at least one additional element into the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 下地のシリコンの侵食及び吸い上げを抑制す
ることができる成膜方法を提供する。 【解決手段】 TiCl4 ガスとH2 ガスを原料ガスと
してプラズマCVDにより被処理体Wの表面上にTi膜
9の成膜を行なう成膜方法において、前記原料ガスにN
2 ガスを添加して前記被処理体のシリコン面上にはチタ
ンシリコンナイトライド膜62を形成する。このよう
に、シリコン面上にチタンシリコンナイトライド膜を形
成することにより、下地のシリコンの侵食や吸い上げを
抑制する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばコンタクト
メタル等を成膜する時の成膜方法及び膜積層構造に関す
る。
【0002】
【従来の技術】一般に、半導体集積回路を製造するため
には、半導体ウエハ等の基板に対して、成膜とパターン
エッチング等を繰り返し行なって、多数の所望の素子を
形成するようになっている。ところで、各素子間を接続
する配線、各素子に対する電気的コンタクトを図るコン
タクトメタル、或いは基板のSiと配線材料との相互拡
散を抑制する目的で用いられるバリヤメタルとしては、
電気抵抗が低いことは勿論のこと、耐腐食性に優れた材
料を用いなければならない。このような要請に対応でき
る材料として、Ti(チタン)、W(タングステン)、
Mo(モリブデン)などの高融点金属材料が使用される
傾向にあり、中でも電気的及び耐腐食性などの特性等が
良好であることから、特に、Ti膜が多用される傾向に
ある。
【0003】Ti膜は、一般的には、原料ガスとしてT
iCl4 (四塩化チタン)ガスと水素ガスを用いてプラ
ズマCVD(Chemical Vapor Depo
sition)により成膜される。ここで、半導体ウエ
ハ表面の素子にコンタクトを図る時の従来の成膜方法に
ついて説明する。図10は半導体ウエハ表面のトランジ
スタのソース或いはドレインへのコンタクト部分を示す
拡大断面図である。図中、Wは例えばシリコン基板より
なる半導体ウエハであり、このシリコン面の表面に部分
的に拡散層3が形成されており、トランジスタのドレイ
ンやソースなどが多数形成されている。図示例において
は、代表的に1つのみ記す。ウエハWの表面には、例え
ばSiO2 よりなる層間絶縁膜5が形成されており、こ
の層間絶縁膜5の、上記拡散層3に対応する部分にコン
タクトホール7を形成し、このホール7を介して拡散層
3との電気的接続を図るようになっている。
【0004】具体的には、まず、このコンタクトホール
7内を含めてウエハ表面全面に、コンタクトメタルとし
て非常に薄いTi(チタン)膜9を形成し、その上にバ
リヤメタルとして例えばTiN(チタンナイトライド)
膜11を成膜し、最終的にタングステンやアルミニウム
よりなる配線金属13を成膜してコンタクトホール7内
を埋め込み、拡散層3との電気的接続を図るようになっ
ている。上記コンタクトメタルであるTi膜9は、拡散
層3とのコンタクト抵抗を抑制することを目的としてお
り、また、バリヤメタルであるTiN膜11は、基板側
Si(シリコン)と配線金属との相互拡散を抑制するこ
とを目的としている。
【0005】上記Ti膜9を成膜する場合には、原料ガ
スとしてTiCl4 ガスとH2 ガスを供給し、また、プ
ラズマガスとしてArガスを供給し、プラズマの存在下
でTiCl4 ガスを還元させることによってTi膜9を
形成するのが一般的である。
【0006】
【発明が解決しようとする課題】ところで、上述のよう
にTi膜9を形成した場合、図11に示すようにこのT
i膜9が化学的に安定した層間絶縁膜5と接する部分で
は、何ら反応が生じないでTiの元素状態を維持してい
るが、このTi膜9が拡散層3のシリコン原子と接する
ホール底部では、チタンとシリコンが直ちに反応してチ
タンシリサイド膜(TiSi2 )15が形成されてしま
う。このチタンシリサイド膜15は、Ti膜9よりも膜
厚が2.5倍程度大きく、拡散層3の方向に膜厚が拡大
することになる。しかも、Ti膜9がある程度、拡散層
3側のシリコンを侵食してこれを吸い上げることは避け
られず、従って、このシリコンの吸い上げによりチタン
シリサイド膜15が部分的に下方向に延びてスパイク状
に凹凸17を形成していた。
【0007】そして、このスパイク状の凹凸17が、拡
散層3を突き抜けて下方の基板側に達すると、両者が導
通してしまい、コンタクトリークを引き起こすという問
題があった。特に、高集積化及び高微細化が進んだ今日
においては、線幅や膜厚の縮小化がより求められてお
り、これに連れて拡散層3の厚みも小さくなされている
ことから、上記したコンタクトリークの発生頻度もより
高くなり、早期の解決が求められている。
【0008】本発明は、以上のような問題点に着目し、
これを有効に解決すべく創案されたものである。本発明
の目的は、下地のシリコンの侵食及び吸い上げを抑制す
ることができる成膜方法及び膜積層構造を提供すること
にある。
【0009】
【課題を解決するための手段】本発明は、上記問題を解
決するために、TiCl4 ガスとH2 ガスを原料ガスと
してプラズマCVDにより被処理体の表面上にTi膜の
成膜を行なう成膜方法において、前記被処理体のシリコ
ン面の侵食を抑制するために前記原料ガスにN2 ガスを
添加して前記シリコン面上にはチタンシリコンナイトラ
イド膜を形成するようにしたものである。
【0010】これにより、シリコン面と接する部分に堆
積するTi膜は、窒素分子を取り込んで直ちに下地のシ
リコンと反応し、チタンシリコンナイトライド膜(Ti
−Si−N)を形成することになる。このチタンシリコ
ンナイトライド膜はシリコンに対する侵食作用及び吸い
上げ作用が、Ti程には大きくなく、従って、シリコン
面とこのチタンシリコンナイトライド膜の界面がスパイ
ク状に凹凸なることを阻止でき、コンタクトリークの発
生を抑制することが可能となる。この場合、ある程度の
非常に薄い膜厚のチタンシリコンナイトライド膜を形成
したならば、N2 ガスの供給を停止し、通常のTi膜の
成膜を行なうようにしてもよい。ここで、チタンシリコ
ンナイトライド膜と接する部分には、Ti膜が下地側の
シリコンと直ちに反応してチタンシリサイド膜が成膜さ
れることになる。
【0011】この場合、N2 ガスの添加量は、成膜のコ
ンタクト抵抗が所定の値よりも大きくならないような値
とし、過度に供給しないようにする。このような膜は、
例えば半導体素子のコンタクトメタルとして用いられ、
上記したチタンシリコンナイトライド膜上やチタンシリ
サイド膜上に例えばバリヤメタルのTiN膜を形成し、
更に、配線金属の成膜によりコンタクトホールの穴埋め
等が行なわれることになる。
【0012】
【発明の実施の形態】以下に、本発明に係る成膜方法及
び膜積層構造の一実施例を添付図面に基づいて詳述す
る。図1は本発明方法を実施するプラズマ成膜装置を示
す構成図である。本実施例では、プラズマ成膜装置によ
り金属膜としてTi(チタン)膜を形成する場合を例に
とって説明する。図示するように、このプラズマ成膜装
置2は、例えばステンレススチール等により円筒体状に
成形された処理容器4を有しており、この処理容器4は
接地されている。
【0013】この処理容器4の底部6には、容器内の雰
囲気を排出するための排気口8が設けられており、この
排気口8には真空引きポンプ10を介設した排気系12
が接続されて、処理容器4内を底部周辺部から均一に真
空引きできるようになっている。この処理容器4内に
は、導電性材料よりなる支柱14を介して円板状の載置
台16が設けられており、この上に被処理体として例え
ば半導体ウエハWを載置し得るようになっている。具体
的には、この載置台16は、下部電極を兼用するもので
あり、支柱14に直接支持される下台16Aと、この上
面に接合される上台16Bとよりなり、これらの接合面
に抵抗加熱ヒータ18が挟み込まれている。この下台1
6Aと上台16Bは、その接合面にて例えば溶着により
接合される。
【0014】処理容器4の天井部には、上部電極と兼用
されるシャワーヘッド20が一体的に設けられた天井板
22が容器側壁に対して絶縁材24を介して気密に取り
付けられている。このシャワーヘッド20は、上記載置
台16の上面の略全面を覆うように対向させて設けられ
ており、載置台16との間に処理空間Sを形成してい
る。このシャワーヘッド20は、処理空間Sに各種のガ
スをシャワー状に導入するものであり、シャワーヘッド
20の下面の噴射面26にはガスを噴射するための多数
の噴射孔28が形成される。また、このシャワーヘッド
20の内部には、多数の拡散孔30を有する拡散板32
が設けられてガスを拡散できるようになっている。
【0015】そして、このシャワーヘッド20の上部に
は、ヘッド内にガスを導入するガス導入ポート34が設
けられており、このガス導入ポート34にはガスを流す
供給通路36が接続されている。この供給通路36に
は、複数の分岐管38が接続され、各分岐管38には、
成膜用のガスとして、例えばTiCl4 ガスを貯留する
TiCl4 ガス源40、H2 ガスを貯留するH2 ガス源
42、プラズマガスとして例えばArガスを貯留するA
rガス源44、シリコン侵食を抑制する添加ガスとして
2 ガスを貯留するN2 ガス源46がそれぞれ接続され
ている。そして、各ガスの流量は、それぞれの分岐管に
介設した流量制御器、例えばマスフローコントローラ4
8により制御される。尚、ここでは、成膜時の各ガスを
1つの供給通路36内を混合状態で供給する場合を示し
ているが、これに限定されず、一部のガス或いは全ての
ガスを個別に異なる通路内に供給し、シャワーヘッド2
0内、或いは処理空間Sにて混合させる、いわゆるポス
トミックスのガス搬送形態を用いるようにしてもよい。
【0016】また、天井板22には、Ti成膜時のプラ
ズマを形成するために、リード線50を介してマッチン
グ回路52及び例えば13.56MHzのプラズマ用の
高周波電源54が接続されている。また、処理容器4の
側壁には、この壁面の温度調節を行なうために、必要に
応じて例えば冷却された、或いは加熱された熱媒体を選
択的に流すための容器用温調ジャケット55が設けら
れ、このジャケット55は第1温調器56に接続され
る。この容器側壁には、ウエハの搬入・搬出時に気密に
開閉可能になされたゲートバルブ58が設けられる。
【0017】更に、上記シャワーヘッド20にも、この
表面の温度調節を行なうために、必要に応じて例えば冷
却された、或いは加熱された熱媒体を選択的に流すため
のヘッド用温調ジャケット60が設けられる。また、図
示されていないが、ウエハ搬入・搬出時にこれを持ち上
げたり、持ち下げたりするウエハリフタピンが載置台に
設けられるのは勿論である。
【0018】次に、以上のように構成された装置を用い
て行なわれる本発明の成膜方法及び膜積層構造について
図2乃至図3も参照して説明する。図2は本発明方法の
第1実施例の工程図を示し、図3は図2(C)中のA部
の拡大図である。処理容器4内へ、開放されたゲートバ
ルブ58を介して半導体ウエハWを導入し、これを載置
台16上に載置して処理容器4内を密閉する。この半導
体ウエハWの表面には、例えば前工程において、ウエハ
上のトランジスタとのコンタクトをとるためのコンタク
トホール等がすでに形成されている。処理容器4内を密
閉したならば、成膜用ガスとしてTiCl4 ガスと、H
2 ガスを、プラズマ用ガスとしてArガスを、更に、シ
リコンの侵食を抑制するためにN2 ガスを、それぞれシ
ャワーヘッド20から所定の流量で処理容器4内に導入
し、且つ真空引きポンプ10により処理容器4内を真空
引きし、所定の圧力に維持する。
【0019】これと同時に、高周波電源54より、1
3.56MHzの高周波を上部電極であるシャワーヘッ
ド20に印加して、シャワーヘッド20と下部電極とし
ての載置台16との間に高周波電界を加える。これによ
り、Arガスがプラズマ化されて、TiCl4 ガスとH
2 ガスとの還元反応を推進し、ウエハ表面にTi膜が成
膜されることになる。ウエハWの温度は、載置台16に
埋め込んだ抵抗加熱ヒータ18により所定の温度により
加熱維持される。
【0020】また、プラズマより加熱される傾向にある
処理容器4の側壁及びシャワーヘッド20は、それぞれ
に設けた容器用温調ジャケット56及びヘッド用温調ジ
ャケット60にそれぞれ冷媒を流し、これを所定の温度
まで冷却する。この時のプロセス条件は、ウエハ温度
(載置台温度)が、例えば600℃程度、プロセス圧力
は1Torr程度、高周波電力が500W程度である。
また、TiCl4 ガスは10sccm、H2 ガスは10
00sccm、Arガスは1000sccm、N2 ガス
は50sccm程度である。また、成膜時間は、30秒
程度である。図2(A)は成膜前の半導体ウエハWの表
面の1つのコンタクトホール7を示す拡大図であり、こ
のホール7は、SiO2 の層間絶縁膜5に開口されてお
り、その底部には、拡散層3のシリコン面が露出してい
る。
【0021】さて、このようなウエハ表面に、成膜が施
されると、当初は図2(B)に示すように、ウエハWの
上面は勿論のこと、コンタクトホール7の側壁、及び底
部にもTi膜9が形成されるが、拡散層3のシリコン面
と接するコンタクトホール7の底部に堆積したTi膜
は、成膜と同時に下地のシリコンとガス中の窒素とを取
り込んで直ちに反応し、図2(C)に示すようにチタン
シリコンナイトライド(Ti−Si−N)層62を形成
する。
【0022】そして、このコンタクトホール7内に、更
に従来構造と同様に図2(D)に示すように、バリヤメ
タルのTiN膜11や配線金属13により埋め込んで行
き、埋め込みを完成することになる。ここで、上記した
チタンシリコンナイトライド膜62は、下地のシリコン
に対する侵食作用は先に説明したチタンシリサイド(T
iSi2 )よりも小さく、従って、シリコンに対する吸
い上げ作用を抑制することができる。このため、図11
において説明したようなスパイク状の凹凸17が発生す
ることも抑制することができるので、コンタクトリーク
の発生も阻止することが可能となる。
【0023】この場合、コンタクトメタルとなるチタン
シリコンナイトライド膜62の厚みL1はかなり薄く、
例えば通常行われるスパッタリングでも100〜200
Å程度である。また、ここではコンタクトメタル全体に
コンタクト抵抗を低下させる原因となる窒素原子を含有
させるようにしたので、この含有量、すなわちN2 ガス
供給量を前述のようにかなり低く設定しており、この時
のチタンシリコンナイトライド膜62のコンタクト抵抗
が所定の値、例えば100オーム以下となるように設定
している。上記した第1実施例においては、コンタクト
メタルを全てチタンシリコンナイトライドで形成して単
層構造としたが、これに限定されず、以下の第2実施例
に示すようにチタンシリコンナイトライド膜とチタンシ
リサイド膜の2層構造としてもよい。
【0024】図4は本発明方法の第2実施例を示す工程
図、図5は図4(C)中のB部を示す拡大図である。ま
ず、図4(A)に示すように、第1実施例の場合と同様
に成膜用ガスとしてTiCl4 ガスと、H2 ガスを、プ
ラズマ用ガスとしてArガスを、更にシリコンの侵食を
抑制するためのN2 ガスを、それぞれシャワーヘッド2
0から所定の流量で供給し、第1実施例の場合と同じ条
件でTi膜9の成膜を行なう。ただし、この場合、第1
実施例と異なる点は、N2 ガスの供給量を多くし、且つ
プロセス時間を短くする。例えば、第1実施例ではN2
ガスを50sccmの流量で供給して30秒間の成膜プ
ロセスを行なったが、この第2実施例ではN2 ガスを2
00sccmの流量で供給して6秒間の成膜プロセスを
行なう。この時の高周波電力は500W程度である。
【0025】このように、Ti膜9の成膜を行なうと、
図4(B)に示すように拡散層3のシリコン面が露出し
ているコンタクトホール7の底部に堆積したTi膜は、
前述した第1実施例の場合と同様に直ちにシリコンや窒
素と反応して厚みの大きくなったチタンシリコンナイト
ライド膜64が形成されることになる。この場合、N2
ガス量の供給を多くした分、チタンシリコンナイトライ
ド膜64に含まれる窒素原子の量が多くなってコンタク
ト抵抗を上昇させるので、上述のように成膜時間を短く
してその成膜量を抑える。
【0026】このようにしてN2 ガスの添加を伴なった
6秒間の成膜を行なったならば、N2 ガスの供給を停止
してこのガスの供給量を直ちにゼロにすると共に他のT
iCl4 ガス、Arガス、H2 ガスの各供給量を変化さ
せることなく同じに維持したまま、Ti膜の成膜操作を
継続し、更に20秒間程度の成膜処理を行なう。この場
合、高周波電力のみ200W程度まで低下させる。これ
により、図4(C)に示すように先のTi膜9上に更に
同じTi膜66が積層されるが、コンタクトホール7の
底部のチタンシリコンナイトライド膜64に堆積したT
i膜は、下地のシリコンと直ちに反応してチタンシリサ
イド(TiSi2 )膜15を形成することになる。この
場合、チタンシリコンナイトライド膜64と上層のチタ
ンシリサイド膜15の厚みの総和L2は、80Å程度で
あり、非常に薄くなされている。
【0027】以降は、図4(D)に示すようにバリヤメ
タルのTiN膜11及び配線金属13を順次成膜してホ
ールの埋め込みを行なう点は、第1実施例と同じであ
る。この場合にも、上述のようにシリコン面と直接接触
する部分には、チタンシリコンナイトライド膜64を形
成するようにしたので、この膜によりシリコンの侵食が
抑制されて吸い上げ効果が弱まり、この界面に発生する
凹凸が抑制されることになる。従って、第1実施例の場
合と同様にコンタクトリークの発生を抑制することがで
きる。
【0028】図6は上記第2実施例における半導体ウエ
ハのコンタクトホールの底部の成膜の断面方向における
元素の含有率を示すグラフである。グラフ中、横軸にお
いて右側に行くに従って、ウエハの深さ方向に進むこと
になる。グラフから明らかなように右側の領域はSi非
常に多い拡散層3の領域となっており、その左側の領域
はTiとSiとNが適度に存在してチタンシリコンナイ
トライド膜64となっており、更に、その左側の領域は
TiとSiとが多く存在してチタンシリサイド膜15と
なっていることが判明する。
【0029】図7乃至図9は、本発明方法と従来方法の
成膜における界面の状態を示す拡大写真である。図7は
従来方法による成膜の界面の状態を示す拡大写真、図8
は本発明方法による第1実施例の成膜の界面の状態を示
す拡大写真、図9は本発明方法による第2実施例の成膜
の界面の状態を示す拡大位写真である。尚、各写真は、
チタン膜或いはチタンシリコンナイトライド膜を成膜し
た後に、この成膜をフッ酸で除去して、下地との界面、
すなわち拡散層のシリコン面をSEM(走査型電子顕微
鏡)により撮影したものを示す。また、各写真の横に、
主な成膜条件を並記してある。
【0030】図7に示すように、従来方法で成膜した場
合には、シリコン表面に口径の大きな、しかも深い凹部
が形成されているのに対し、図8及び図9に示す本発明
方法による成膜の場合には、口径が非常に小さく、しか
も浅い凹部となっており、シリコンの吸い上げ作用が大
幅に抑制されていることが判明する。特に、図9に示す
第2実施例の場合には、凹部の口径が非常に小さくなっ
て更に、浅くなっており、特に良好な状態であることが
判明する。尚、上記実施例におけるガス流量等のプロセ
ス条件は、単に一例を示したに過ぎず、上述したものに
限定されない。また、ここでは被処理体として半導体ウ
エハを用いた場合を例にとって説明したが、これに限定
されず、本発明方法をガラス基板、LCD基板等にも適
用できるのは勿論である。
【0031】
【発明の効果】以上説明したように、本発明の成膜方法
及び膜積層構造によれば、次のように優れた作用効果を
発揮することができる。TiCl4 ガスとH2 ガスを原
料ガスとして被処理体の表面上にTi膜を成膜するに際
して、原料ガスにN2 ガスを添加してシリコン面上にチ
タンシリコンナイトライド膜を形成するようにしたの
で、下地のシリコンの侵食と吸い上げを抑制することが
できる。従って、例えばコンタクトホールのコンタクト
メタルの成膜に際して、トランジスタのソースやドレイ
ンの拡散層を突き抜けるようなシリコンの吸い上げを阻
止することができ、このためコンタクトリークの発生を
大幅に抑制することができる。特に、コンタクトメタル
をチタンシリコンナイトライド膜とチタンシリサイド膜
の2層構造とすることにより、上記したシリコンの侵食
や吸い上げを一層抑制することができる。
【図面の簡単な説明】
【図1】本発明方法を実施するプラズマ成膜装置を示す
構成図である。
【図2】本発明方法の第1実施例の工程図を示す図であ
る。
【図3】図2(C)中のA部の拡大図である。
【図4】本発明方法の第2実施例を示す工程図である。
【図5】図4(C)中のB部を示す拡大図である。
【図6】第2実施例における半導体ウエハのコンタクト
ホールの底部の成膜の断面方向における元素の含有率を
示すグラフである。
【図7】従来方法による成膜の界面の状態を示す拡大写
真である。
【図8】本発明方法による第1実施例の成膜の界面の状
態を示す拡大写真である。
【図9】本発明方法による第2実施例の成膜の界面の状
態を示す拡大位写真である。
【図10】従来の成膜方法を説明するための図である。
【図11】従来の成膜方法による欠点を説明するための
図である。
【符号の説明】
3 拡散層 5 層間絶縁膜 7 コンタクトホール 9 チタン膜(コンタクトメタル) 11 チタンナイトライド膜(バリヤメタル) 13 配線金属 14 チタンシリサイド膜 62 チタンシリコンナイトライド膜(Ti−Si−
N) 64 チタンシリコンナイトライド膜(Ti−Si−
N) 66 チタン膜 W 半導体ウエハ(被処理体)

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 TiCl4 ガスとH2 ガスを原料ガスと
    してプラズマCVDにより被処理体の表面上にTi膜の
    成膜を行なう成膜方法において、前記原料ガスにN2
    スを添加して前記被処理体のシリコン面上にはチタンシ
    リコンナイトライド膜を形成するようにしたことを特徴
    とする成膜方法。
  2. 【請求項2】 前記チタンシリコンナイトライド膜を形
    成した後に、N2 ガスの添加を停止して前記チタンシリ
    コンナイトライド膜上にはチタンシリサイド膜の成膜を
    行なうようにしたことを特徴とする請求項1記載の成膜
    方法。
  3. 【請求項3】 前記成膜は、前記被処理体に形成された
    半導体素子のコンタクトメタルの成膜であることを特徴
    とする請求項1または2記載の成膜方法。
  4. 【請求項4】 前記N2 ガスの添加量は、前記成膜のコ
    ンタクト抵抗が所定の値よりも大きくならないような値
    であることを特徴とする請求項1乃至3のいずれかに記
    載の成膜方法。
  5. 【請求項5】 被処理体のシリコン面上に、このシリコ
    ン面の侵食を抑制するためのチタンシリコンナイトライ
    ド膜を形成したことを特徴とする膜積層構造。
  6. 【請求項6】 前記チタンシリコンナイトライド膜上に
    チタンシリサイド膜を形成したことを特徴とする請求項
    5記載の膜積層構造。
  7. 【請求項7】 前記膜は、前記被処理体に形成された半
    導体素子のコンタクトメタルであることを特徴とする請
    求項5または6記載の膜積層構造。
JP18438197A 1997-06-25 1997-06-25 成膜方法及び膜積層構造 Expired - Fee Related JP3635875B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP18438197A JP3635875B2 (ja) 1997-06-25 1997-06-25 成膜方法及び膜積層構造
US09/098,731 US6069093A (en) 1997-06-25 1998-06-18 Process of forming metal films and multi layer structure
TW087110083A TW377469B (en) 1997-06-25 1998-06-23 Process of forming metal films and multi-layer structure
KR10-1998-0023861A KR100400125B1 (ko) 1997-06-25 1998-06-24 성막방법및다층구조체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18438197A JP3635875B2 (ja) 1997-06-25 1997-06-25 成膜方法及び膜積層構造

Publications (2)

Publication Number Publication Date
JPH1116857A true JPH1116857A (ja) 1999-01-22
JP3635875B2 JP3635875B2 (ja) 2005-04-06

Family

ID=16152204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18438197A Expired - Fee Related JP3635875B2 (ja) 1997-06-25 1997-06-25 成膜方法及び膜積層構造

Country Status (4)

Country Link
US (1) US6069093A (ja)
JP (1) JP3635875B2 (ja)
KR (1) KR100400125B1 (ja)
TW (1) TW377469B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020006280A (ko) * 2000-07-12 2002-01-19 이형도 편평형 진동모터
KR100574483B1 (ko) * 1999-12-23 2006-04-27 주식회사 하이닉스반도체 Cvd방법에 의한 타이타늄실리나이트라이드막 제조방법
CN111235546A (zh) * 2020-01-16 2020-06-05 长江存储科技有限责任公司 3d存储器件的制造方法及粘附膜的化学气相沉积方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150084A (ja) * 1997-09-12 1999-06-02 Canon Inc 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
DE50112534D1 (de) * 2001-01-04 2007-07-05 Infineon Technologies Ag Verfahren zur kontaktierung eines dotiergebiets eines halbleiterbauelements
JP2003045960A (ja) * 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6576543B2 (en) * 2001-08-20 2003-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively depositing diffusion barriers
CN107557751A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种薄膜沉积方法
CN110729166A (zh) * 2019-09-23 2020-01-24 长江存储科技有限责任公司 存储器的制作设备及制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63280417A (ja) * 1987-05-12 1988-11-17 Fujitsu Ltd 半導体装置の製造方法
JPH02162722A (ja) * 1988-12-16 1990-06-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JP3422055B2 (ja) * 1993-11-08 2003-06-30 株式会社デンソー 半導体装置の電極配線
KR0162673B1 (ko) * 1994-01-11 1998-12-01 문정환 반도체 도전층 및 반도체소자의 제조방법
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
US5628829A (en) * 1994-06-03 1997-05-13 Materials Research Corporation Method and apparatus for low temperature deposition of CVD and PECVD films
JP2809113B2 (ja) * 1994-09-29 1998-10-08 日本電気株式会社 半導体装置の製造方法
US5736192A (en) * 1995-07-05 1998-04-07 Fujitsu Limited Embedded electroconductive layer and method for formation thereof
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
US5607722A (en) * 1996-02-09 1997-03-04 Micron Technology, Inc. Process for titanium nitride deposition using five-and six-coordinate titanium complexes
JP3851686B2 (ja) * 1996-06-08 2006-11-29 キヤノンアネルバ株式会社 プラズマcvdによる薄膜形成方法
US5918150A (en) * 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
US5770520A (en) * 1996-12-05 1998-06-23 Lsi Logic Corporation Method of making a barrier layer for via or contact opening of integrated circuit structure
US5958508A (en) * 1997-03-31 1999-09-28 Motorlola, Inc. Process for forming a semiconductor device
US5943559A (en) * 1997-06-23 1999-08-24 Nec Corporation Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574483B1 (ko) * 1999-12-23 2006-04-27 주식회사 하이닉스반도체 Cvd방법에 의한 타이타늄실리나이트라이드막 제조방법
KR20020006280A (ko) * 2000-07-12 2002-01-19 이형도 편평형 진동모터
CN111235546A (zh) * 2020-01-16 2020-06-05 长江存储科技有限责任公司 3d存储器件的制造方法及粘附膜的化学气相沉积方法
CN111235546B (zh) * 2020-01-16 2022-05-31 长江存储科技有限责任公司 3d存储器件的制造方法及粘附膜的化学气相沉积方法

Also Published As

Publication number Publication date
KR19990007278A (ko) 1999-01-25
US6069093A (en) 2000-05-30
TW377469B (en) 1999-12-21
JP3635875B2 (ja) 2005-04-06
KR100400125B1 (ko) 2003-11-14

Similar Documents

Publication Publication Date Title
US7220461B2 (en) Method and apparatus for forming silicon oxide film
US6303480B1 (en) Silicon layer to improve plug filling by CVD
US6927163B2 (en) Method and apparatus for manufacturing a barrier layer of semiconductor device
US20060032442A1 (en) Method and apparatus for forming silicon oxide film
US20010003064A1 (en) Method for fabricating semiconductor device and apparatus for fabricating same
US6051281A (en) Method of forming a titanium film and a barrier metal film on a surface of a substrate through lamination
JPH11195621A (ja) バリアメタル、その形成方法、ゲート電極及びその形成方法
JP3381774B2 (ja) CVD−Ti膜の成膜方法
KR101061633B1 (ko) 금속막 성막 방법 및 컴퓨터 판독 가능한 기록 매체
JPH1116857A (ja) 成膜方法及び膜積層構造
US20020192396A1 (en) Method of titanium/titanium nitride integration
JP4947922B2 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
KR100457843B1 (ko) 반도체 장치에서 콘택 형성 방법
JP3381767B2 (ja) 成膜方法および半導体装置の製造方法
JP2004111747A (ja) 半導体基板の処理方法及び半導体素子
JP4366805B2 (ja) 埋め込み方法
JPH10189489A (ja) Cvd成膜方法
JP2008192835A (ja) 成膜方法,基板処理装置,および半導体装置
JPH10321556A (ja) 成膜方法
KR20080106373A (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
US6537621B1 (en) Method of forming a titanium film and a barrier film on a surface of a substrate through lamination
JPH06349774A (ja) 埋込みプラグの形成方法
KR100420406B1 (ko) 티타늄질화막의 산소 충진 방법
WO1999035675A1 (fr) Procede pour former un film de titane par d.c.p.v.
JPH05259116A (ja) 配線形成方法及び配線形成装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees