CN111235546A - 3d存储器件的制造方法及粘附膜的化学气相沉积方法 - Google Patents

3d存储器件的制造方法及粘附膜的化学气相沉积方法 Download PDF

Info

Publication number
CN111235546A
CN111235546A CN202010047405.6A CN202010047405A CN111235546A CN 111235546 A CN111235546 A CN 111235546A CN 202010047405 A CN202010047405 A CN 202010047405A CN 111235546 A CN111235546 A CN 111235546A
Authority
CN
China
Prior art keywords
gas
ticl
reaction
deposition
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010047405.6A
Other languages
English (en)
Other versions
CN111235546B (zh
Inventor
毛格
胡凯
刘子良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010047405.6A priority Critical patent/CN111235546B/zh
Publication of CN111235546A publication Critical patent/CN111235546A/zh
Application granted granted Critical
Publication of CN111235546B publication Critical patent/CN111235546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请公开了3D存储器件的制造方法及粘附膜的化学气相沉积方法。该化学气相沉积方法包括：在反应腔室中放置具有沉积通道的半导体结构，至少沉积通道的侧壁被氧化层覆盖；向反应腔室中同步通入包含TiCl4的第一反应气体、包含H2的第二反应气体以及惰性气体，第一、第二反应气体的体积/质量预设为选定比例；按照预设速率向反应腔室外排出尾气，第一反应气体、第二反应气体以及惰性气体反应生成TiClx，第二反应气体与TiClx反应生成Ti膜覆盖在沉积通道内表面，作为粘附膜的至少部分，尾气包括未反应的TiCl4与TiClx，在第一反应气体与第二反应气体的体积/质量预设为选定比例时，惰性气体减缓TiCl4与TiClx的排放速率，以使到达沉积通道底部与侧壁的TiClx分布均匀。

Description

3D存储器件的制造方法及粘附膜的化学气相沉积方法
技术领域
本发明涉及半导体制造技术领域，更具体地，涉及3D存储器件的制造方法及粘附膜的化学气相沉积方法。
背景技术
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。
在3D存储器件的制备工艺中，例如采用蚀刻的方法形成贯穿栅叠层结构的沉积通道，然后采用金属材料(例如，W)填充沉积通道形成导电通道。在填充金属材料之前，可以在沉积通道的内壁形成粘附膜，以改善金属材料在沉积通道中的填充性能和提高机械强度。由于3D存储器件的集成度的提高，用于形成栅叠层结构的厚度也越来越大，使得沉积通道的深度增加。在形成粘附膜的过程中，用于形成粘附膜的前驱气体很难到达沉积通道的底部，使得沉积通道底部与侧壁下部的粘附膜较薄，甚至未被粘附膜覆盖，从而导致金属材料不能正常的填充在沉积通道内，导致器件失效。
期望进一步改进3D存储器件的粘附膜的覆盖性能，以提高3D存储器件的良率和可靠性。
发明内容
本发明的目的是提供一种改进的3D存储器件及粘附膜的化学气相沉积方法，其中，在沉积过程中增加惰性气体，减缓TiCl4与TiClx的排放速率，以使到达沉积通道底部与侧壁的TiClx分布均匀，从而提高了粘附膜的阶梯覆盖率。
根据本发明实施例的一方面，提供了一种粘附膜的化学气相沉积方法，其特征在于，包括：在反应腔室中放置半导体结构，所述半导体结构具有沉积通道，至少所述沉积通道的侧壁被氧化层覆盖；向所述反应腔室中同步通入包含TiCl4的第一反应气体、包含H2的第二反应气体以及惰性气体，所述第一反应气体与所述第二反应气体的体积/质量预设为选定比例；以及按照预设速率向所述反应腔室外排出尾气。
优选地，所述第一反应气体、所述第二反应气体以及所述惰性气体反应生成包含TiClx的中间产物，所述第二反应气体与TiClx反应生成Ti膜覆盖在所述沉积通道内表面，作为粘附膜的至少部分。
优选地，所述惰性气体包括Ar。
优选地，所述惰性气体为等离子体，所述惰性气体中的Ar以活性因子的形式存在。
优选地，所述半导体结构包括硅衬底以及位于所述硅衬底表面的结构层，所述沉积通道穿过所述结构层并暴露所述硅衬底，其中，所述硅衬底、所述第二反应气体以及TiClx形成TiSi2层作为接触层。
优选地，在形成所述接触层后，所述化学气相沉积方法还包括向所述反应腔室中通入包含NH3的第三反应气体，其中，所述第三反应气体与TiClx形成TiN膜覆盖在所述沉积通道内表面，所述Ti膜与所述TiN膜共同作为所述粘附膜。
根据本发明实施例的另一方面，提供了一种3D存储器件的制造方法，包括：在衬底上形成栅叠层结构，包括交替堆叠的层间绝缘层与栅极导体层；形成穿过所述栅叠层结构的沟道柱；形成穿过所述栅叠层结构的沉积通道；至少在所述沉积通道的侧壁形成氧化层；在所述沉积通道中填充导电材料形成导电通道；以及形成覆盖所述沉积通道内表面的粘附膜，并且所述粘附膜位于所述氧化层与所述导电通道之间，其中，形成所述粘附膜的步骤包括：向所述反应腔室中同步通入包含TiCl4的第一反应气体、包含H2的第二反应气体以及惰性气体，所述第一反应气体与所述第二反应气体的体积/质量预设为选定比例；以及按照预设速率向所述反应腔室外排出尾气。
优选地，所述第一反应气体、所述第二反应气体以及所述惰性气体反应生成包含TiClx的中间产物，所述第二反应气体与TiClx反应生成Ti膜覆盖在所述沉积通道内表面，作为粘附膜的至少部分。
优选地，所述惰性气体包括Ar。
优选地，所述惰性气体为等离子体，所述第二反应气体中的Ar以活性因子的形式存在。
优选地，所述衬底包括硅衬底，所述硅衬底、所述第二反应气体以及TiClx形成TiSi2层作为接触层。
优选地，在形成所述接触层后，所述化学气相沉积方法还包括向所述反应腔室中通入包含NH3的第三反应气体，其中，所述第三反应气体与TiClx形成TiN膜覆盖在所述沉积通道内表面，所述Ti膜与所述TiN膜共同作为所述粘附膜。
根据本发明实施例的粘附膜的化学气相沉积方法，通过包含TiCl4、H2的第一、第二反应气体以及惰性气体形成沉积通道的内表面在粘附膜。与现有技术采用的常规沉积工艺相比，在第一、第二反应气体的体积/质量均预设为选定比例并且尾气排放速率也均为预设速率时，本方案通过增加惰性气体降低第一反应气体、第二反应气体的流速，减缓了未反应的TiCl4的排放速率，以使TiCl4得到更加充分的反应时间进而使得到达沉积通道底部与侧壁的TiCl4分布均匀，提高了粘附膜的阶梯覆盖率。
根据本发明实施例的3D存储器件中，粘附膜位于导电通道与隔离层之间，用于改善导电通道的粘附力。进一步地，在保证了粘附膜高阶梯覆盖率的时，沉积通道的侧壁与底部具有厚度更加均匀的粘附膜，避免了金属材料不能正常的填充在沉积通道内从而导致器件失效的问题。
进一步地，由于沉积通道的底部具有分布均匀的TiClx，因此可以与硅衬底作用形成均匀且面积的较大的接触层，降低了接触电阻，进而改善了器件的电学性能，从而进一步提高3D存储器件的良率和可靠性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出了现有技术的粘附膜沉积方法的示意图。
图2示出了本发明实施例的粘附膜沉积方法的示意图。
图3示出了本发明实施例的化学气相沉积设备的结构示意图。
图4示出了本发明实施例的3D存储器件的透视结构。
图5a至5d示出了本发明实施例的3D存储器件制造方法在不同阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图1示出了现有技术的粘附膜沉积方法的示意图。
采用化学气相沉积工艺在半导体结构的预定表面形成粘附膜。该沉积方法包括分别向反应腔室中通入含有TiCl4、H2以及NH3的反应气体，TiCl4、H2通过反应形成TiClx等中间产物，TiClx再与NH3反应形成TiN膜覆盖在半导体结构的预定表面上。
采用该沉积方法形成的TiN膜时，还需要采用真空泵等装置排出反应腔室中的尾气，未反应的TiCl4与TiClx均会被真空泵抽出反应腔室，当半导体结构的预定表面较为平整时，例如平面，则TiClx可以随着应腔室中的气流方向均匀到达预定表面，进而形成厚度较为均匀且覆盖性好的TiN膜以作为粘附膜。
然而，当半导体结构的预定表面并不平整时，例如图1中所示出的预定表面为沉积通道102’的内表面(包括沉积通道102’底部与侧壁)，由于一些未反应的TiCl4与TiClx均会被真空泵抽出反应腔室，TiClx很难到达沉积通道102’底部与侧壁靠近衬底101’的位置进行充分反应。尤其在沉积通道102’为深孔或深槽结构时，几乎不会有TiClx接触衬底101’，从而导致了TiN膜的阶梯覆盖性极差。
在3D存储器件中，需要采用TiN膜作为金属导电结构的粘附膜。这是由于沉积通道102’的侧壁会被氧化层覆盖，沉积通道102’底部的硅衬底101’也会由于前序工艺或自身氧化在表面形成氧化层，金属导电结构会填充在沉积通道102’中，而金属材料对于氧化层的附着效果很差，因此采用TiN膜将金属导电结构与沉积通道102’的内表面紧密结合。如果TiN膜对沉积通道102’内表面的覆盖性能极差，那么部分金属导电结构就不能会与沉积通道102’紧密结合，造成金属导电结构内部出现空隙或者金属导电结构脱落等缺陷，从而导致器件失效。
进一步的，为了降低TiN膜与硅衬底101’的接触电阻，需要让硅衬底101’和TiClx反应生成TiSi2层作为接触层102’。如果仅有很少的TiClx到达沉积通道102’底部与硅衬底101’接触，那么形成的接触层102’会存在分布不均且面积较小的问题。
图2示出了本发明实施例的粘附膜沉积方法的示意图，图3示出了本发明实施例的化学气相沉积设备的结构示意图。
图3示出的化学气相沉积设备为改进的化学气相沉积设备。反应腔室21和排气室22彼此连通，并且由盖板23密封上部开口端，形成内部空间。在反应腔室21的侧壁开口形成晶片的进出通道，采用闸板24开启或封闭进出通道。在盖板23的上方设置法兰24，用于将进气管25、26固定在盖板23上。在盖板23的下方设置喷头27。进气管25和26与喷头27连通，分别用于将不同步骤的反应气体导入至反应腔室21的内部空间。
排气室22的侧壁连接至排气装置41。排气装置41用于对反应腔室21的内部空间抽真空，例如为真空泵。优选地，排气室22的侧壁还连接有回收装置42，用于回收至少一种反应气体，例如氨气。回收装置42例如连接在排气装置41的上游端，由于回收至少一种反应气体，不仅可以减少对环境的污染，而且可以保护排气装置41以免受到蚀刻性气体的损伤。
反应腔室21的内部空间中设置有基座33。支柱31的一端固定在排气室22的底端，另一端与基座33下表面相连接，从而固定基座33。导向环34设置在基座33的上表面的周边，用于引导晶片35放置在基座33的上表面的上方。晶片35的支撑装置32包括贯穿基座33且与晶片35的下表面相接触的多个支撑杆。支撑装置32在驱动装置(未示出)的驱动下可以上下移动，从而带动晶片35移动或偏转，调节晶片35在反应腔室21的内部空间中的高度位置和水平状态。基座33的内部设置有加热器36，采用加热器电源43供电，将晶片加热至预定的温度。
化学气相沉积设备的气体供给装置包括共同连接至进气管25的反应气体管路51至53，以及连接至进气管26的反应气体管路54。反应气体管路51至53分别用于供给TiCl4、H2、Ar。在反应气体管路51至54的每条管路上依次设置有用于通断控制的阀门61、用于流量控制的质量流量控制器62、以及用于存储反应气体的储罐63。
下面将结合图2与图3对本发明实施例的粘附膜的化学气相沉积方法进行详细说明。
采用上述图3中的化学气相沉积设备，可以在半导体结构的预定表面上形成Ti/TiN膜。首先，打开闸板24，在反应腔室21中的基座33上放置具有沉积通道102的半导体结构，包括衬底101以及位于衬底101表面的结构层120，在本实施例中，衬底101为硅衬底，沉积通道102穿过结构层120并暴露衬底101的表面。
然后，采用排气装置41对反应腔室21和排气室22抽真空。采用加热器36将半导体结构加热至预定的温度。然后，开始薄膜沉积，该沉积方法包括同时经由反应气体管路51、52和53通入TiCl4、H2以及Ar分别作为第一反应气体、第二反应气体和惰性气体。其中第一反应气体与第二反应气体的体积/质量预设为选定比例，第一反应气体、第二反应气体以及惰性气体的化学反应如式(1)、(2)所示：
TiCl4+H2+Ar*→TiClx+HCl+Ar (1)
TiClx+H2→Ti+HCl (2)
其中，Ar*表示Ar的活性因子，x的取值为二分之三。在本实施例中，第一、第二反应气体以及惰性气体例如为等离子体，等离子体惰性气体可以更好的激发Ar的活性，使Ar变为Ar*，Ar*可以更快速的促进TiCl4和H2发生反应，于此同时Ar*作为反应物由Ar*生成Ar，此外，惰性气体还可以作为TiCl4的载气使用，结合Ar*促进TiCl4和H2发生反应的性质，可以降低TiCl4在喷头27处的残留，减少了后续工艺步骤中形成颗粒的概率，进而改善了产品的表面颗粒缺陷。
与此同时，排气装置41继续对反应腔室21的内部空间抽真空，按照预设速率向反应腔室21外排出尾气。在不改变通入反应腔室内部TiCl4和H2的比例以及排气装置41向外抽气的速率的情况下，由于增加了作为惰性气体的Ar分担气体流量，TiCl4在反应腔室21中的占比减小，未反应的TiCl4和TiClX作为尾气的排放速度变慢，可以有足够的时间下沉至沉积通道102的底部进行反应，从而使到达沉积通道102底部与侧壁的TiCl4与TiClx分布均匀，进而使得TiClx与H2反应生成Ti膜均匀覆盖在沉积通道102内表面，作为粘附膜的至少部分。
进一步的，当TiClx到达沉积通道102的底部与硅衬底101接触时，TiClx、第二反应气体以硅衬底101的化学反应如式(3)所示：
TiClx+Si+H2→TiSi2+HCl (3)
其中，生成的TiSi2层作为接触层160。由于在前述反应步骤中生成的TiClx均匀地形成在衬底101的表面，因此接触层160的分布也会十分均匀且面积、结深相对于现有技术都有显著提高，进而增强了接触层160用于减小接触电阻的性能。
进一步的，在式(1)至(3)的反应基本结束后，停止通入第一、第二反应气体以及惰性气体，并经由反应气体管路54通入NH3作为第三反应气体。位于沉积通道内表面剩余的TiClx与第三反应气体的化学反应如式(4)所示：
TiClx+NH3→TiN+HCL (4)
其中，第三反应气体与TiClx形成TiN膜覆盖在沉积通道102内表面，Ti膜与TiN膜共同作为粘附膜。同样的，由于TiClx均匀地附着在沉积通道102内表面，因此形成的粘附膜的厚度均匀且具有良好的阶梯覆盖性能。
如果通过改变粘附膜厚度或者改变TiCl4、H2、NH3的比例来改善粘附膜的阶梯覆盖性能，前者能够增加的沉积厚度不仅有限，而且沉积的工艺周期变长，且费用增加；后者也会增加相应的调试和制造费用。采用本发明实施例的化学气相沉积方法形成粘附膜时，在保证了粘附膜高阶梯覆盖率的同时还不会增加沉积工艺的周期，由于粘附膜高阶梯覆盖率高，沉积通道102的侧壁与底部具有厚度更加均匀的粘附膜，避免了金属材料不能正常的填充在沉积通道内从而导致器件失效的问题。进一步地，由于沉积通道102的底部具有分布均匀的TiClx，因此可以与硅衬底101作用形成均匀且面积的较大的接触层160，降低了接触电阻，进而改善了器件的电学性能，从而进一步提高3D存储器件的良率和可靠性。
图4示出根据本发明实施例的3D存储器件的透视结构。为了清楚起见，在图4中未示出3D存储器件中的各个绝缘层。
在该实施例中示出的3D存储器件包括4*4共计16个存储单元串，每个存储单元串包括4个存储单元，从而形成4*4*4共计64个存储单元的存储器阵列。可以理解，本发明不限于此，3D存储器件可以包括任意多个存储单元串，例如，1024个，每个存储单元串中的存储单元数量可以为任意多个，例如，32个或64个。
在3D存储器件中，存储单元串分别包括各自的沟道柱110，以及公共的栅极导体121、122和123。栅极导体121、122和123与存储单元串中的晶体管的堆叠顺序一致，相邻的栅极导体之间彼此采用层间绝缘层隔开，从而形成栅叠层结构120。在图中未示出层间绝缘层。
沟道柱110贯穿栅叠层结构。在沟道柱110的中间部分，栅极导体121与沟道层之间夹有隧穿介质层、电荷存储层和阻挡介质层，从而形成存储晶体管M1至M4。在沟道柱110的两端，栅极导体122和123与沟道层之间夹有阻挡介质层，从而形成第一选择晶体管Q1和第二选择晶体管Q2。
在该实施例中，沟道层例如由掺杂多晶硅组成，隧穿介质层和阻挡介质层分别由氧化物组成，例如氧化硅，电荷存储层由包含量子点或者纳米晶体的绝缘层组成，例如包含金属或者半导体的微粒的氮化硅，栅极导体121、122和123由金属组成，例如钨。沟道层用于提供控选择晶体管和存储晶体管的沟道区，沟道层的掺杂类型与选择晶体管和存储晶体管的类型相同。例如，对于N型的选择晶体管和存储晶体管，沟道层可以是N型掺杂的多晶硅。
多个沟道柱110排列成阵列，同一列的多个沟道柱110的第一端共同连接至同一条位线(即位线BL1至BL4之一)，第二端共同连接至衬底101，第二端经由衬底101形成共源极连接。
第一选择晶体管Q1的栅极导体122由栅线缝隙(gate line slit)102(也可以作为沉积通道)分割成不同的栅线。同一行的多个沟道柱110的栅线共同连接至同一条串选择线(即漏极选择栅线SGD1至SGD4之一)。
存储晶体管M1和M4的栅极导体121分别连接至相应的字线。如果存储晶体管M1和M4的栅极导体121由栅线缝隙102分割成不同的栅线，则同一层面的栅线经由各自的导电通道131到达互连层132，从而彼此互连，然后经由导电通道133连接至同一条字线(即字线WL1至WL4之一)。
第二选择晶体管Q2的栅极导体连接成一体。如果第二选择晶体管Q2的栅极导体123由栅线缝隙102分割成不同的栅线，则栅线经由各自的导电通道131到达互连层132，从而彼此互连，然后经由导电通道133连接至同一条源极选择线SGS。
图5a至5d示出根据本发明实施例的3D存储器件制造方法在不同阶段的截面图。所述截面图沿着图4中的AA线截取。
该方法开始于已经在衬底101上形成栅叠层结构120与沟道柱110的半导体结构，如图5a所示。栅叠层结构120包括在衬底101上交替堆叠的层间绝缘层124与栅极导体层121、122、123。在本实施例中，衬底101例如是单晶硅衬底，层间绝缘层124例如由氧化硅组成，栅极导体层121、122、123例如由金属钨组成。
在该步骤中，例如在半导体结构的表面上形成光致抗蚀剂掩模，然后进行各向异性蚀刻形成穿过栅叠层结构120的沉积通道102。各向异性蚀刻可以采用干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀。例如，通过控制蚀刻时间，使得蚀刻在衬底101的表面附近停止。在蚀刻之后通过在溶剂中溶解或灰化去除光致抗蚀剂掩模。
在该实施例中，沉积通道102不仅用于将栅极导体分割成多条栅线，而且用于形成源极连接的导电通道。为此，沉积通道102贯穿栅叠层结构120到达衬底101。
进一步地，在沉积通道102的侧壁形成氧化层140，如图5b所示。其中，氧化层140的例如有氧化硅组成，用于分隔栅极导体层与后续步骤中形成的导电通道。
进一步的，在沉积通道102的内表面形成粘附膜150，如图5c所示。
在该实施例中，粘附膜140例如为采用图3所示的化学气相沉积设备形成Ti/TiN膜。优选地，硅衬底101与Ti/TiN膜接触的部分会形成TiSi2层作为接触层160，从而降低硅衬底101与Ti/TiN膜的接触电阻。
进一步地，在沉积通道102中填充导电材料形成导电通道170，如图5d所示。
在该实施例中，导电材料例如由钨组成，形成导电通道170为金属导电结构。粘附膜150位于氧化层140与导电通道170之间，使得导电通道170固定在沉积通道内部。
根据本发明实施例的粘附膜的化学气相沉积方法，通过包含TiCl4、H2的第一、第二反应气体以及惰性气体形成沉积通道的内表面在粘附膜。与现有技术采用的常规沉积工艺相比，在第一、第二反应气体的体积/质量均预设为选定比例并且尾气排放速率也均为预设速率时，本方案通过增加惰性气体降低第一反应气体、第二反应气体的流速，减缓了未反应的TiCl4与TiClx的排放速率，以使TiCl4得到更加充分的反应时间进而使得到达沉积通道底部与侧壁的TiClx分布均匀，提高了粘附膜的阶梯覆盖率。
根据本发明实施例的3D存储器件中，粘附膜位于导电通道与隔离层之间，用于改善导电通道的粘附力。进一步地，在保证了粘附膜高阶梯覆盖率的时，沉积通道的侧壁与底部具有厚度更加均匀的粘附膜，避免了金属材料不能正常的填充在沉积通道内从而导致器件失效的问题。
进一步地，由于沉积通道的底部具有分布均匀的TiClx，因此可以与硅衬底作用形成均匀且面积的较大的接触层，降低了接触电阻，进而改善了器件的电学性能，从而进一步提高3D存储器件的良率和可靠性。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (12)

1.一种粘附膜的化学气相沉积方法，其特征在于，包括：
在反应腔室中放置半导体结构，所述半导体结构具有沉积通道，至少所述沉积通道的侧壁被氧化层覆盖；
向所述反应腔室中同步通入包含TiCl4的第一反应气体、包含H2的第二反应气体以及惰性气体，所述第一反应气体与所述第二反应气体的体积/质量预设为选定比例；以及
按照预设速率向所述反应腔室外排出尾气。
2.根据权利要求1所述的化学气相沉积方法，其特征在于，所述第一反应气体、所述第二反应气体以及所述惰性气体反应生成包含TiClx的中间产物，所述第二反应气体与TiClx反应生成Ti膜覆盖在所述沉积通道内表面，作为粘附膜的至少部分。
3.根据权利要求1或2所述的化学气相沉积方法，其特征在于，所述惰性气体包括Ar。
4.根据权利要求3所述的化学气相沉积方法，其特征在于，所述惰性气体为等离子体，所述惰性气体中的Ar以活性因子的形式存在。
5.根据权利要求2所述的化学气相沉积方法，其特征在于，所述半导体结构包括硅衬底以及位于所述硅衬底表面的结构层，所述沉积通道穿过所述结构层并暴露所述硅衬底，
其中，所述硅衬底、所述第二反应气体以及TiClx形成TiSi2层作为接触层。
6.根据权利要求5所述的化学气相沉积方法，其特征在于，在形成所述接触层后，所述化学气相沉积方法还包括向所述反应腔室中通入包含NH3的第三反应气体，
其中，所述第三反应气体与TiClx形成TiN膜覆盖在所述沉积通道内表面，所述Ti膜与所述TiN膜共同作为所述粘附膜。
7.一种3D存储器件的制造方法，其特征在于，包括：
在衬底上形成栅叠层结构，包括交替堆叠的层间绝缘层与栅极导体层；
形成穿过所述栅叠层结构的沟道柱；
形成穿过所述栅叠层结构的沉积通道；
至少在所述沉积通道的侧壁形成氧化层；
在所述沉积通道中填充导电材料形成导电通道；以及
形成覆盖所述沉积通道内表面的粘附膜，并且所述粘附膜位于所述氧化层与所述导电通道之间，
其中，形成所述粘附膜的步骤包括：向所述反应腔室中同步通入包含TiCl4的第一反应气体、包含H2的第二反应气体以及惰性气体，所述第一反应气体与所述第二反应气体的体积/质量预设为选定比例；以及按照预设速率向所述反应腔室外排出尾气。
8.根据权利要求7所述的制造方法，其特征在于，所述第一反应气体、所述第二反应气体以及所述惰性气体反应生成包含TiClx的中间产物，所述第二反应气体与TiClx反应生成Ti膜覆盖在所述沉积通道内表面，作为粘附膜的至少部分。
9.根据权利要求7或8所述的制造方法，其特征在于，所述惰性气体包括Ar。
10.根据权利要求9所述的制造方法，其特征在于，所述惰性气体为等离子体，所述第二反应气体中的Ar以活性因子的形式存在。
11.根据权利要求8所述的制造方法，其特征在于，所述衬底包括硅衬底，所述硅衬底、所述第二反应气体以及TiClx形成TiSi2层作为接触层。
12.根据权利要求11所述的制造方法，其特征在于，在形成所述接触层后，所述化学气相沉积方法还包括向所述反应腔室中通入包含NH3的第三反应气体，
其中，所述第三反应气体与TiClx形成TiN膜覆盖在所述沉积通道内表面，所述Ti膜与所述TiN膜共同作为所述粘附膜。
CN202010047405.6A 2020-01-16 2020-01-16 3d存储器件的制造方法及粘附膜的化学气相沉积方法 Active CN111235546B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010047405.6A CN111235546B (zh) 2020-01-16 2020-01-16 3d存储器件的制造方法及粘附膜的化学气相沉积方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010047405.6A CN111235546B (zh) 2020-01-16 2020-01-16 3d存储器件的制造方法及粘附膜的化学气相沉积方法

Publications (2)

Publication Number Publication Date
CN111235546A true CN111235546A (zh) 2020-06-05
CN111235546B CN111235546B (zh) 2022-05-31

Family

ID=70877814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010047405.6A Active CN111235546B (zh) 2020-01-16 2020-01-16 3d存储器件的制造方法及粘附膜的化学气相沉积方法

Country Status (1)

Country Link
CN (1) CN111235546B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114836730A (zh) * 2021-12-30 2022-08-02 长江存储科技有限责任公司 氧化膜的原子层沉积方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113871A (ja) * 1997-06-11 1999-01-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH1116857A (ja) * 1997-06-25 1999-01-22 Tokyo Electron Ltd 成膜方法及び膜積層構造
US5880526A (en) * 1996-04-15 1999-03-09 Tokyo Electron Limited Barrier metal layer
US20080311718A1 (en) * 2007-06-15 2008-12-18 Renesas Technology Corp. Manufacturing method of semiconductor device
CN110071112A (zh) * 2019-03-29 2019-07-30 长江存储科技有限责任公司 3d存储器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880526A (en) * 1996-04-15 1999-03-09 Tokyo Electron Limited Barrier metal layer
JPH113871A (ja) * 1997-06-11 1999-01-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH1116857A (ja) * 1997-06-25 1999-01-22 Tokyo Electron Ltd 成膜方法及び膜積層構造
US20080311718A1 (en) * 2007-06-15 2008-12-18 Renesas Technology Corp. Manufacturing method of semiconductor device
CN110071112A (zh) * 2019-03-29 2019-07-30 长江存储科技有限责任公司 3d存储器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114836730A (zh) * 2021-12-30 2022-08-02 长江存储科技有限责任公司 氧化膜的原子层沉积方法
CN114836730B (zh) * 2021-12-30 2024-01-02 长江存储科技有限责任公司 氧化膜的原子层沉积方法

Also Published As

Publication number Publication date
CN111235546B (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
US9312270B2 (en) Methods of manufacturing three-dimensional semiconductor memory devices
US20190386108A1 (en) Three-dimensional nand memory containing dual protrusion charge trapping regions and methods of manufacturing the same
US20110159680A1 (en) Method of forming a dielectric layer and method of manufacturing a semiconductor device using the same
US10041170B2 (en) Dummy wafer, thin-film forming method, and method of fabricating a semiconductor device using the same
WO2009123331A1 (ja) Ｍｏｓ型半導体メモリ装置およびその製造方法
WO2022046232A1 (en) Semiconductor device including having metal organic framework interlayer dielectric layer between metal lines and methods of forming the same
CN111235546B (zh) 3d存储器件的制造方法及粘附膜的化学气相沉积方法
US11744073B2 (en) Semiconductor device and apparatus of manufacturing the same
US11840760B2 (en) Layer deposition method and layer deposition apparatus
CN111211048A (zh) 3d存储器件及粘附膜的原子层沉积方法
KR102388800B1 (ko) 박막 증착 방법 및 박막 증착 장치
US20170022610A1 (en) Wafer processing apparatus having gas injector
US20190304835A1 (en) Organometallic Precursors, Methods Of Forming A Layer Using The Same And Methods Of Manufacturing Semiconductor Devices Using The Same
CN112442679B (zh) 气体供应器和包括该气体供应器的层沉积设备
US7704878B2 (en) Contact spacer formation using atomic layer deposition
WO2008156215A1 (ja) Ｍｏｓ型半導体メモリ装置
US11377733B2 (en) Fluorine-free tungsten deposition process employing in-situ oxidation and apparatuses for effecting the same
KR102600342B1 (ko) 반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치
CN114836730B (zh) 氧化膜的原子层沉积方法
US20240121961A1 (en) Method of making a three-dimensional memory device using dual water vapor flow oxidation and apparatus for performing the same
US20230223266A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant
US20230223248A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant
CN115233193A (zh) 薄膜沉积装置
US20230223267A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant
US20240158913A1 (en) Reducing line bending during metal fill process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant