KR102600342B1 - 반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치 Download PDF

Info

Publication number
KR102600342B1
KR102600342B1 KR1020200116548A KR20200116548A KR102600342B1 KR 102600342 B1 KR102600342 B1 KR 102600342B1 KR 1020200116548 A KR1020200116548 A KR 1020200116548A KR 20200116548 A KR20200116548 A KR 20200116548A KR 102600342 B1 KR102600342 B1 KR 102600342B1
Authority
KR
South Korea
Prior art keywords
plasma process
space
gas
plasma
oxide film
Prior art date
Application number
KR1020200116548A
Other languages
English (en)
Other versions
KR20220034946A (ko
Inventor
구준택
이성길
박완재
엄영제
김동훈
이지환
오동섭
노명섭
김두리
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020200116548A priority Critical patent/KR102600342B1/ko
Priority to US17/393,601 priority patent/US20220084829A1/en
Priority to CN202111047348.2A priority patent/CN114171380A/zh
Publication of KR20220034946A publication Critical patent/KR20220034946A/ko
Application granted granted Critical
Publication of KR102600342B1 publication Critical patent/KR102600342B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32348—Dielectric barrier discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

전기적 특성 및 신뢰성이 높아진 반도체 장치의 제조 방법을 제공한다. 상기 반도체 장치의 제조 방법은 제1 산화막, 질화막 및 제2 산화막이 순차적으로 적층되고, 상기 제1 산화막, 상기 질화막 및 상기 제2 산화막을 관통하는 트렌치가 형성된 기판을 제공하고, 제1 플라즈마 공정을 이용하여, 상기 트렌치에 의해 노출된 상기 질화막의 일부를 제거하면서 상기 트렌치에 의해 노출된 상기 산화막을 모따기하고, 제2 플라즈마 공정을 이용하여, 상기 제1 플라즈마 공정 후에 남겨진 질화막을 제거하는 것을 포함한다.

Description

반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치{Method for fabricating semiconductor device and apparatus for processing substrate using plasma}
본 발명은 반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치에 관한 것이다.
소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도는 높아지고 있다. 따라서 3차원(입체적)으로 배열된 다수의 메모리 셀을 구비하는 3차원 반도체 장치들이 개발되고 있다. 반면, 집적도가 높기 때문에, 특정 공간 내에 금속을 채울 때 보이드(void)나 씸(seam)과 같은 결함이 발생할 수 있다. 이러한 결함은 반도체 장치의 전기적 특성 및 신뢰성을 떨어뜨릴 수 있다.
본 발명이 해결하고자 하는 과제는, 전기적 특성 및 신뢰성이 높아진 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 상기 반도체 장치의 제조 방법을 구현하기 위한, 플라즈마를 이용한 기판 처리 장치를 제공하는 것이다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 반도체 장치의 제조 방법의 일 면(aspect)은, 제1 산화막, 질화막 및 제2 산화막이 순차적으로 적층되고, 상기 제1 산화막, 상기 질화막 및 상기 제2 산화막을 관통하는 트렌치가 형성된 기판을 제공하고, 제1 플라즈마 공정을 이용하여, 상기 트렌치에 의해 노출된 상기 질화막의 일부를 제거하면서 상기 트렌치에 의해 노출된 상기 산화막을 모따기하고, 제2 플라즈마 공정을 이용하여, 상기 제1 플라즈마 공정 후에 남겨진 질화막을 제거하는 것을 포함한다.
상기 제1 플라즈마 공정은 불소 함유 라디칼을 이용할 수 있다.
상기 제2 플라즈마 공정은 질소 함유 라디칼 및 산소 함유 라디칼을 이용할 수 있다.
상기 제1 플라즈마 공정에서 상기 산화막에 대한 상기 질화막의 선택비는, 제1 선택비이고, 상기 제2 플라즈마 공정에서 상기 산화막에 대한 상기 질화막의 선택비는, 상기 제1 선택비보다 큰 제2 선택비일 수 있다.
상기 질화막이 제거된 공간에, 금속을 채우는 것을 더 포함할 수 있다.
상기 제1 플라즈마 공정과 상기 제2 플라즈마 공정은 인시츄(in-situ)로 진행될 수 있다.
상기 과제를 달성하기 위한 본 발명의 반도체 장치의 제조 방법의 다른 면은, 다수의 산화막과 다수의 질화막이 교대로 적층된 절연막 구조체와, 상기 절연막 구조체를 관통하며 데이터를 저장하기 위한 전하 저장막을 포함하는 수직 구조체와, 상기 절연막 구조체를 관통하는 트렌치가 형성된 기판을 제공하고, 제1 플라즈마 공정을 이용하여, 상기 트렌치에 의해 노출된 상기 다수의 질화막의 일부를 제거하면서 상기 트렌치에 의해 노출된 상기 다수의 산화막을 모따기하고, 제2 플라즈마 공정을 이용하여, 상기 제1 플라즈마 공정 후에 남겨진 다수의 질화막을 제거하여 상기 수직 구조체의 일부를 노출하는 게이트 형성 영역을 형성하고, 상기 게이트 형성 영역 내에, 상기 수직 구조체와 전기적으로 연결되도록 금속을 채우는 것을 포함할 수 있다.
상기 제1 플라즈마 공정은 불소 함유 라디칼을 이용할 수 있다.
상기 제2 플라즈마 공정은 질소 함유 라디칼 및 산소 함유 라디칼을 이용할 수 있다.
상기 제1 플라즈마 공정에서 상기 산화막에 대한 상기 질화막의 선택비는, 제1 선택비이고, 상기 제2 플라즈마 공정에서 상기 산화막에 대한 상기 질화막의 선택비는, 상기 제1 선택비보다 큰 제2 선택비일 수 있다.
상기 다른 과제를 달성하기 위한 본 발명의 기판 처리 장치의 일 면(aspect)은, 기판이 처리되는 처리 공간을 제공하는 공정 챔버; 상기 처리 공간 내에 설치된 지지 모듈; 상기 처리 공간의 상부에 배치되고, 전극, 이온 블록커 및 샤워 헤드를 포함하는 전극 모듈로서, 상기 전극과 상기 이온 블록커 사이에는 제1 공간이 배치되고, 상기 이온 블록커와 상기 샤워 헤드 사이에는 제2 공간이 배치되는 전극 모듈; 상기 제1 공간에 불소 함유 가스를 제공하는 제1 가스 공급 모듈; 및 상기 전극 모듈 및 상기 제1 가스 공급 모듈을 제어하는 제어 모듈을 포함하되, 상기 지지 모듈 상에는, 제1 산화막, 질화막 및 제2 산화막이 순차적으로 적층되고, 상기 제1 산화막, 상기 질화막 및 상기 제2 산화막을 관통하는 트렌치가 형성되어 있는 기판이 위치하고, 상기 제어 모듈은 상기 제1 가스 공급 모듈을 제어하여, 상기 제1 공간에 불소 함유 가스를 제공하고, 상기 제어 모듈은 상기 전극 모듈을 제어하여 상기 제1 공간 내에 제1 플라즈마를 생성하고, 생성된 상기 제1 플라즈마는 상기 이온 블록커 및 상기 샤워 헤드를 거쳐서 상기 처리 공간에 제공되어, 노출된 상기 다수의 산화막을 모따기하면서 상기 트렌치에 의해 노출된 상기 다수의 질화막의 일부가 제거될 수 있다.
상기 기판 처리 장치는 상기 처리 공간에 질소 및 수소 함유 가스를 제공하는 제2 가스 공급 모듈을 더 포함하고, 상기 제어 모듈은 상기 제2 가스 공급 모듈을 제어하여, 상기 처리 공간에 질소 및 수소 함유 가스를 제공하고, 상기 제1 플라즈마는 상기 이온 블록커에 의해 필터링되고 상기 샤워 헤드를 통해서 처리 공간에 제공되어, 상기 처리 공간 내에서 상기 질소 및 수소 함유 가스와 혼합되어 제1 에천트가 생성되고, 상기 제1 에천트에 의해서, 상기 노출된 상기 다수의 산화막이 모따기되면서 상기 트렌치에 의해 노출된 상기 다수의 질화막의 일부를 제거될 수 있다.
삭제
상기 질소 및 수소 함유 가스는 상기 이온 블록커 또는 상기 샤워 헤드를 통해서 제공될 수 있다.
상기 기판 처리 장치는 상기 제1 공간에 질소 함유 가스 및 제1 산소 함유 가스가 제공하는 제3 가스 공급 모듈을 더 포함하고, 상기 다수의 산화막을 모따기한 후에, 상기 제어 모듈은 상기 제3 가스 공급 모듈을 제어하여, 상기 제1 공간에 질소 함유 가스 및 제1 산소 함유 가스를 제공함으로써, 상기 제1 공간 내에 제2 플라즈마가 생성되도록 할 수 있다.
상기 기판 처리 장치는 상기 처리 공간에 제2 산소 함유 가스를 제공하는 제4 가스 공급 모듈을 더 포함하고, 상기 제어 모듈은 상기 제4 가스 공급 모듈을 제어하여, 상기 처리 공간에 제2 산소 함유 가스가 제공하고, 상기 제2 플라즈마는 상기 이온 블록커에 의해 필터링되고 상기 샤워 헤드를 통해서 처리 공간에 제공되며, 상기 처리 공간 내에서 상기 제2 산소 함유 가스와 혼합되어 제2 에천트가 생성되고, 상기 제2 에천트에 의해서, 상기 질화막의 나머지 부분이 제거될 수 있다.
삭제
삭제
상기 처리 공간의 온도는 10~100℃ 이고, 압력은 650 내지 850 mTorr일 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 반도체 장치의 메모리 블록의 일부를 설명하기 위한 도면이다.
도 3은 도 2의 A 영역을 확대한 도면이다.
도 4 내지 도 9는 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.
도 10은 본 발명의 몇몇 실시예에 따른 기판 처리 장치를 설명하기 위한 개념도이다.
도 11은 도 10의 기판 처리 장치의 이온 블록커와 샤워 헤드의 다른 예이다.
도 12는 도 10의 기판 처리 장치의 이온 블록커와 샤워 헤드의 또 다른 예이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 블록도이다. 도 2는 도 1의 반도체 장치의 메모리 블록의 일부를 설명하기 위한 도면이다. 도 3은 도 2의 A 영역을 확대한 도면이다. 도 1 내지 도 3에서 반도체 장치는 수직형 NAND 플래시 장치를 예로 들었으나, 이에 한정되지 않는다.
우선 도 1을 참조하면, 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치(1)의 메모리 셀 어레이는, 다수의 메모리 블록(BLK1~BLKn 단, n은 자연수)를 포함할 수 있다.
도 2를 참조하면, 다수의 전극 구조체들(ST)이 기판(1010) 상에 배치될 수 있다. 전극 구조체들(ST)은 서로 나란하게 제1 방향(D1)으로 연장될 수 있다. 여기서, 제1 방향(D1) 및 제2 방향(D2)은 기판(1010)의 상면과 평행할 수 있다.
기판(1010)은 반도체 특성을 갖는 물질(예를 들면, 실리콘 웨이퍼), 절연성 물질(예를 들면, 유리), 절연성 물질에 의해 덮인 반도체, 또는 도전체 중의 하나일 수 있다. 예를 들어, 기판(1010)은 실리콘 웨이퍼일 수 있다. 버퍼 절연막(1101)이 전극 구조체들(ST)과 기판(1010) 사이에 개재될 수 있으며, 실리콘 산화막을 포함할 수 있다.
전극 구조체들(ST) 각각은 제1 방향(D1) 및 제2 방향(D2)에 대해 수직하는 제3 방향(D3)을 따라 번갈아 적층된 다수의 게이트 전극들(GE) 및 다수의 절연막들(ILD)을 포함할 수 있다. 3차원 반도체 메모리 장치는 수직형 낸드(NAND) 플래시 메모리 장치일 수 있으며, 각 전극 구조체(ST)의 게이트 전극들(GE)은 낸드 셀 스트링들의 스트링 선택 트랜지스터, 메모리 셀 트랜지스터들, 및 접지 선택 트랜지스터의 게이트 전극들로서 이용될 수 있다.
절연막들(ILD)의 두께는 반도체 메모리 소자의 특성에 따라 달라질 수 있다. 절연막들(ILD)은 예를 들어, 실리콘 산화막 또는 저유전막을 포함할 수 있다.
게이트 전극들(GE)은, 예를 들어, 금속(ex, 텅스텐, 구리, 알루미늄 등), 도핑된 반도체(ex, 도핑된 실리콘 등), 도전성 금속질화물 (ex, 질화티타늄, 질화탄탈늄 등) 또는 전이금속(ex, 티타늄, 탄탈늄 등) 등에서 선택된 적어도 하나를 포함할 수 있다.
다수의 수직 구조체들(VS)이 기판(1010)의 상면에 대해 수직하는 제3 방향(D3)으로 연장될 수 있으며, 각 전극 구조체(ST)를 관통할 수 있다. 수직 구조체들(VS)은, 평면적 관점에서, 제 1 방향(D1) 및 제 2 방향(D2)을 따라 지그재그로 배열될 수 있다.
수직 구조체들(VS) 각각은, 기판(1010)과 연결되는 수직 반도체 패턴(LSP, USP) 및 수직 반도체 패턴(LSP, USP)과 전극 구조체(ST) 사이에 개재된 데이터 저장 패턴(즉, 전하 저장막)(DS)을 포함할 수 있다. 나아가, 수직 구조체들(VS) 각각의 상단에 도전 물질로 이루어진 비트 라인 도전 패드(BCP)가 제공될 수 있다. 일 예로, 비트 라인 도전 패드(BCP)는 불순물이 도핑된 반도체 물질로 이루어질 수 있다.
수직 반도체 패턴(LSP, USP)은 실리콘(Si), 게르마늄(Ge) 또는 이들의 혼합물과 같은 반도체 물질을 포함할 수 있다. 수직 반도체 패턴(LSP, USP)은 수직형 NAND 플래시 메모리 장치에서 접지 및 스트링 선택 트랜지스터들 및 메모리 셀 트랜지스터들의 채널들로써 사용될 수 있다. 여기서, 수직 반도체 패턴(LSP, USP)은 전극 구조체(ST)의 하부 부분을 관통하여 기판(1010)과 접촉하는 하부 반도체 패턴(LSP) 및 전극 구조체(ST)의 상부 부분을 관통하여 하부 반도체 패턴(LSP)과 접촉하는 상부 반도체 패턴(USP)을 포함할 수 있다. 하부 반도체 패턴(LSP)은 에피택시얼 패턴일 수 있으며, 기둥(pillar) 형태를 가질 수 있다. 상부 반도체 패턴(USP)은 내부에 빈 공간을 정의하는 U자 형태, 하단이 닫힌 파이프 형태 또는 마카로니 형태를 가질 수 있으며, 상부 반도체 패턴(USP)의 내부는 매립 절연 패턴으로 채워질 수 있다.
데이터 저장 패턴(즉, 전하 저장막)(DS)은 수직형 NAND 플래시 메모리 장치의 데이터 저장막으로서, 터널 절연막(TIL), 전하 저장막(CIL), 및 블록킹 절연막(BLK)을 포함할 수 있다(도 3 참조).
여기서 도 3을 참고하면, 절연막(ILD1)에서 트렌치(T)에 접하는 부분은 제1 폭(W1)을 갖고, 수직 구조체(VS)에 접하는 부분은 제2 폭(W2)을 가질 수 있다. 제1 폭(W1)은 제2 폭(W2)보다 작다.
반면, 인접하여 적층된 절연막(ILD1, ILD2) 사이의 영역(즉, 게이트 형성 영역)에 게이트 전극(GE1)이 형성된다. 아래의 절연막(ILD1)과 위의 절연막(ILD2) 사이에 배치된 게이트 전극(GE1)에서, 트렌치(T)에 접하는 부분은 제1 두께(T1)을 갖고, 수직 구조체(VS)에 접하는 부분은 제2 두께(T2)을 가질 수 있다. 제1 두께(T1)는 제2 두께(T2)에 비해 두껍다.
다르게 설명하면, 인접하여 적층된 절연막(ILD1, ILD2) 사이의 입구가 상대적으로 넓음을 알 수 있다(T1 참고). 금속(예를 들어, 텅스텐)으로 인접하여 적층된 절연막(ILD1, ILD2) 사이의 영역(즉, 게이트 형성 영역)을 채워 게이트 전극(GE1)을 형성할 때, 인접하여 적층된 절연막(ILD1, ILD2) 사이의 입구가 넓기 때문에, 금속이 쉽게 인접하여 적층된 절연막(ILD1, ILD2) 사이의 영역을 채울 수 있다. 따라서, 게이트 전극(GE1) 내에 보이드(void) 또는 씸(seam)과 같은 결함이 잘 생기지 않는다. 보이드 또는 씸에 의해서 발생되는 전기적 특성 및 신뢰성 하락을 방지할 수 있다.
이하에서 도 4 내지 도 9를 참고하여, 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명한다. 도 4 내지 도 9는 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간단계 도면들이다.
우선, 도 4를 참조하면, 기판(1010) 상에 희생막들(SL) 및 절연막들(ILD)을 번갈아 증착하여 절연막 구조체(1110)가 형성될 수 있다. 절연막 구조체(1110)에서, 희생막들(SL)은 절연막들(ILD)에 대해 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 일 예로, 희생막들(SL) 및 절연막들(ILD)은 절연 물질로 형성되되, 서로 식각 선택성을 가질 수 있다. 희생막들(SL) 및 절연막들(ILD)은 실리콘막, 실리콘 산화막, 실리콘 카바이드, 실리콘 저마늄, 실리콘 산질화막, 또는 실리콘 질화막 중에서 선택될 수 있다. 일 예로, 희생막들(SL)은 실리콘 질화막으로 형성될 수 있으며, 절연막들(ILD)은 실리콘 산화막으로 형성될 수 있다. 절연막 구조체(1110)를 형성하기 전에, 기판의 상면에 열 산화막으로 이루어진 버퍼 절연막(1101)이 형성될 수 있다.
이어서, 절연막 구조체(1110)를 관통하고 기판(1010)과 연결되는 수직 구조체들(VS)이 형성될 수 있다. 절연막 구조체(1110) 및 버퍼 절연막(1101)을 관통하여 기판(1010)을 노출시키는 수직 홀들을 형성하고, 각각의 수직 홀들 내에 하부 반도체 패턴(LSP), 상부 반도체 패턴(USP), 및 데이터 저장 패턴(DS)을 형성하여, 수직 구조체들(VS)을 만들 수 있다.
구체적으로, 하부 반도체 패턴(LSP)은, 수직 홀들에 노출된 기판(1010)을 씨드층(seed layer)으로 사용하는 선택적 에피택시얼 성장(Selective Epitaxial Growth; SEG) 공정을 수행하여 형성된 에피택시얼 패턴일 수 있다. 하부 반도체 패턴(LSP)은 수직 홀들의 하부 부분들을 채우는 필라(pillar) 형태로 형성될 수 있다. 다른 예로, 하부 반도체 패턴(LSP)을 형성하는 것은 생략될 수도 있다.
상부 반도체 패턴(USP)은 하부 반도체 패턴(LSP)이 형성된 수직 홀들 내에 형성될 수 있다. 상부 반도체 패턴(USP)은 수직 홀들 내에 반도체층을 균일한 두께로 증착하여 형성될 수 있다. 여기서, 반도체층은 수직 홀들을 완전히 매립하지 않는 두께를 가지고 컨포말하게 형성될 수 있다. 이에 따라, 상부 반도체 패턴들(USP)은 수직 홀들 내에 빈 공간(또는 갭 영역)을 정의할 수 있으며, 빈 공간은 매립 절연 패턴(VI) 또는 에어(air)로 채워질 수 있다. 나아가, 상부 반도체 패턴(USP)의 상단에 비트라인 도전 패드(BCP)가 형성될 수 있다. 비트라인 도전 패드(BCP)는 불순물이 도핑된 불순물 영역이거나, 도전 물질로 이루어질 수 있다.
도 5를 참조하면, 수직 구조체들(VS)의 상면들을 덮는 제1 층간 절연막(1050)이 형성될 수 있다. 제1 층간 절연막(1050)을 형성한 후, 제1 층간 절연막(1050) 및 절연막 구조체(1110)를 관통하여 기판(1010)을 노출시키는 트렌치들(T)이 형성될 수 있다. 트렌치들(T)은 수직 구조체들(VS)로부터 이격되어, 희생막들(SL) 및 절연막들(ILD)의 측벽들을 노출시키도록 형성될 수 있다. 트렌치들(T)은 절연막 구조체(1110)에 대한 이방성 식각 공정을 수행하여 형성될 수 있으며, 이방성 식각 공정 동안 절연막들(ILD) 및 희생막들(SL)은 낮은 식각 선택비를 가질 수 있다.
트렌치들(T)을 형성함에 따라 기판(1010) 상에 복수 개의 몰드 구조체들(1110m)이 형성될 수 있다. 몰드 구조체들(1110m) 사이에서 기판(1010)의 일부가 트렌치(T)에 의해 노출될 수 있으며, 다수의 수직 구조체들(VS)은 각각의 몰드 구조체들(1110m)을 관통할 수 있다.
도 6을 참조하면, 트렌치들(T)에 노출된 희생막들(SL)을 제거하여, 절연막들(ILD) 사이에 게이트 형성 영역들(GR)이 형성될 수 있다. 게이트 형성 영역들(GR)은 절연막들(ILD), 수직 구조체들(VS) 및 기판(1010)에 대해 식각 선택성을 갖는 식각 레서피를 사용하여 희생막들(SL)을 등방적으로 식각하여 형성될 수 있다. 여기서, 희생막들(SL)은 등방성 식각 공정에 의해 완전히 제거될 수 있다.
이하에서, 희생막들(SL)의 제거 공정에 대해서 구체적으로 설명한다. 희생막들(SL)이 질화막(예를 들어, 실리콘 질화막)이고, 절연막들(ILD)이 산화막(예를 들어, 실리콘 산화막)인 경우로 설명한다.
희생막들(SL)의 제거 공정은, 다수회(예를 들어, 2회)의 서로 다른 플라즈마 공정에 의해 진행될 수 있다.
구체적으로, 제1 플라즈마 공정에 의해, 도 7에 도시된 것과 같이, 트렌치에 의해 노출된 희생막들(SL)(질화막)의 일부를 제거하면서 트렌치(T)에 의해 노출된 절연막들(ILD1, ILD2)(산화막)을 모따기한다. 즉, 절연막들(ILD1, ILD2)의 두께가 수직 구조체들(VS)과 접하는 내측 부분에 비해 트렌치(T)에 접하는 외측 부분에서 감소될 수 있다(W2>W1).
이어서, 제2 플라즈마 공정에 의해, 도 8에 도시된 것과 같이, 제1 플라즈마 공정 후에 남겨진 희생막들(SL)(질화막)을 제거한다. 그 결과 게이트 형성 영역(GR)이 형성된다. 즉, 게이트 형성 영역(GR)의 폭이 수직 구조체들(VS)과 접하는 내측 부분에 비해 트렌치(T)에 접하는 외측 부분에서 클 수 있다(D1>D2).
제1 플라즈마 공정과 제2 플라즈마 공정에서, 산화막(즉, 절연막들(ILD1, ILD2)에 대한 질화막(즉, 희생막들(SL))의 선택비를 다르게 제어할 수 있다. 선택비가 높을수록, 산화막의 식각량에 비해 질화막의 식각량이 높음을 의미한다.
제1 플라즈마 공정에서 산화막에 대한 질화막의 선택비는 제1 선택비이고, 제2 플라즈마 공정에서 산화막에 대한 질화막의 선택비는, 제1 선택비보다 큰 제2 선택비일 수 있다. 즉, 제1 플라즈마 공정은 선택비가 낮기 때문에 질화막과 함께 산화막이 같이 제거되기 때문에, 산화막의 모서리가 둥글게 될 수 있다(즉, 모따기될 수 있다.). 반면, 제2 플라즈마 공정은 선택비가 높기 때문에, 질화막 위주로 제거된다.
이러한 제1 플라즈마 공정에서는 HF 소오스(source)가 필요하기 때문에, 제1 플라즈마 공정에서는 불소 함유 라디칼(F*)이 이용된다. 제1 플라즈마를 생성하기 위한 가스로는 NF3 가스(추가적으로, H2 가스)가 사용될 수 있다.
또한, 이러한 제2 플라즈마 공정에서는 NO 소오스가 필요하기 때문에, 제2 플라즈마 공정에서는 질소 함유 라디칼(N*) 및 산소 함유 라디칼(O*)을 이용된다. 제2 플라즈마를 생성하기 위한 가스로는 N2, O2 가스가 사용될 수 있다.
한편, 제1 플라즈마 공정과 제2 플라즈마 공정은 인시츄(in-situ)로 진행될 수 있다. 즉, 제1 플라즈마 공정과 제2 플라즈마 공정은 하나의 챔버에서 연속적으로 진행될 수 있다.
도 9를 참고하여, 제1 플라즈마 공정 및 제2 플라즈마 공정을 수행할 수 있는 기판 처리 장치를 구체적으로 설명한다.
이어서, 도 9를 참조하면, 게이트 형성 영역들(GR) 내에 수평 절연막(미도시) 및 게이트 도전막(1150)이 차례로 형성될 수 있다. 수평 절연막은 게이트 형성 영역들(GR)이 형성된 몰드 구조체(1110m)의 표면 상에 실질적으로 균일한 두께로 형성될 수 있다. 게이트 도전막(1150)은 트렌치들(T)을 부분적으로 채우거나, 트렌치들(T)을 완전히 채울 수 있다.
게이트 도전막(1150)은 트렌치들(T)로부터 게이트 형성 영역들(GR)로 증착 가스를 공급하여 증착될 수 있다. 트렌치들(T)과 가까울수록 절연막들(ILD) 간의 간격이 증가하므로(즉, 도 8의 D2<D1 참고), 게이트 도전막(1150)으로 게이트 형성 영역들(GR)을 채우는 동안 보이드(void) 및 씸(seam) 생성은 억제될 수 있다.
일 예로, 게이트 도전막(1150)을 형성하는 것은, 배리어 금속막 및 금속막을 차례로 증착하는 것을 포함할 수 있다. 배리어 금속막은 예를 들어, TiN, TaN 또는 WN와 같은 금속 질화막으로 이루어질 수 있다. 그리고, 금속막은 예를 들어, W, Al, Ti, Ta, Co 또는 Cu와 같은 금속 물질들로 이루어질 수 있다. 일 예로, 게이트 도전막(1150)은 텅스텐 헥사플루오라이드(WF6)와 실란(SiH4) 또는 수소(H2) 가스를 사용한 화학 기상 증착(CVD) 방법을 이용하여 형성될 수 있다.
다시 도 2를 참고하면, 서로 연결되어 있는 게이트 도전막(1150)을 분리하여, 셀별로 분리된 게이트 전극들(GE)을 생성한다.
도 10은 본 발명의 몇몇 실시예에 따른 기판 처리 장치를 설명하기 위한 개념도이다. 도 10은 도 7의 제1 플라즈마 공정 및/또는 도 8의 제2 플라즈마 공정을 수행하기 위한 기판 처리 장치일 수 있다.
도 10을 참고하면, 본 발명의 몇몇 실시예에 따른 기판 처리 장치(10)는 공정 챔버(100), 지지 모듈(200), 전극 모듈(300), 가스 공급 모듈(500), 제어 모듈(600) 등을 포함한다.
공정 챔버(100)는 내부에 기판(W)이 처리되는 처리 공간(101)을 제공한다. 공정 챔버(100)는 원형의 통 형상일 수 있다. 공정 챔버(100)는 금속 재질로 제공된다. 예컨대, 공정 챔버(100)는 알루미늄 재질로 제공될 수 있다. 공정 챔버(100)의 일측벽에는 개구(130)가 형성된다. 개구(130)는 기판(W)이 반출입 가능한 출입구로 사용된다. 출입구는 도어에 의해 개폐 가능하다. 공정 챔버(100)의 바닥면에는 배기 포트(미도시)가 설치된다. 배기 포트는 처리 공간(101)에 발생된 부산물이 공정 챔버(100)의 외부로 배출되는 배출구(150)로 기능한다. 펌프에 의해서 배기 동작이 이루어진다.
지지 모듈(200)은 처리 공간(102) 내에 설치되고, 기판(W)을 지지한다. 지지 모듈(200)은 정전기력을 이용하여 기판(W)을 지지하는 정전척일 수 있으나, 이에 한정되지 않는다. 정전척은, 상면에 기판(W)이 놓여지는 유전판, 유전판 내에 설치되고 기판(W)이 유전판에 흡착되도록 정전기력을 제공하는 전극, 유전판 내에 설치되어 기판(W)의 온도제어를 위해 기판(W)을 가열하는 히터 등을 포함할 수 있다.
전극 모듈(300)은 전극(또는 상부 전극)(330), 이온 블록커(340), 샤워 헤드(350) 등을 포함하고, 용량 결합형 플라즈마 소오스 역할을 한다. 가스 공급 모듈(500)은 제1 가스 공급 모듈(510), 제2 가스 공급 모듈(520) 및 제3 가스 공급 모듈(530)을 포함한다. 제어 모듈(600)은 가스 공급 모듈(510, 520, 530)의 가스 공급을 제어한다.
전극(330)과 이온 블록커(340) 사이에는 제1 공간(301)이 배치되고, 이온 블록커(340)와 샤워 헤드(350) 사이에는 제2 공간(302)이 배치된다. 샤워 헤드(350)의 아래에는 처리 공간(101)이 위치한다.
전극(330)은 고주파 전원(311)이 연결되고, 이온 블록커(340)는 정전압(예를 들어, 접지 전압)과 연결될 수 있다. 전극(330)에는 다수의 제1 공급홀을 포함한다. 제1 가스 공급 모듈(510)은 전극(330)(즉, 전극(330)의 제1 공급홀)을 통해서 제1 가스(G1)를 제1 공간(301)으로 제공한다. 전극(330)과 이온 블록커(340) 사이에서 발생된 전자기장은 제1 가스(G1)를 플라즈마 상태로 여기시킨다. 플라즈마 상태로 여기된 제1 가스(즉, 플라즈마 유출물)는 라디칼, 이온 및/또는 전자를 포함한다.
이온 블록커(340)는 도전성 물질로 형성되고, 예를 들어, 원판과 같은 판 형상일 수 있다. 이온 블록커(340)는 정전압이 연결될 수 있다. 이온 블록커(340)는 상하 방향으로 형성된 다수의 제1 관통홀을 포함한다. 플라즈마 유출물 중에서 라디칼 또는 대전되지 않은 중성 종(uncharged neutral species)은 이온 블록커(340)의 제1 관통홀을 통과할 수 있다. 반면, 대전된 종(즉, 이온)은 이온 블록커(340)의 제1 관통홀을 통과하기 어렵다.
샤워 헤드(350)는 도전성 물질로 형성되고, 예를 들어, 원판과 같은 판 형상일 수 있다. 샤워 헤드(350)는 정전압이 연결될 수 있다. 샤워 헤드(350)는 상하 방향으로 형성된 다수의 제2 관통홀을 포함한다. 이온 블록커(340)를 통과한 플라즈마 유출물은 제2 공간(302) 및 샤워 헤드(350)의 제2 관통홀을 거쳐서 처리 공간(101)으로 제공된다.
또한, 이온 블록커(340) 및/또는 샤워 헤드(350)에는 별도의 공정 가스(즉, 제2 가스(G2), 제3 가스(G3))가 제공되고, 공정 가스는 플라즈마 유출물과 반응/혼합하여 에천트를 형성하게 된다.
공정 가스가 이온 블록커(340)를 통해서 제공되면, 공정 가스는 제2 공간(302) 및 샤워 헤드(350)를 통해서 처리 공간(101)에 제공된다. 또는, 도 10에 도시된 것과 같이, 공정 가스가 샤워 헤드(350)를 통해서 처리 공간(101)에 제공될 수 있다.
전술한 제1 플라즈마 공정을 수행할 때에는, HF 소오스가 필요하기 때문에, 전극(330)을 통해 제1 공간(301)에 제공되는 제1 가스(G1)는 불소 함유 가스(예를 들어, NF3 가스)일 수 있다. 제1 가스(G1)로서 NF3 가스 이외에 추가적으로 H2 가스가 포함될 수 있다. 또한, 제2 가스(G2)는 NH3 가스일 수 있다.
또한, 제3 가스(G3)로서, 질소 함유 가스(예를 들어, N2 가스)가 추가될 수 있다. 질소 가스(N2)는 식각의 균일도(uniformity)를 조절하는 역할을 한다. 질소 가스의 유량을 높이면, 식각율은 낮아지면서 균일도는 상승하게 된다. 반대로, 질소 가스의 유량을 낮추면, 식각율은 높아지면서 균일도는 낮아지게 된다. 질소 가스의 유량을 암모니아 가스의 유량과 독립적으로 제어함으로써, 균일도를 정밀하게 제어할 수 있다.
또한, 제2 플라즈마 공정에서는 NO 소오스가 필요하기 때문에, 전극(330)을 통해 제1 공간(301)에 제공되는 제1 가스(G1)는 N2, O2 가스일 수 있다. 제2 가스(G2)는 O2 가스일 수 있다. 제2 플라즈마 공정에서도, 식각 균일도를 조절할 수 있는 가스가, 제3 가스(G3)로 사용될 수 있다.
이어서, 제1 플라즈마 공정 및 제2 플라즈마 공정을 구체적으로 설명한다.
제1 공간(301)에 불소 함유 가스(즉, NF3)가 제공되어 제1 플라즈마가 생성된다. 처리 공간(101)에는 질소 및 수소 함유 가스(즉, NH3)가 제공된다.
제1 플라즈마는 이온 블록커(340) 및 샤워 헤드(350)를 거쳐서 처리 공간(101)에 제공된다. 즉, 제1 플라즈마는 이온 블록커(340)에 의해 필터링되고 샤워 헤드(350)를 통해서 처리 공간(101)에 제공되고, 질소 및 수소 함유 가스(즉, NH3)와 혼합되어 제1 에천트를 생성한다. 제1 에천트에 의해서, 노출된 다수의 산화막(도 7의 ILD1, ILD2 참고)이 모따기되고 트렌치(T)에 의해 노출된 다수의 질화막(도 7의 SL 참고)의 일부도 제거된다.
제1 플라즈마 환경을 배기하고, 제2 플라즈마 공정이 인시츄로 진행될 수 있다. 제1 플라즈마 공정이 진행된 챔버와 동일한 챔버에서 제2 플라즈마 공정이 진행될 수 있다.
제1 공간(301)에 질소 함유 가스(즉, N2) 및 제1 산소 함유 가스(즉, O2)가 제공되어 제2 플라즈마가 생성된다. 처리 공간(101)에는 제2 산소 함유 가스(즉, O2)가 제공될 수 있다.
제2 플라즈마는 이온 블록커(340)에 의해 필터링되고 샤워 헤드(350)를 통해서 처리 공간(101)에 제공되고, 제2 산소 함유 가스(즉, O2)와 혼합되어 제2 에천트를 생성한다. 제2 에천트에 의해서, 질화막의 나머지 부분을 제거된다(도 8 참고).
제1 플라즈마 공정 및 제2 플라즈마 공정이 진행되는 동안에, 처리 공간(101)의 온도는 10~100
Figure 112020096407721-pat00001
이고, 압력은 650 내지 850 mTorr일 수 있다. 제1 플라즈마 공정에서 플라즈마를 생성하기 위한 NF3 가스, H2 가스는 각각 10~40sccm으로, 0~20sccm 으로 제공될 수 있다. 제2 플라즈마 공정에서 플라즈마를 생성하기 위한 N2 가스, O2 가스는 각각 100~1000sccm 으로, 100~2000sccm으로 제공될 수 있다.
도 11은 도 10의 기판 처리 장치의 이온 블록커와 샤워 헤드의 다른 예이다. 도 12는 도 10의 기판 처리 장치의 이온 블록커와 샤워 헤드의 또 다른 예이다.
제2 가스(G2) 및 제3 가스(G3)가 이온 블록커(340) 및 샤워 헤드(350)의 일부 영역에서만 제공될 수도 있다.
구체적으로, 도 11을 참고하면, 이온 블록커(340)는 제1 필터영역(341S)과, 제1 필터영역(341S)의 외측에 배치된 제2 필터영역(341E)을 포함한다. 제1 필터영역(341S)은 이온 블록커(340)의 중심 영역에 배치되고, 제2 필터영역(341E)은 이온 블록커(340)의 에지 영역에 배치된 것일 수 있다.
샤워 헤드(350)는 제1 샤워영역(351S)과, 제1 샤워영역(351S)의 외측에 배치된 제2 샤워영역(351E)을 포함한다. 제1 샤워영역(351S)은 샤워 헤드(350)의 중심 영역에 배치되고, 제2 샤워영역(351E)은 샤워 헤드(350)의 에지 영역에 배치된 것일 수 있다.
특히, 이온 블록커(340)의 제1 필터영역(341S)에는 공급홀(3411a, 3412a)이 형성되어 있고, 제2 필터영역(341E)에는 공급홀이 형성되지 않을 수 있다. 반면, 샤워 헤드(350)의 제1 샤워영역(351S)에는 공급홀이 형성되지 않고, 제2 샤워영역(351E)에는 공급홀(3511b, 3512b)이 형성되어 있다. 샤워 헤드(350)의 전면에는 관통홀(3513)이 형성되어 있다.
이러한 구조에서, 제2 가스(G2)와 제3 가스(G3)는, 제1 필터영역(341S) 및 제2 샤워영역(351E)을 통해서 공급될 수 있다. 제2 가스(G2)는 제1 필터영역(341S)의 공급홀(3411a)을 통해서, 제2 샤워영역(351E)의 공급홀(3511b)를 통해서 공급된다. 제3 가스(G3)는 제1 필터영역(341S)의 공급홀(3412a)을 통해서, 제2 샤워영역(351E)의 제3 공급홀(3512b)를 통해서 공급된다. 제1 필터영역(341S)을 통해 공급된 제2 가스(G2) 및 제3 가스(G3)는, 관통홀(3513)을 통해서 처리 공간(101)으로 제공된다.
한편, 제1 필터영역(341S)을 통해 공급되는 제3 가스(G3)의 유량과, 제2 샤워영역(351E)을 통해 공급되는 제3 가스(G3)의 유량은 다르게 제어될 수 있다.
제1 필터영역(341S)을 통해 공급되는 제3 가스(G3)의 유량을, 제2 샤워영역(351E)을 통해 공급되는 제3 가스(G3)의 유량보다 크게하면, 제1 필터영역(341S)에 대응되는 기판(W)의 중심영역 상에 제3 가스(G3)가 많아지게 된다. 따라서, 기판(W)의 중심영역에서의 식각속도는 떨어지면서 균일도는 높아진다.
반면, 제2 샤워영역(351E)을 통해 공급되는 제3 가스(G3)의 유량을, 제1 필터영역(341S)을 통해 공급되는 제3 가스(G3)의 유량보다 크게하면, 제2 샤워영역(351E)에 대응되는 기판(W)의 에지영역 상에 제3 가스(G3)가 많아지게 된다. 따라서, 기판(W)의 에지영역에서의 식각속도는 떨어지면서 균일도는 높아진다.
도 12를 참고하면, 도 11과 유사한 구조에서, 제2 가스(G2)는 제1 필터영역(341S)에서만 공급되고, 제3 가스(G3)는 제1 필터영역(341S) 및 제2 샤워영역(351E)을 통해서 공급될 수 있다.
제2 가스(G2)는 제1 필터영역(341S)의 공급홀(3411a)을 통해서 공급된다. 제3 가스(G3)는 제1 필터영역(341S)의 공급홀(3412a)을 통해서, 제2 샤워영역(351E)의 제3 공급홀(3512b)를 통해서 공급된다. 제1 필터 영역(341S)을 통해 공급된 제2 가스(G2)는, 관통홀(3513)을 통해서 처리 공간(101)으로 제공된다. 이러한 경우, 기판(W)의 에지영역 상에는 제2 가스(G2)보다 제3 가스(G3)가 상대적으로 많아지게 된다. 따라서, 기판(W)의 에지영역에서의 식각속도는 떨어지면서 균일도는 높아진다.
한편, 별도의 도면으로 설명하지 않았으나, 제2 가스(G2)는 제1 필터영역(341S) 및 제2 샤워영역(351E)에서 공급되고, 제3 가스(G3)는 제1 필터영역(341S)을 통해서 공급될 수 있다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판 처리 장치 100: 공정 챔버
101: 처리 공간 200: 지지 모듈
300: 전극 모듈 301: 제1 공간
302: 제2 공간 330: 전극
330S: 제1 전극영역 330E: 제2 전극영역
340: 이온 블록커 350: 샤워헤드
500: 가스 공급 모듈 510: 제1 가스 공급 모듈
520: 제2 가스 공급 모듈 530: 제3 가스 공급 모듈
600: 제어 모듈
ST: 전극 구조체 GE: 게이트 전극
ILD, ILD1, ILD2: 절연막 VS: 수직 구조체
T: 트렌치 GR: 게이트 형성 영역

Claims (16)

  1. 제1 산화막, 질화막 및 제2 산화막이 순차적으로 적층되고, 상기 제1 산화막, 상기 질화막 및 상기 제2 산화막을 관통하는 트렌치가 형성된 기판을 제공하고,
    제1 플라즈마 공정을 이용하여, 상기 트렌치에 의해 노출된 상기 질화막의 일부를 제거하면서 상기 트렌치에 의해 노출된 상기 산화막을 모따기하고,
    제2 플라즈마 공정을 이용하여, 상기 제1 플라즈마 공정 후에 남겨진 질화막을 제거하는 것을 포함하는, 반도체 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 제1 플라즈마 공정은 불소 함유 라디칼을 이용하는, 반도체 장치의 제조 방법.
  3. 제 1항에 있어서,
    상기 제2 플라즈마 공정은 질소 함유 라디칼 및 산소 함유 라디칼을 이용하는, 반도체 장치의 제조 방법.
  4. 제 1항에 있어서,
    상기 제1 플라즈마 공정에서 상기 산화막에 대한 상기 질화막의 선택비는, 제1 선택비이고,
    상기 제2 플라즈마 공정에서 상기 산화막에 대한 상기 질화막의 선택비는, 상기 제1 선택비보다 큰 제2 선택비인, 반도체 장치의 제조 방법.
  5. 제 1항에 있어서,
    상기 질화막이 제거된 공간에, 금속을 채우는 것을 더 포함하는, 반도체 장치의 제조 방법.
  6. 제 1항에 있어서,
    상기 제1 플라즈마 공정과 상기 제2 플라즈마 공정은 인시츄(in-situ)로 진행되는, 반도체 장치의 제조 방법.
  7. 다수의 산화막과 다수의 질화막이 교대로 적층된 절연막 구조체와, 상기 절연막 구조체를 관통하며 데이터를 저장하기 위한 전하 저장막을 포함하는 수직 구조체와, 상기 절연막 구조체를 관통하는 트렌치가 형성된 기판을 제공하고,
    제1 플라즈마 공정을 이용하여, 상기 트렌치에 의해 노출된 상기 다수의 질화막의 일부를 제거하면서 상기 트렌치에 의해 노출된 상기 다수의 산화막을 모따기하고,
    제2 플라즈마 공정을 이용하여, 상기 제1 플라즈마 공정 후에 남겨진 다수의 질화막을 제거하여 상기 수직 구조체의 일부를 노출하는 게이트 형성 영역을 형성하고,
    상기 게이트 형성 영역 내에, 상기 수직 구조체와 전기적으로 연결되도록 금속을 채우는 것을 포함하는, 반도체 장치의 제조 방법.
  8. 제 7항에 있어서,
    상기 제1 플라즈마 공정은 불소 함유 라디칼을 이용하는, 반도체 장치의 제조 방법.
  9. 제 7항에 있어서,
    상기 제2 플라즈마 공정은 질소 함유 라디칼 및 산소 함유 라디칼을 이용하는, 반도체 장치의 제조 방법.
  10. 제 7항에 있어서,
    상기 제1 플라즈마 공정에서 상기 산화막에 대한 상기 질화막의 선택비는, 제1 선택비이고,
    상기 제2 플라즈마 공정에서 상기 산화막에 대한 상기 질화막의 선택비는, 상기 제1 선택비보다 큰 제2 선택비인, 반도체 장치의 제조 방법.
  11. 기판이 처리되는 처리 공간을 제공하는 공정 챔버;
    상기 처리 공간 내에 설치된 지지 모듈;
    상기 처리 공간의 상부에 배치되고, 전극, 이온 블록커 및 샤워 헤드를 포함하는 전극 모듈로서, 상기 전극과 상기 이온 블록커 사이에는 제1 공간이 배치되고, 상기 이온 블록커와 상기 샤워 헤드 사이에는 제2 공간이 배치되는 전극 모듈;
    상기 제1 공간에 불소 함유 가스를 제공하는 제1 가스 공급 모듈; 및
    상기 전극 모듈 및 상기 제1 가스 공급 모듈을 제어하는 제어 모듈을 포함하되,
    상기 지지 모듈 상에는, 제1 산화막, 질화막 및 제2 산화막이 순차적으로 적층되고, 상기 제1 산화막, 상기 질화막 및 상기 제2 산화막을 관통하는 트렌치가 형성되어 있는 기판이 위치하고,
    상기 제어 모듈은 상기 제1 가스 공급 모듈을 제어하여, 상기 제1 공간에 불소 함유 가스를 제공하고, 상기 제어 모듈은 상기 전극 모듈을 제어하여 상기 제1 공간 내에 제1 플라즈마를 생성하고,
    생성된 상기 제1 플라즈마는 상기 이온 블록커 및 상기 샤워 헤드를 거쳐서 상기 처리 공간에 제공되어, 노출된 상기 다수의 산화막을 모따기하면서 상기 트렌치에 의해 노출된 상기 질화막의 일부가 제거되는, 기판 처리 장치.
  12. 제 11항에 있어서,
    상기 기판 처리 장치는 상기 처리 공간에 질소 및 수소 함유 가스를 제공하는 제2 가스 공급 모듈을 더 포함하고,
    상기 제어 모듈은 상기 제2 가스 공급 모듈을 제어하여, 상기 처리 공간에 질소 및 수소 함유 가스를 제공하고, 상기 제1 플라즈마는 상기 이온 블록커에 의해 필터링되고 상기 샤워 헤드를 통해서 처리 공간에 제공되어, 상기 처리 공간 내에서 상기 질소 및 수소 함유 가스와 혼합되어 제1 에천트가 생성되고, 상기 제1 에천트에 의해서, 상기 노출된 상기 다수의 산화막이 모따기되면서 상기 트렌치에 의해 노출된 상기 질화막의 일부가 제거되는, 기판 처리 장치.
  13. 제 12항에 있어서,
    상기 질소 및 수소 함유 가스는 상기 이온 블록커 또는 상기 샤워 헤드를 통해서 제공되는, 기판 처리 장치.
  14. 제 11항에 있어서, 상기 기판 처리 장치는 상기 제1 공간에 질소 함유 가스 및 제1 산소 함유 가스가 제공하는 제3 가스 공급 모듈을 더 포함하고,
    상기 다수의 산화막을 모따기한 후에,
    상기 제어 모듈은 상기 제3 가스 공급 모듈을 제어하여, 상기 제1 공간에 질소 함유 가스 및 제1 산소 함유 가스를 제공함으로써, 상기 제1 공간 내에 제2 플라즈마가 생성되도록 하는, 기판 처리 장치.
  15. 제 14항에 있어서,
    상기 기판 처리 장치는 상기 처리 공간에 제2 산소 함유 가스를 제공하는 제4 가스 공급 모듈을 더 포함하고,
    상기 제어 모듈은 상기 제4 가스 공급 모듈을 제어하여, 상기 처리 공간에 제2 산소 함유 가스가 제공하고, 상기 제2 플라즈마는 상기 이온 블록커에 의해 필터링되고 상기 샤워 헤드를 통해서 처리 공간에 제공되며, 상기 처리 공간 내에서 상기 제2 산소 함유 가스와 혼합되어 제2 에천트가 생성되고, 상기 제2 에천트에 의해서, 상기 질화막의 나머지 부분이 제거되는, 기판 처리 장치.
  16. 제 11항에 있어서,
    상기 처리 공간의 온도는 10~100℃ 이고, 압력은 650 내지 850 mTorr인, 기판 처리 장치.
KR1020200116548A 2020-09-11 2020-09-11 반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치 KR102600342B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200116548A KR102600342B1 (ko) 2020-09-11 2020-09-11 반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치
US17/393,601 US20220084829A1 (en) 2020-09-11 2021-08-04 Method for fabricating semiconductor device and apparatus for processing substrate using plasma
CN202111047348.2A CN114171380A (zh) 2020-09-11 2021-09-07 半导体装置的制造方法及利用等离子体的基板处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200116548A KR102600342B1 (ko) 2020-09-11 2020-09-11 반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20220034946A KR20220034946A (ko) 2022-03-21
KR102600342B1 true KR102600342B1 (ko) 2023-11-09

Family

ID=80476636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200116548A KR102600342B1 (ko) 2020-09-11 2020-09-11 반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치

Country Status (3)

Country Link
US (1) US20220084829A1 (ko)
KR (1) KR102600342B1 (ko)
CN (1) CN114171380A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100078776A (ko) * 2008-12-30 2010-07-08 주식회사 하이닉스반도체 수직셀구조의 전하트랩형 비휘발성메모리장치 제조 방법
US20170018563A1 (en) * 2015-07-13 2017-01-19 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US10032935B2 (en) * 2016-03-16 2018-07-24 Toshiba Memory Corporation Semiconductor memory device with charge-diffusion-less transistors
KR102614728B1 (ko) * 2018-04-04 2023-12-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR20200113124A (ko) * 2019-03-22 2020-10-06 삼성전자주식회사 3차원 반도체 메모리 소자

Also Published As

Publication number Publication date
US20220084829A1 (en) 2022-03-17
CN114171380A (zh) 2022-03-11
KR20220034946A (ko) 2022-03-21

Similar Documents

Publication Publication Date Title
US10790358B2 (en) Three-dimensional semiconductor memory devices
CN110010613B (zh) 三维半导体存储器件及其制造方法
KR100876976B1 (ko) 반도체 소자의 배선 및 이의 형성 방법
WO2019172972A1 (en) Concurrent formation of memory openings and contact openings for a three-dimensional memory device
US11600638B2 (en) Three-dimensional semiconductor memory devices and methods of fabricating the same
US10861676B2 (en) Metal recess for semiconductor structures
US20080003775A1 (en) Manufacturing method for semiconductor device
US20110037109A1 (en) Semiconductor devices including lower and upper device isolation patterns
US8367493B1 (en) Void free interlayer dielectric
KR102600342B1 (ko) 반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치
CN111211048A (zh) 3d存储器件及粘附膜的原子层沉积方法
US7307027B1 (en) Void free interlayer dielectric
US7704878B2 (en) Contact spacer formation using atomic layer deposition
CN112442679B (zh) 气体供应器和包括该气体供应器的层沉积设备
US20230223248A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant
US20230223267A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant
US11377733B2 (en) Fluorine-free tungsten deposition process employing in-situ oxidation and apparatuses for effecting the same
US20230354609A1 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
US20230178425A1 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
US20230386830A1 (en) Highly conformal metal etch in high aspect ratio semiconductor features
US20220223470A1 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
US20220208776A1 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
WO2023136854A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant
US8647969B1 (en) Method for forming a semiconductor layer with improved gap filling properties
KR20200012128A (ko) 박막 증착 방법 및 박막 증착 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant