CN114171380A - 半导体装置的制造方法及利用等离子体的基板处理装置 - Google Patents

半导体装置的制造方法及利用等离子体的基板处理装置 Download PDF

Info

Publication number
CN114171380A
CN114171380A CN202111047348.2A CN202111047348A CN114171380A CN 114171380 A CN114171380 A CN 114171380A CN 202111047348 A CN202111047348 A CN 202111047348A CN 114171380 A CN114171380 A CN 114171380A
Authority
CN
China
Prior art keywords
film
plasma process
plasma
semiconductor device
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111047348.2A
Other languages
English (en)
Inventor
丘峻宅
李城吉
朴玩哉
严永堤
金东勳
李知桓
吴东燮
卢明燮
金杜里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of CN114171380A publication Critical patent/CN114171380A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32348—Dielectric barrier discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供电特性和可靠性提高的半导体装置的制造方法。所述半导体装置的制造方法包括：提供基板，所述基板上依次堆叠有第一氧化膜、氮化膜和第二氧化膜，并且形成有贯通所述第一氧化膜、所述氮化膜和所述第二氧化膜的沟槽；利用第一等离子体工艺去除由所述沟槽暴露的所述氮化膜的一部分的同时，对由所述沟槽暴露的所述氧化膜进行倒角；以及利用第二等离子体工艺去除在所述第一等离子体工艺之后留下的氮化膜。

Description

半导体装置的制造方法及利用等离子体的基板处理装置
技术领域
本发明涉及半导体装置的制造方法及利用等离子体的基板处理装置。
背景技术
为了满足消费者所要求的良好的性能和低廉的价格，半导体装置的集成度正在上升。因此，正在开发具有以三维(立体)方式排列的多个存储单元的三维半导体装置。相反，由于集成度高，所以当在特定空间中填充金属时，可能产生诸如空隙(void)或裂缝(seam)的缺陷。这种缺陷可能会降低半导体装置的电特性和可靠性。
发明内容
本发明要解决的技术问题为，提供电特性和可靠性提高的半导体装置的制造方法。
本发明要解决的另一技术问题为，提供用于实现上述半导体装置的制造方法的、利用等离子体的基板处理装置。
本发明的技术问题不限于以上提及的技术问题，本领域技术人员可以通过下面的描述清楚地理解未提及的其它技术问题。
用于解决上述技术问题的本发明的半导体装置的制造方法的一个方面包括以下步骤：提供基板，所述基板上依次堆叠有第一氧化膜、氮化膜和第二氧化膜，并且形成有贯通所述第一氧化膜、所述氮化膜和所述第二氧化膜的沟槽；利用第一等离子体工艺去除由所述沟槽暴露的所述氮化膜的一部分的同时，对由所述沟槽暴露的所述氧化膜进行倒角；以及利用第二等离子体工艺去除在所述第一等离子体工艺之后留下的氮化膜。
所述第一等离子体工艺可以利用含氟自由基。
所述第二等离子体工艺可以利用含氮自由基和含氧自由基。
在所述第一等离子体工艺中，所述氮化膜相对于所述氧化膜的选择比可以是第一选择比，且在所述第二等离子体工艺中，所述氮化膜相对于所述氧化膜的选择比可以是大于所述第一选择比的第二选择比。
所述方法还可以包括在去除所述氮化膜的空间中填充金属的步骤。
所述第一等离子体工艺和所述第二等离子体工艺可以原位进行。
用于解决上述技术问题的本发明的半导体装置的制造方法的另一方面包括以下步骤：提供基板，所述基板上形成有：多个氧化膜和多个氮化膜交替堆叠的绝缘膜结构体、贯通所述绝缘膜结构体并且包括用于存储数据的电荷存储膜的垂直结构体、以及贯通所述绝缘膜结构体的沟槽；利用第一等离子体工艺去除由所述沟槽暴露的所述多个氮化膜的一部分的同时，对由所述沟槽暴露的所述多个氧化膜进行倒角；利用第二等离子体工艺去除在所述第一等离子体工艺之后留下的多个氮化膜，以形成暴露所述垂直结构体的一部分的栅极形成区域；以及在所述栅极形成区域中填充金属以与所述垂直结构体电连接。
所述第一等离子体工艺可以利用含氟自由基。
所述第二等离子体工艺可以利用含氮自由基和含氧自由基。
在所述第一等离子体工艺中，所述氮化膜相对于所述氧化膜的选择比可以是第一选择比，且在所述第二等离子体工艺中，所述氮化膜相对于所述氧化膜的选择比可以是大于所述第一选择比的第二选择比。
用于解决上述另一技术问题的本发明的基板处理装置的一个方面包括：第一空间，布置在电极与离子阻挡器之间；第二空间，布置在所述离子阻挡器与喷头之间；处理空间，在所述喷头的下方，并且用于处理基板；以及支承模块，布置在所述处理空间中，并且支承基板，其中，在所述支承模块上放置基板，所述基板上依次堆叠有第一氧化膜、氮化膜和第二氧化膜，并且形成有贯通所述第一氧化膜、所述氮化膜和所述第二氧化膜的沟槽，向所述第一空间提供含氟气体以生成第一等离子体，且所述第一等离子体经由所述离子阻挡器和所述喷头被提供到所述处理空间，以对暴露的所述多个氧化膜进行倒角的同时，去除由所述沟槽暴露的所述多个氮化膜的一部分。
可以向所述处理空间提供含氮、氢气体，所述第一等离子体可以被所述离子阻挡器过滤并通过所述喷头被提供到处理空间，并且还可以包括与所述含氮、氢气体混合而生成第一蚀刻剂，且可以通过所述第一蚀刻剂对所述暴露的所述多个氧化膜进行倒角的同时，去除由所述沟槽暴露的所述多个氮化膜的一部分。
可以通过所述离子阻挡器或所述喷头提供所述含氮、氢气体。
所述基板处理装置还可以包括：在对所述多个氧化膜进行倒角之后，向所述第一空间提供含氮气体和第一含氧气体以生成第二等离子体，并且通过所述第二等离子体去除所述氮化膜的剩余部分。
可以向所述处理空间提供第二含氧气体，所述第二等离子体被所述离子阻挡器过滤并通过所述喷头被提供到处理空间，并且还可以包括与所述第二含氧气体混合而生成第二蚀刻剂，且通过所述第二蚀刻剂去除所述氮化膜的剩余部分。
所述处理空间的温度可以是10～100℃，并且压力可以是650～850mTorr。
其它实施例的具体事项包括在详细的说明及附图中。
附图说明
图1是用于说明本发明的一些实施例的半导体装置的框图。
图2是用于说明图1的半导体装置的存储块的一部分的视图。
图3是放大图2的A区域的视图。
图4至图9是用于说明本发明的一些实施例的半导体装置的制造方法的中间步骤的视图。
图10是用于说明根据本发明的一些实施例的基板处理装置的概念图。
图11是图10的基板处理装置的离子阻挡器和喷头的另一例子。
图12是图10的基板处理装置的离子阻挡器和喷头的又一例子。
具体实施方式
下面，将参照附图详细描述本发明的优选的实施例。本发明的优点和特征以及实现这些优点和特征的方法将通过参照下面与附图一起详细描述的实施例而变得清楚。然而，本发明并不限于以下所公开的实施例，而是能够以彼此不同的多种形态实现，本实施例只是为了使本发明的公开完整，并向本发明所属技术领域的普通技术人员完整地告知发明的范围而提供的，本发明仅由权利要求书的范围限定。在整个说明书中，相同的附图标记指代相同的构成要素。
元件或层被称为在另一个元件或层“上(on)”或“上方(on)”不仅包括其在另一个元件或层的正上方，而且还包括其它层或其它元件介于中间的情况。相反，元件被称为“直接”在另一个元件“上”或者在另一个元件的正上方表示没有其它元件或层介于中间的情况。
为了容易地描述如图所示的一个元件或构成要素与另一个元件或构成要素的相关关系，可以使用空间相对术语“下方(below)”、“下面(beneath)”、“下部(lower)”、“上方(above)”、“上部(upper)”等。应该理解的是，除了图中所示的方向之外，空间相对术语是还包括元件在使用或操作时的彼此不同的方向的术语。例如，当图中所示的元件被翻转时，被描述为在另一个元件的“下方(below)”或“下面(beneath)”的元件可以位于另一个元件的“上方(above)”。因此，示例性的术语“下方”可以包括下方和上方两种方向。元件也可以以另一个方向定向，由此空间相对术语可以根据定向进行解释。
虽然术语“第一”、“第二”等用于描述各种元件、构成要素和/或部分，但是这些元件、构成要素和/或部分显然不被这些术语所限制。这些术语仅用于区分一个元件、构成要素和/或部分与另一个元件、构成要素和/或部分。因此，以下提及的第一元件、第一构成要素或第一部分在本发明的技术思想之内显然也可以是第二元件、第二构成要素或第二部分。
本说明书中使用的术语是为了说明实施例，并不是为了限制本发明。在本说明书中，除非在句中特别提及，单数形式也包括复数形式。说明书中使用的“包括(comprises)”和/或“包含(comprising)”不排除除了所提及的构成要素、步骤、操作和/或元件之外存在或增加一个以上的其他构成要素、步骤、操作和/或元件。
如果没有其它定义，则在本说明书中使用的所有术语(包括技术和科学术语)可以以本发明所属领域的普通技术人员能够共同理解的含义所使用。此外，在通常使用的词典中定义的术语，除非明确地特别定义，否则不被理想地或过度地解释。
以下，参照附图详细说明本发明的实施例，在参照附图说明时，与附图标记无关地，相同或对应的构成要素被赋予相同的参照标号，并省略对其的重复说明。
图1是用于说明本发明的一些实施例的半导体装置的框图。图2是用于说明图1的半导体装置的存储块的一部分的视图。图3是放大图2的A区域的视图。在图1至图3中，半导体装置以垂直型NAND闪存装置为例，但不限于此。
首先参照图1，根据本发明的一些实施例的非易失性存储装置1的存储单元阵列可以包括多个存储块BLK1～BLKn(其中n是自然数)。
参照图2，多个电极结构体ST可以布置在基板1010上。电极结构体ST可以在第一方向D1上彼此平行地延伸。这里，第一方向D1和第二方向D2可以平行于基板1010的上表面。
基板1010可以是具有半导体特性的材料(例如，硅晶片)、绝缘材料(例如，玻璃)、被绝缘材料覆盖的半导体、或导体中的一种。例如，基板1010可以是硅晶片。缓冲绝缘膜1101可以介于电极结构体ST与基板1010之间，并且可以包括氧化硅膜。
电极结构体ST中的每一个可以包括沿着与第一方向D1和第二方向D2垂直的第三方向D3交替堆叠的多个栅电极GE和多个绝缘膜ILD。三维半导体存储装置可以是垂直型NAND闪存装置，并且各个电极结构体ST的栅电极GE可以用作NAND单元串的串选择晶体管、存储单元晶体管和接地选择晶体管的栅电极。
绝缘膜ILD的厚度可以根据半导体存储元件的特性而变化。例如，绝缘膜ILD可以包括氧化硅膜或低介电膜。
栅电极GE可以包括选自金属(例如，钨、铜、铝等)、掺杂的半导体(例如，掺杂的硅等)、导电金属氮化物(例如，氮化钛、氮化钽等)或过渡金属(例如，钛、钽等)中的至少一种。附图标记GEa意味着布置在垂直结构体VS的一侧的栅电极，且附图标记GEb意味着布置在垂直结构体VS的另一侧的栅电极。
多个垂直结构体VS可以在与基板1010的上表面垂直的第三方向D3上延伸，并且可以贯通各个电极结构体ST。在平面上，垂直结构体VS可以沿着第一方向D1和第二方向D2排列成Z字形。
垂直结构体VS中的每一个可以包括与基板1010连接的垂直半导体图案LSP、USP和介于垂直半导体图案LSP、USP与电极结构体ST之间的数据存储图案(即，电荷存储膜)DS。进一步地，垂直结构体VS中的每一个的上端可以设置有由导电材料形成的位线导电焊盘BCP。例如，位线导电焊盘BCP可以由掺杂有杂质的半导体材料形成。
垂直半导体图案LSP、USP可以包括诸如硅(Si)、锗(Ge)或它们的混合物的半导体材料。垂直半导体图案LSP、USP可以在垂直型NAND闪存装置中用作接地选择晶体管、串选择晶体管和存储单元晶体管的沟道。垂直半导体图案LSP、USP可以包括贯通电极结构体ST的下部分并与基板1010接触的下部半导体图案LSP和贯通电极结构体ST的上部分并与下部半导体图案LSP接触的上部半导体图案USP。下部半导体图案LSP可以是外延图案，并且可以具有柱的形态。上部半导体图案USP可以具有在内部限定空的空间的U字形态、下端封闭的管的形态或通心粉的形态，并且上部半导体图案USP的内部可以由填埋式绝缘图案填充。
数据存储图案(即，电荷存储膜)DS作为垂直型NAND闪存装置的数据存储膜，可以包括隧道绝缘膜TIL、电荷存储膜CIL和阻挡绝缘膜BLK(参见图3)。
这里参照图3，绝缘膜ILD1的接触沟槽T的部分可以具有第一宽度W1，且绝缘膜ILD1的接触垂直结构体VS的部分可以具有第二宽度W2。第一宽度W1小于第二宽度W2。
另一方面，在相邻堆叠的绝缘膜ILD1、ILD2之间的区域(即，栅极形成区域)中形成栅电极GE1。在布置在下面的绝缘膜ILD1与上面的绝缘膜ILD2之间的栅电极GE1中，接触沟槽T的部分可以具有第一厚度T1，且接触垂直结构体VS的部分可以具有第二厚度T2。第一厚度T1比第二厚度T2厚。
换言之，可以知道相邻堆叠的绝缘膜ILD1、ILD2之间的入口相对较宽(参照T1)。当用金属(例如，钨)填充相邻堆叠的绝缘膜ILD1、ILD2之间的区域(即，栅极形成区域)以形成栅电极GE1时，由于相邻堆叠的绝缘膜ILD1、ILD2之间的入口宽，所以金属可以容易地填充相邻堆叠的绝缘膜ILD1、ILD2之间的区域。因此，在栅电极GE1中不会轻易产生诸如空隙或裂缝的缺陷。可以防止由空隙或裂缝产生的电特性和可靠性下降。
以下，参照图4至图9来说明根据本发明的一些实施例的半导体装置的制造方法。图4至图9是用于说明本发明的一些实施例的半导体装置的制造方法的中间步骤的视图。
首先，参照图4，可以通过在基板1010上交替沉积牺牲膜SL和绝缘膜ILD来形成绝缘膜结构体1110。在绝缘膜结构体1110中，牺牲膜SL可以由相对于绝缘膜ILD具有蚀刻选择性的材料形成。例如，牺牲膜SL和绝缘膜ILD可以由绝缘材料形成，并且可以彼此具有蚀刻选择性。牺牲膜SL和绝缘膜ILD可以选自硅膜、氧化硅膜、碳化硅膜、硅锗膜、氮氧化硅膜或氮化硅膜。例如，牺牲膜SL可以由氮化硅膜形成，且绝缘膜ILD可以由氧化硅膜形成。在形成绝缘膜结构体1110之前，可以在基板的上表面形成由热氧化膜制成的缓冲绝缘膜1101。
接下来，可以形成贯通绝缘膜结构体1110并与基板1010连接的垂直结构体VS。可以通过形成贯通绝缘膜结构体1110和缓冲绝缘膜1101并暴露基板1010的垂直孔、并且在各个垂直孔中形成下部半导体图案LSP、上部半导体图案USP和数据存储图案DS来形成垂直结构体VS。
具体地，下部半导体图案LSP可以是通过执行将暴露在垂直孔中的基板1010用作籽晶层的选择性外延生长(Selective Epitaxial Growth；SEG)工艺而形成的外延图案。下部半导体图案LSP可以形成为填充垂直孔的下部分的柱的形态。作为另一例子，可以省略形成下部半导体图案LSP。
上部半导体图案USP可以形成在形成有下部半导体图案LSP的垂直孔中。可以通过在垂直孔中以均匀的厚度沉积半导体层来形成上部半导体图案USP。这里，半导体层可以以不完全填埋垂直孔的厚度共性地形成。因此，上部半导体图案USP可以限定垂直孔中的空的空间(或间隙区域)，并且空的空间可以由填埋式绝缘图案VI(参照图7和图8)或空气填充。进一步地，在上部半导体图案USP的上端可以形成位线导电焊盘BCP。位线导电焊盘BCP可以是掺杂有杂质的杂质区域，或由导电材料形成。
参照图5，可以形成覆盖垂直结构体VS的上表面的第一层间绝缘膜1050。在形成第一层间绝缘膜1050之后，可以形成贯通第一层间绝缘膜1050和绝缘膜结构体1110并暴露基板1010的沟槽T。沟槽T可以形成为与垂直结构体VS隔开，并暴露牺牲膜SL和绝缘膜ILD的侧壁。可以通过对绝缘膜结构体1110执行各向异性蚀刻工艺来形成沟槽T，且在各向异性蚀刻工艺期间，绝缘膜ILD和牺牲膜SL可以具有低蚀刻选择比。
通过形成沟槽T，可以在基板1010上形成多个模具结构体1110m。基板1010的一部分可以在模具结构体1110m之间被沟槽T暴露，并且多个垂直结构体VS可以贯通各个模具结构体1110m。
参照图6，通过去除由沟槽T暴露的牺牲膜SL，可以在绝缘膜ILD之间形成栅极形成区域GR。可以通过使用对绝缘膜ILD、垂直结构体VS和基板1010具有蚀刻选择性的蚀刻配方各向同性地蚀刻牺牲膜SL来形成栅极形成区域GR。这里，可以通过各向同性蚀刻工艺完全去除牺牲膜SL。
以下，具体说明去除牺牲膜SL的工艺。将以牺牲膜SL是氮化膜(例如，氮化硅膜)并且绝缘膜ILD是氧化膜(例如，氧化硅膜)的情况进行说明。
可以通过多次(例如，两次)的彼此不同的等离子体工艺来执行牺牲膜SL的去除工艺。
具体地，如图7所示，通过第一等离子体工艺，去除由沟槽暴露的牺牲膜SL(氮化膜)的一部分的同时，对由沟槽T暴露的绝缘膜ILD1、ILD2(氧化膜)进行倒角。即，绝缘膜ILD1、ILD2的与沟槽T接触的外侧部分的厚度可以小于与垂直结构体VS接触的内侧部分的厚度(W2>W1)。
接下来，如图8所示，通过第二等离子体工艺去除在第一等离子体工艺之后留下的牺牲膜SL(氮化膜)。其结果，形成栅极形成区域GR。即，栅极形成区域GR的与沟槽T接触的外侧部分的宽度可以大于与垂直结构体VS接触的内侧部分的宽度(D1>D2)。
在第一等离子体工艺和第二等离子体工艺中，可以不同地控制氮化膜(即，牺牲膜SL)相对于氧化膜(即，绝缘膜ILD1、ILD2)的选择比。选择比越高，意味着与氧化膜的蚀刻量相比，氮化膜的蚀刻量越大。
在第一等离子体工艺中，氮化膜相对于氧化膜的选择比可以是第一选择比，且在第二等离子体工艺中，氮化膜相对于氧化膜的选择比可以是大于第一选择比的第二选择比。即，由于第一等离子体工艺的选择比低，所以氧化膜与氮化膜一起被去除，因此氧化膜的边缘可以变圆(即，可以被倒角)。相反，由于第二等离子体工艺的选择比高，所以主要是氮化膜被去除。
由于这种第一等离子体工艺需要HF源，所以在第一等离子体工艺中利用含氟自由基(F*)。NF3气体(附加H2气体)可以用作生成第一等离子体的气体。
此外，由于这种第二等离子体工艺需要NO源，所以在第二等离子体工艺中利用含氮自由基(N*)和含氧自由基(O*)。N2、O2气体可以用作生成第二等离子体的气体。
此外，第一等离子体工艺和第二等离子体工艺可以原位(in-situ)进行。即，第一等离子体工艺和第二等离子体工艺可以在一个腔室中连续地进行。
参照图9具体说明能够执行第一等离子体工艺和第二等离子体工艺的基板处理装置。
接下来，参照图9，可以在栅极形成区域GR中依次形成水平绝缘膜(未示出)和栅极导电膜1150。可以在形成有栅极形成区域GR的模具结构体1110m的表面上以实质上均匀的厚度形成水平绝缘膜。栅极导电膜1150可以部分地填充沟槽T，或者完全地填充沟槽T。
可以通过从沟槽T向栅极形成区域GR提供沉积气体来沉积栅极导电膜1150。由于绝缘膜ILD之间的间隔随着靠近沟槽T而增加(即，参照图8的D2<D1)，所以可以在用栅极导电膜1150填充栅极形成区域GR期间抑制空隙和裂缝的生成。
例如，形成栅极导电膜1150可以包括依次沉积阻隔金属膜和金属膜。阻隔金属膜可以由诸如TiN、TaN或WN的金属氮化膜形成。而且，金属膜可以由诸如W、Al、Ti、Ta、Co或Cu的金属材料形成。例如，可以利用使用六氟化钨(WF6)、硅烷(SiH4)或氢气(H2)的化学气相沉积(CVD)方法来形成栅极导电膜1150。
再次参照图2，通过分离彼此连接的栅极导电膜1150来形成在每个单元中分离的栅电极GE。
图10是用于说明根据本发明的一些实施例的基板处理装置的概念图。图10的装置可以是用于执行图7的第一等离子体工艺和/或图8的第二等离子体工艺的基板处理装置。
参照图10，根据本发明的一些实施例的基板处理装置10包括工艺腔室100、支承模块200、电极模块300、气体供给模块500和控制模块600。
工艺腔室100在内部提供处理基板W的处理空间101。工艺腔室100可以是圆形的筒的形状。工艺腔室100由金属材料形成。例如，工艺腔室100可以由铝材质形成。工艺腔室100的一侧壁上形成有开口130。开口130用作可搬入搬出基板W的出入口。出入口可以由门打开或关闭。工艺腔室100的底面设置有排气口(未示出)。排气口起到在处理空间101中产生的副产物被排出到工艺腔室100的外部的排出口的作用。通过泵执行排气操作。
支承模块200设置在处理空间101中，并且支承基板W。支承模块200可以是利用静电力支承基板W的静电卡盘，但不限于此。静电卡盘可以包括：在其上面放置基板W的介电板、设置在介电板中并且提供静电力以使基板W被吸附到介电板的电极、设置在介电板中并且加热基板W以控制基板W的温度的加热器等。
电极模块300包括电极(或上部电极)330、离子阻挡器340、喷头350等，并且起到电容耦合型等离子源的作用。气体供给模块500包括第一气体供给模块510或GSM1、第二气体供给模块520或GSM2和第三气体供给模块530或GSM3。控制模块600或CM控制气体供给模块510、520、530的气体供给。
第一空间301布置在电极330与离子阻挡器340之间，且第二空间302布置在离子阻挡器340与喷头350之间。处理空间101位于喷头350的下方。
电极330可以连接到高频电源311，且离子阻挡器340可以连接到恒定电压(例如，接地电压)。电极330包括多个第一供给孔。第一气体供给模块510通过电极330(即，电极330的第一供给孔)将第一气体G1提供到第一空间301。在电极330与离子阻挡器340之间产生的电磁场将第一气体G1激发为等离子体状态。被激发为等离子体状态的第一气体(即，等离子体流出物)包括自由基、离子和/或电子。
离子阻挡器340可以由导电材料形成，例如，离子阻挡器340可以是诸如圆盘的板的形状。离子阻挡器340可以连接有恒定电压。离子阻挡器340包括在上下方向上形成的多个第一贯通孔。在等离子体流出物中，自由基或不带电的中性物质(uncharged neutralspecies)可以通过离子阻挡器340的第一贯通孔。相反，带电的物质(即，离子)难以通过离子阻挡器340的第一贯通孔。
喷头350可以由导电材料形成，例如，喷头350可以是诸如圆盘的板的形状。喷头350可以连接有恒定电压。喷头350包括在上下方向上形成的多个第二贯通孔。通过离子阻挡器340的等离子体流出物经由第二空间302和喷头350的第二贯通孔被提供到处理空间101。
此外，另外的工艺气体(即，第二气体G2、第三气体G3)被提供到离子阻挡器340和/或喷头350，并且工艺气体与等离子体流出物反应/混合而形成蚀刻剂。
当通过离子阻挡器340提供工艺气体时，可以通过第二空间302和喷头350将工艺气体提供到处理空间101。或者，如图10所示，可以通过喷头350将工艺气体提供到处理空间101。
在执行前述的第一等离子体工艺时，由于需要HF源，所以通过电极330提供到第一空间301的第一气体G1可以是含氟气体(例如，NF3气体)。除了NF3气体之外，第一气体G1还可以附加地包括H2气体。此外，第二气体G2可以是NH3气体。
此外，作为第三气体G3，可以添加含氮气体(例如，N2气体)。氮气(N2)起到调整蚀刻的均匀度的作用。如果提高氮气的流量，则蚀刻率降低，同时均匀度上升。相反，如果降低氮气的流量，则蚀刻率上升的，同时均匀度降低。通过相对于氨气的流量独立地控制氮气的流量，可以精确地控制均匀度。
此外，由于在第二等离子体工艺中需要NO源，所以通过电极330提供到第一空间301的第一气体G1可以是N2、O2气体。第二气体G2可以是O2气体。在第二等离子体工艺中，也可以使用能够调整蚀刻均匀度的气体作为第三气体G3。
接下来，具体说明第一等离子体工艺和第二等离子体工艺。
向第一空间301提供含氟气体(即，NF3)以生成第一等离子体。向处理空间101提供含氮、氢气体(即NH3)。
第一等离子体经由离子阻挡器340和喷头350被提供到处理空间101中。即，第一等离子体被离子阻挡器340过滤并通过喷头350被提供到处理空间101，并且与含氮、氢气体(即NH3)混合而生成第一蚀刻剂。通过第一蚀刻剂，对暴露的多个氧化物膜(参照图7的ILD1、ILD2)进行倒角，并且去除由沟槽T暴露的多个氮化膜(参照图7中的SL)的一部分。
可以对第一等离子体环境进行排气，并且可以原位进行第二等离子体工艺。可以在进行第一等离子体工艺的同一腔室中进行第二等离子体工艺。
向第一空间301提供含氮气体(即，N2)和第一含氧气体(即，O2)以生成第二等离子体。可以向处理空间101提供第二含氧气体(即，O2)。
第二等离子体被离子阻挡器340过滤并通过喷头350被提供到处理空间101，并且与第二含氧气体(即，O2)混合而生成第二蚀刻剂。通过第二蚀刻剂，去除氮化膜的剩余部分(参照图8)。
在第一等离子体工艺和第二等离子体工艺进行期间，处理空间101的温度可以是10～100℃，并且压力可以是650～850mTorr。在第一等离子体工艺中，可以分别以10～40sccm和0～20sccm的流量提供用于生成等离子体的NF3气体和H2气体。在第二等离子体工艺中，可以分别以100～1000sccm和100～2000sccm的流量提供用于生成等离子体的N2气体和O2气体。
图11是图10的基板处理装置的离子阻挡器和喷头的另一例子。
图12是图10的基板处理装置的离子阻挡器和喷头的又一例子。
可以仅从离子阻挡器340和喷头350的一部分区域提供第二气体G2和第三气体G3。
具体地，参照图11，离子阻挡器340包括第一过滤区域341S和布置在第一过滤区域341S的外侧的第二过滤区域341E。第一过滤区域341S可以布置在离子阻挡器340的中心区域，且第二过滤区域341E可以布置在离子阻挡器340的边缘区域。
喷头350包括第一喷淋区域351S和布置在第一喷淋区域351S的外侧的第二喷淋区域351E。第一喷淋区域351S可以布置在喷头350的中心区域，且第二喷淋区域351E可以布置在喷头350的边缘区域。
特别地，离子阻挡器340的第一过滤区域341S中可以形成有供给孔3411a、3412a，且第二过滤区域341E中可以形成有3413而不形成有供给孔。相反，喷头350的第一喷淋区域351S中不形成有供给孔，且第二喷淋区域351E中形成有供给孔3511b、3512b。在喷头350的整面形成有贯通孔3513。
在这种结构中，可以通过第一过滤区域341S和第二喷淋区域351E供给第二气体G2和第三气体G3。通过第一过滤区域341S的供给孔3411a以及通过第二喷淋区域351E的供给孔3511b供给第二气体G2。通过第一过滤区域341S的供给孔3412a以及通过第二喷淋区域351E的第三供给孔3512b供给第三气体G3。通过第一过滤区域341S供给的第二气体G2和第三气体G3通过贯通孔3513被提供到处理空间101。
此外，可以不同地控制通过第一过滤区域341S供给的第三气体G3的流量和通过第二喷淋区域351E供给的第三气体G3的流量。
如果使通过第一过滤区域341S供给的第三气体G3的流量大于通过第二喷淋区域351E供给的第三气体G3的流量，则在与第一过滤区域341S对应的基板W的中心区域上第三气体G3会增加。因此，基板W的中心区域的蚀刻速度降低，同时均匀度提高。
相反，如果使通过第二喷淋区域351E供给的第三气体G3的流量大于通过第一过滤区域341S供给的第三气体G3的流量，则在与第二喷淋区域351E对应的基板W的边缘区域上第三气体G3会增加。因此，基板W的边缘区域的蚀刻速度降低，同时均匀度提高。
参照图12，离子阻挡器340的第一过滤区域341S中可以形成有供给孔3411a、3412a，且第二过滤区域341E中可以形成有3413而不形成有供给孔。相反，喷头350的第一喷淋区域351S中不形成有供给孔，且第二喷淋区域351E中形成有供给孔3512b。在喷头350的整面形成有贯通孔3513。
在上述结构中，可以仅从第一过滤区域341S供给第二气体G2，且可以通过第一过滤区域341S和第二喷淋区域351E供给第三气体G3。
通过第一过滤区域341S的供给孔3411a供给第二气体G2。通过第一过滤区域341S的供给孔3412a以及通过第二喷淋区域351E的第三供给孔3512b供给第三气体G3。通过第一过滤区域341S供给的第二气体G2通过贯通孔3513被提供到处理空间101。在这种情况下，在基板W的边缘区域上，与第二气体G2相比第三气体G3会相对地增加。因此，基板W的边缘区域的蚀刻速度降低，同时均匀度提高。
此外，尽管未在单独的附图中说明，但是可以从第一过滤区域341S和第二喷淋区域351E供给第二气体G2，且可以通过第一过滤区域341S供给第三气体G3。
以上参照附图对本发明的实施例进行了说明，但是本发明所属技术领域的普通技术人员应该可以理解，本发明在不改变其技术思想或必要特征的情况下，能够以其他具体形态实施。因此，应该理解，以上描述的实施例在所有方面都是示例性的，而不是限制性的。

Claims (16)

1.半导体装置的制造方法，包括以下步骤：
提供基板，所述基板上依次堆叠有第一氧化膜、氮化膜和第二氧化膜，并且形成有贯通所述第一氧化膜、所述氮化膜和所述第二氧化膜的沟槽；
利用第一等离子体工艺去除由所述沟槽暴露的所述氮化膜的一部分的同时，对由所述沟槽暴露的所述第一氧化膜和所述第二氧化膜进行倒角；以及
利用第二等离子体工艺去除在所述第一等离子体工艺之后留下的氮化膜。
2.根据权利要求1所述的半导体装置的制造方法，其中，所述第一等离子体工艺利用含氟自由基。
3.根据权利要求1所述的半导体装置的制造方法，其中，所述第二等离子体工艺利用含氮自由基和含氧自由基。
4.根据权利要求1所述的半导体装置的制造方法，其中，
在所述第一等离子体工艺中，所述氮化膜相对于所述第一氧化膜或所述第二氧化膜的选择比是第一选择比，以及
在所述第二等离子体工艺中，所述氮化膜相对于所述第一氧化膜或所述第二氧化膜的选择比是大于所述第一选择比的第二选择比。
5.根据权利要求1所述的半导体装置的制造方法，还包括在去除所述氮化膜的空间中填充金属的步骤。
6.根据权利要求1所述的半导体装置的制造方法，其中，所述第一等离子体工艺和所述第二等离子体工艺原位进行。
7.半导体装置的制造方法，包括以下步骤：
提供基板，所述基板上形成有：由多个氧化膜和多个氮化膜交替堆叠的绝缘膜结构体、贯通所述绝缘膜结构体并且包括用于存储数据的电荷存储膜的垂直结构体、以及贯通所述绝缘膜结构体的沟槽；
利用第一等离子体工艺去除由所述沟槽暴露的所述多个氮化膜的一部分的同时，对由所述沟槽暴露的所述多个氧化膜进行倒角；
利用第二等离子体工艺去除在所述第一等离子体工艺之后留下的多个氮化膜，以形成暴露所述垂直结构体的一部分的栅极形成区域；以及
在所述栅极形成区域中填充金属以与所述垂直结构体电连接。
8.根据权利要求7所述的半导体装置的制造方法，其中，所述第一等离子体工艺利用含氟自由基。
9.根据权利要求7所述的半导体装置的制造方法，其中，所述第二等离子体工艺利用含氮自由基和含氧自由基。
10.根据权利要求7所述的半导体装置的制造方法，其中，
在所述第一等离子体工艺中，所述氮化膜相对于所述氧化膜的选择比是第一选择比，以及
在所述第二等离子体工艺中，所述氮化膜相对于所述氧化膜的选择比是大于所述第一选择比的第二选择比。
11.基板处理装置，包括：
第一空间，布置在电极与离子阻挡器之间；
第二空间，布置在所述离子阻挡器与喷头之间；
处理空间，在所述喷头的下方，并且用于处理基板；以及
支承模块，布置在所述处理空间中，并且支承基板，
其中，在所述支承模块上放置基板，所述基板上交替地堆叠有多个氧化膜和多个氮化膜，并且形成有贯通所述多个氧化膜和所述多个氮化膜的沟槽，
向所述第一空间提供含氟气体以生成第一等离子体，以及
所述第一等离子体经由所述离子阻挡器和所述喷头被提供到所述处理空间，以对暴露的所述多个氧化膜进行倒角的同时，去除由所述沟槽暴露的所述多个氮化膜的一部分。
12.根据权利要求11所述的基板处理装置，其中，
向所述处理空间提供含氮、氢气体，
所述第一等离子体被所述离子阻挡器过滤并通过所述喷头被提供到所述处理空间，并且还包括与所述含氮、氢气体混合而生成第一蚀刻剂，以及
通过所述第一蚀刻剂对所述暴露的所述多个氧化膜进行倒角的同时，去除由所述沟槽暴露的所述多个氮化膜的一部分。
13.根据权利要求12所述的基板处理装置，其中，通过所述离子阻挡器或所述喷头提供所述含氮、氢气体。
14.根据权利要求11所述的基板处理装置，还包括：在对所述多个氧化膜进行倒角之后，向所述第一空间提供含氮气体和第一含氧气体以生成第二等离子体，并且通过所述第二等离子体去除所述氮化膜的剩余部分。
15.根据权利要求14所述的基板处理装置，其中，
向所述处理空间提供第二含氧气体，
所述第二等离子体被所述离子阻挡器过滤并通过所述喷头被提供到所述处理空间，并且还包括与所述第二含氧气体混合而生成第二蚀刻剂，以及
通过所述第二蚀刻剂去除所述氮化膜的剩余部分。
16.根据权利要求11所述的基板处理装置，其中，所述处理空间的温度是10～100℃，并且压力是650～850mTorr。
CN202111047348.2A 2020-09-11 2021-09-07 半导体装置的制造方法及利用等离子体的基板处理装置 Pending CN114171380A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0116548 2020-09-11
KR1020200116548A KR102600342B1 (ko) 2020-09-11 2020-09-11 반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치

Publications (1)

Publication Number Publication Date
CN114171380A true CN114171380A (zh) 2022-03-11

Family

ID=80476636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111047348.2A Pending CN114171380A (zh) 2020-09-11 2021-09-07 半导体装置的制造方法及利用等离子体的基板处理装置

Country Status (3)

Country Link
US (1) US20220084829A1 (zh)
KR (1) KR102600342B1 (zh)
CN (1) CN114171380A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100078776A (ko) * 2008-12-30 2010-07-08 주식회사 하이닉스반도체 수직셀구조의 전하트랩형 비휘발성메모리장치 제조 방법
US20170018563A1 (en) * 2015-07-13 2017-01-19 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US10032935B2 (en) * 2016-03-16 2018-07-24 Toshiba Memory Corporation Semiconductor memory device with charge-diffusion-less transistors
KR102614728B1 (ko) * 2018-04-04 2023-12-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR20200113124A (ko) * 2019-03-22 2020-10-06 삼성전자주식회사 3차원 반도체 메모리 소자

Also Published As

Publication number Publication date
KR102600342B1 (ko) 2023-11-09
KR20220034946A (ko) 2022-03-21
US20220084829A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US10381376B1 (en) Three-dimensional flat NAND memory device including concave word lines and method of making the same
CN108735756B (zh) 衬底处理方法及通过所述衬底处理方法制造的半导体器件
US10468413B2 (en) Method for forming hydrogen-passivated semiconductor channels in a three-dimensional memory device
KR101275025B1 (ko) 반도체 소자용 배선 구조물 및 이의 형성방법
US10861676B2 (en) Metal recess for semiconductor structures
US7851385B2 (en) Low temperature conformal oxide formation and applications
WO2019172972A1 (en) Concurrent formation of memory openings and contact openings for a three-dimensional memory device
KR100876976B1 (ko) 반도체 소자의 배선 및 이의 형성 방법
US20110159680A1 (en) Method of forming a dielectric layer and method of manufacturing a semiconductor device using the same
US8278207B2 (en) Methods of manufacturing semiconductor devices
US20220059462A1 (en) Semiconductor device including having metal organic framework interlayer dielectric layer between metal lines and methods of forming the same
US10916556B1 (en) Three-dimensional memory device using a buried source line with a thin semiconductor oxide tunneling layer
US20230343641A1 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
US11024537B2 (en) Methods and apparatus for hybrid feature metallization
CN111724828A (zh) 半导体器件和制造半导体器件的设备
CN114171380A (zh) 半导体装置的制造方法及利用等离子体的基板处理装置
CN112442679B (zh) 气体供应器和包括该气体供应器的层沉积设备
US20230223248A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant
US11377733B2 (en) Fluorine-free tungsten deposition process employing in-situ oxidation and apparatuses for effecting the same
US20230223266A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant
US20230223267A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant
CN112956012B (zh) 用于在半导体结构中形成阻挡层的方法
US20230354609A1 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
US20230178425A1 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
US20230386830A1 (en) Highly conformal metal etch in high aspect ratio semiconductor features

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination