CN111211048A - 3d存储器件及粘附膜的原子层沉积方法 - Google Patents

3d存储器件及粘附膜的原子层沉积方法 Download PDF

Info

Publication number
CN111211048A
CN111211048A CN202010046821.4A CN202010046821A CN111211048A CN 111211048 A CN111211048 A CN 111211048A CN 202010046821 A CN202010046821 A CN 202010046821A CN 111211048 A CN111211048 A CN 111211048A
Authority
CN
China
Prior art keywords
memory device
deposition method
insulating layer
film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010046821.4A
Other languages
English (en)
Inventor
毛格
胡凯
刘子良
李�远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010046821.4A priority Critical patent/CN111211048A/zh
Publication of CN111211048A publication Critical patent/CN111211048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请公开了3D存储器件及粘附膜的原子层沉积方法。该原子层沉积方法包括：在反应室中放置形成有层间绝缘层的衬底；通入包含Ti的第一反应气体；以及通入包含N的第二反应气体和包含Si的第三反应气体，其中，所述原子层沉积方法在所述层间绝缘层的暴露表面上形成无定形TiSiN膜作为粘附膜。在3D存储器件中，粘附膜位于栅极导体和层间绝缘层之间，用于改善栅极导体的粘附力，同时作为阻挡层以防止栅极导体的形成步骤中产生的氟扩散进入至层间绝缘层中。

Description

3D存储器件及粘附膜的原子层沉积方法
技术领域
本发明涉及半导体制造技术领域，更具体地，涉及3D存储器件及粘附膜的原子层沉积方法。
背景技术
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。
在3D存储器件的制备工艺中，例如采用蚀刻的方法在层间绝缘层中形成空腔，然后采用金属材料(例如，W)填充空腔以形成多个层面的栅极导体，从而形成栅叠层结构。由于3D存储器件的集成度的提高，用于形成栅极导体的空腔厚度也越来越小。在填充金属材料之前，可以在空腔的内壁形成粘附膜，以改善金属材料在空腔中的填充性能和提高机械强度。在填充金属材料的步骤中，金属材料例如由金属氟化物还原生成，产生的氟可以经由粘附膜扩散至层间绝缘层中，使得不同层面的栅极导体互连，或者与沟道柱互连，仍然可能导致器件失效。
期望进一步改进3D存储器件的粘附膜的阻挡性能，以提高3D存储器件的良率和可靠性。
发明内容
本发明的目的是提供一种改进的3D存储器件及粘附膜的原子层沉积方法，其中，在层间绝缘层的空腔内壁形成无定形TiSiN膜作为粘附膜以改善粘附膜的阻挡性能，从而可以阻止氟的扩散。
根据本发明实施例的一方面，提供了一种粘附膜的原子层沉积方法，包括：在反应室中放置形成有层间绝缘层的衬底；通入包含Ti的第一反应气体；以及通入包含N的第二反应气体和包含Si的第三反应气体，其中，所述原子层沉积方法在所述层间绝缘层的暴露表面上形成无定形TiSiN膜作为粘附膜。
优选地，在通入所述第三反应气体之前，所述原子层沉积方法还包括第一次清洗；在通入所述第三反应气体之后，所述原子层沉积方法还包括第二次清洗。
优选地，所述粘附膜的表面上形成3D存储器件的栅极导体。
优选地，所述第一反应气体为TiCl4，所述第二反应气体为NH3，所述第三反应气体为SiH4。
优选地，所述第一次清洗和所述第二次清洗采用的清洗气体为N2。
优选地，重复通入第一反应气体、第一次清洗、通入第二反应气体和第三反应气体、以及第二次清洗的步骤，以达到TiSiN膜的期望厚度。
根据本发明实施例的一方面，提供了一种3D存储器件，包括：衬底；位于衬底上方的叠层结构，所述叠层结构包括层间绝缘层和采用层间绝缘层彼此隔开的多个栅极导体，所述多个栅极导体由栅线缝隙分别分割为多个栅线；以及位于所述栅线缝隙中的导电通道和绝缘层，所述导电通道采用所述绝缘层与所述多个栅线彼此隔开，其中，所述3D存储器件还包括无定形TiSiN膜作为粘附膜，所述粘附膜位于所述栅极导体和所述层间绝缘层之间且与所述栅极导体接触。
优选地，还包括阻挡层，所述阻挡层位于相邻的所述层间绝缘层之间，和/或位于所述栅线邻近所述导电通道的端部与绝缘层之间。
优选地，所述栅极导体内形成有缝隙，所述阻挡层封闭所述缝隙邻近所述导电通道的开口。
优选地，所述阻挡层为阻氟层。
优选地，所述阻挡层为氧化铝。
优选地，所述粘附层和所述栅极导体分别采用原子层沉积工艺形成。
根据本发明实施例的粘附膜的原子层沉积方法，在所述层间绝缘层的暴露表面上形成无定形TiSiN膜作为粘附膜。与现有技术采用原子层沉积方法形成的柱状晶体结构的TiN膜相比，无定形TiSiN膜对氟扩散的阻挡性能得到显著提高。
根据本发明实施例的3D存储器件中，粘附膜位于栅极导体和层间绝缘层之间，用于改善栅极导体的粘附力。进一步地，在栅极导体的形成步骤中产生的氟扩散是3D存储器件失效的重要原因。本发明利用无定形TiSiN膜对氟扩散的阻挡性能，兼用作阻挡层以防止栅极导体的形成步骤中产生的氟扩散进入至层间绝缘层中，从而提高3D存储器件的良率和可靠性。此外，采用原子层沉积方法形成的无定形TiSiN膜可以获得良好的覆盖性，从而在层间绝缘层内部的空腔表面上也能实现完整的覆盖。进一步提高对氟扩散的阻挡性能。
在优选实施例的3D存储器件中，在栅极导体和层间绝缘层之间设置粘附膜和附加的阻挡层。该阻挡层例如由氧化铝组成。采用粘附膜和阻挡层共同防止栅极导体的形成步骤中产生的氟扩散进入至层间绝缘层中，从而进一步提高3D存储器件的良率和可靠性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据现有技术的TiN膜沉积方法的示意图。
图2示出根据本发明实施例的TiSiN膜沉积方法的示意图。
图3示出根据本发明实施例的原子层沉积设备的结构示意图。
图4示出根据本发明实施例的3D存储器件的透视结构。
图5a至5h示出根据本发明实施例的3D存储器件制造方法在不同阶段的截面图。
图6示出3D存储器件中的氟元素的二次离子质谱(SIMS)。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在本申请中，术语“半导体结构”指在制造存储器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现，以下将描述其中一些示例。
图1示出根据现有技术的TiN膜沉积方法的示意图。
采用原子层沉积工艺在衬底10上形成TiN膜。该沉积方法包括通入含Ti的第一反应气体、第一次清洗、通入含N的第二反应气体、第二次清洗的步骤。例如，第一反应气体为TiCl4，第二反应气体为NH3，清洗气体为N2。第一反应气体和第二反应气体的分子吸附于衬底上，在衬底表面发生化学反应生成TiN膜。清洗气体用于清洁反应腔室，去除反应腔室的HCl产物，从而维持TiN膜的持续沉积。清洗气体还可以从TiN膜上脱Cl，使得TiN膜稳定。经过多次重复通入含Ti的第一反应气体、第一次清洗、通入含N的第二反应气体、第二次清洗的步骤，以获得TiN膜的期望厚度。
第一反应气体和第二反应气体的化学反应如以式(1)所示：
TiCl4+NH3->TiN+HCl (1)
该沉积方法形成的TiN膜具有柱状晶体结构。在3D存储器件中采用TiN膜作为栅极导体的粘附膜时，柱状晶体结构为金属材料的还原反应产生的氟的扩散提供了高速扩散通道，使得不同层面的栅极导体互连，或者与沟道柱互连，从而导致漏电的发生。3D存储器件失效的主要原因在于TiN膜的柱状晶体结构。
图2示出根据本发明实施例的TiSiN膜沉积方法的示意图。
采用原子层沉积工艺在衬底10上形成TiSiN膜。在3D存储器件的制造方法中，衬底10上形成有层间绝缘层。该沉积方法包括通入含Ti的第一反应气体、第一次清洗、通入含N的第二反应气体和含Si的第三反应气体、第二次清洗的步骤。例如，第一反应气体为TiCl4，第二反应气体为NH3，第三反应气体为SiH4，清洗气体为N2。第一反应气体、第二反应气体和第三反应气体的分子吸附于衬底上，在衬底表面发生化学反应生成TiSiN膜。清洗气体用于清洁反应腔室，去除反应腔室的HCl产物，从而维持TiN膜的持续沉积。清洗气体还可以从TiN膜上脱Cl，使得TiSiN膜稳定。经过多次重复通入含Ti的第一反应气体、第一次清洗、通入含N的第二反应气体和含Si的第三反应气体、第二次清洗的步骤，以达到TiSiN膜的期望厚度。
第一反应气体、第二反应气体和第三反应气体的化学反应如以式(2)所示：
TiCl4+NH3+SiH4->TiSiN+HCl (2)
该沉积方法形成的TiSiN膜具有无定形晶体结构。在3D存储器件中采用TiSiN膜作为栅极导体的粘附膜时，金属材料的还原反应产生的氟经由无定形晶体结构的粘附膜的扩散速度显著小于经由柱状晶体结构的粘附膜的扩散速度。无定形TiSiN膜的阻挡性能显著提高，因而可以减少氟的扩散对层间绝缘层的破坏，减少漏电的发生，进一步地，可以提高3D存储器件的良率和可靠性。
图3示出根据本发明实施例的原子层沉积设备的结构示意图。
该原子层沉积设备为改进的原子层沉积设备。反应室21和排气室22彼此连通，并且由盖板23密封上部开口端，形成内部空间。在反应室21的侧壁开口形成晶片的进出通道，采用闸板24开启或封闭进出通道。在盖板23的上方设置法兰24，用于将进气管25、26固定在盖板23上。在盖板23的下方设置喷头27。进气管25和26与喷头27连通，分别用于将反应气体和清洗气体导入至反应室21的内部空间。
排气室22的侧壁连接至排气装置41。排气装置41用于对反应室21的内部空间抽真空，例如为真空泵。优选地，排气室22的侧壁还连接有回收装置，用于回收至少一种反应气体，例如氨气。排气室22例如连接在排气装置41的上游端，由于回收至少一种反应气体，不仅可以减少对环境的污染，而且可以保护排气装置41以免受到蚀刻性气体的损伤。
反应室21的内部空间中设置有基座33。支柱31的一端固定在排气室22的底端，另一端与基座33下表面相连接，从而固定基座33。导向环34设置在基座33的上表面的周边，用于引导晶片35放置在基座33的上表面的上方。晶片35的支撑装置32包括贯穿基座33且与晶片35的下表面相接触的多个支撑杆。支撑装置32在驱动装置(未示出)的驱动下可以上下移动，从而带动晶片35移动或偏转，调节晶片35在反应室21的内部空间中的高度位置和水平状态。基座33的内部设置有加热器36，采用加热器电源43供电，将晶片加热至预定的温度。
原子层沉积设备的气体供给装置包括共同连接至进气管25的反应气体管路51至53，以及连接至进气管26的清洗气体管路54。反应气体管路51至53分别用于供给TiCl4、SiH4、NH3。在反应气体管路51至53的每条管路上依次设置有用于通断控制的阀门61、用于流量控制的质量流量控制器62、以及用于存储反应气体的储罐63。清洗气体管路54上设置有用于通断控制的阀门64。
采用上述的原子层沉积设备，可以在衬底上形成TiSiN膜。首先，打开闸板24，在反应室21中的基座33上放置衬底。然后，采用排气装置41对反应室21和排气室22抽真空。采用加热器36将衬底加热至预定的温度。然后，开始薄膜沉积，该沉积方法包括经由反应气体管路51通入TiCl4作为第一反应气体、经由清洗气体管路54通入N2进行第一次清洗、经由反应气体管路52和53同时通入NH3和SiH4分别作为第二反应气体和第三反应气体、经由清洗气体管路54通入N2进行第二次清洗的步骤。第一反应气体、第二反应气体和第三反应气体的分子吸附于衬底上，在衬底表面发生化学反应生成TiSiN膜。清洗气体用于清洁反应腔室，去除反应腔室的HCl产物，从而维持TiN膜的持续沉积。清洗气体还可以从TiN膜上脱Cl，使得TiSiN膜稳定。经过多次重复通入含Ti的第一反应气体、第一次清洗、通入含N的第二反应气体和含Si的第三反应气体、第二次清洗的步骤，以达到TiSiN膜的期望厚度。
该沉积方法形成的TiSiN膜具有无定形晶体结构。在3D存储器件中采用TiSiN膜作为栅极导体的粘附膜时，金属材料的还原反应产生的氟经由无定形晶体结构的粘附膜的扩散速度显著小于经由柱状晶体结构的粘附膜的扩散速度。无定形TiSiN膜的阻挡性能显著提高，因而可以减少氟的扩散对层间绝缘层的破坏，减少漏电的发生，进一步地，可以提高3D存储器件的良率和可靠性。
图4示出根据本发明实施例的3D存储器件的透视结构。为了清楚起见，在图4中未示出3D存储器件中的各个绝缘层。
在该实施例中示出的3D存储器件200包括4*4共计16个存储单元串，每个存储单元串包括4个存储单元，从而形成4*4*4共计64个存储单元的存储器阵列。可以理解，本发明不限于此，3D存储器件可以包括任意多个存储单元串，例如，1024个，每个存储单元串中的存储单元数量可以为任意多个，例如，32个或64个。
在3D存储器件200中，存储单元串分别包括各自的沟道柱110，以及公共的栅极导体121、122和123。栅极导体121、122和123与存储单元串中的晶体管的堆叠顺序一致，相邻的栅极导体之间彼此采用层间绝缘层隔开，从而形成栅叠层结构120。在图中未示出层间绝缘层。
沟道柱110贯穿栅叠层结构。在沟道柱110的中间部分，栅极导体121与沟道层之间夹有隧穿介质层、电荷存储层和阻挡介质层，从而形成存储晶体管M1至M4。在沟道柱110的两端，栅极导体122和123与沟道层之间夹有阻挡介质层，从而形成第一选择晶体管Q1和第二选择晶体管Q2。
在该实施例中，沟道层例如由掺杂多晶硅组成，隧穿介质层和阻挡介质层分别由氧化物组成，例如氧化硅，电荷存储层由包含量子点或者纳米晶体的绝缘层组成，例如包含金属或者半导体的微粒的氮化硅，栅极导体121、122和123由金属组成，例如钨。沟道层用于提供控选择晶体管和存储晶体管的沟道区，沟道层的掺杂类型与选择晶体管和存储晶体管的类型相同。例如，对于N型的选择晶体管和存储晶体管，沟道层可以是N型掺杂的多晶硅。
多个沟道柱110排列成阵列，同一列的多个沟道柱110的第一端共同连接至同一条位线(即位线BL1至BL4之一)，第二端共同连接至衬底101，第二端经由衬底形成共源极连接。
第一选择晶体管Q1的栅极导体122由栅线缝隙(gate line slit)102分割成不同的栅线。同一行的多个沟道柱110的栅线共同连接至同一条串选择线(即串选择线SSL1至SSL4之一)。
存储晶体管M1和M4的栅极导体121分别连接至相应的字线。如果存储晶体管M1和M4的栅极导体121由栅线缝隙161分割成不同的栅线，则同一层面的栅线经由各自的导电通道131到达互连层132，从而彼此互连，然后经由导电通道133连接至同一条字线(即字线WL1至WL4之一)。
第二选择晶体管Q2的栅极导体连接成一体。如果第二选择晶体管Q2的栅极导体123由栅线缝隙161分割成不同的栅线，则栅线经由各自的导电通道131到达互连层132，从而彼此互连，然后经由导电通道133连接至同一条地选择线GSL。
图5a至5h示出根据本发明实施例的3D存储器件制造方法在不同阶段的截面图。所述截面图沿着图4中的AA线截取。
该方法开始于已经形成沟道柱110的半导体结构，如图5a所示。
在衬底101上形成层间绝缘层151和牺牲层152交替堆叠形成的叠层结构150，以及形成贯穿叠层结构150的沟道柱110。如下文所述，牺牲层152将替换成栅极导体。在该实施例中，衬底101例如是单晶硅衬底，层间绝缘层151例如由氧化硅组成，牺牲层152例如由氮化硅组成。
为了清楚起见，在图5a中未示出沟道柱110的内部结构。在沟道柱110的中间部分，沟道柱110包括依次堆叠的沟道层、隧穿介质层、电荷存储层和阻挡介质层，在沟道柱110的两端，沟道柱110包括依次堆叠的沟道层和阻挡介质层。
进一步地，例如在半导体结构的表面上形成光致抗蚀剂掩模，然后进行各向异性蚀刻，在叠层结构150中形成栅线缝隙161，如图5b所示。
各向异性蚀刻可以采用干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀。例如，通过控制蚀刻时间，使得蚀刻在衬底101的表面附近停止。在蚀刻之后通过在溶剂中溶解或灰化去除光致抗蚀剂掩模。
在该实施例中，栅线缝隙161不仅用于将栅极导体分割成多条栅线，而且用于形成源极连接的导电通道。为此，栅线缝隙161贯穿叠层结构150到达衬底101。
优选地，经由栅线缝隙161进行离子注入，在衬底101中形成N型(使用N型掺杂剂，例如P、As)或P型(使用P型掺杂剂，例如B)的掺杂区102。掺杂区102作为共源极连接的接触区，用于降低随后形成的导电通道与衬底101之间的接触电阻。
进一步地，利用栅线缝隙161作为蚀刻剂通道，采用各向同性蚀刻去除叠层结构150中的牺牲层152从而形成空腔162，如图5c所示。
各向同性蚀刻可以采用选择性的湿法蚀刻或气相蚀刻。在湿法蚀刻中使用蚀刻溶液作为蚀刻剂，其中，将半导体结构浸没在蚀刻溶液中。在气相蚀刻中使用蚀刻气体作为蚀刻剂，其中，将半导体结构暴露于蚀刻气体中。在叠层结构150中的层间绝缘层151和牺牲层152分别由氧化硅和氮化硅组成的情形下，在湿法蚀刻中可以采用磷酸溶液作为蚀刻剂，在气相蚀刻中可以采用C4F8、C4F6、CH2F2和O2中的一种或多种。在蚀刻步骤中，蚀刻剂充满栅线缝隙161。叠层结构150中的牺牲层152的端部暴露于栅线缝隙161的开口中，因此，牺牲层152接触到蚀刻剂。蚀刻剂由栅线缝隙161的开口逐渐向叠层结构150的内部蚀刻牺牲层152。由于蚀刻剂的选择性，该蚀刻相对于叠层结构150中的层间绝缘层151去除牺牲层152。
优选地，在上述的湿法蚀刻步骤之后，可以采用附加的蚀刻步骤去除在层间绝缘层151上附着的蚀刻产物(例如氧化硅)，使得层间绝缘层151在空腔162中的暴露表面平整。
优选地，在上述的湿法蚀刻步骤之后，采用原子层沉积(ALD)，在层间绝缘层151的暴露表面上形成粘附膜153，如图5d所示。
在该实施例中，粘附膜153例如为采用图3所示的原子层沉积设备形成的无定形TiSiN膜。
进一步地，利用栅线缝隙161作为沉积物通道，采用原子层沉积(ALD)，在栅线缝隙161和空腔162中填充金属层154，如图5e所示。
在该实施例中，金属层154例如由钨组成。在原子层沉积中采用的前驱气体例如是六氟化钨WF6，采用的还原气体例如是硅烷SiH4或乙硼烷B2H6。在原子层沉积的步骤中，利用六氟化钨WF6与硅烷SiH4的反应产物的化学吸附获得钨材料实现沉积过程。
金属层154形成在粘附膜153的表面上，可以改善原子层沉积期间前驱气体在表面上的化学吸附特性，并且可以提高金属层154在层间绝缘层151上的附着强度。粘附膜153还作为阻挡层，用于阻止在金属层154的形成期间产生的氟可以经由粘附膜扩散至层间绝缘层中。
进一步地，在半导体结构的表面上形成光致抗蚀剂掩模，然后进行回蚀刻(etchback)，在金属层154中重新形成栅线缝隙161，如图5f所示。
该回蚀刻使用氟化硫、氮及氯作为蚀刻剂，以移除该栅线缝隙161的钨材料。进一步地，栅线缝隙161不仅将金属层154分离成不同的层面，从而形成栅极导体121、122和123，而且将每个层面的栅极导体分隔成多条栅线。在栅线缝隙161的侧壁上，栅极导体121、122和123邻接栅线缝隙161的端部暴露。
在该步骤中形成的栅极导体121、122和123与层间绝缘层151交替堆叠，从而形成叠层结构120。与叠层结构150相比，叠层结构120中的栅极导体121、122和123置换了叠层结构150中的牺牲层152。
进一步地，利用栅线缝隙161作为沉积物通道，采用化学气相沉积(CVD)，在栅极导体121、122和123的端部形成阻挡层125，如图5g所示。
在该实施例中，阻挡层125与栅极导体121、122和123的材料相同，例如均由钨组成。在化学气相沉积中采用的前驱气体例如是六氟化钨WF6，采用的还原气体例如是氢气H2。在化学气相沉积的步骤中，利用氢气H2还原六氟化钨WF6获得钨材料实现沉积过程。
在前驱气体为氟化物的实施例中，栅极导体121、122和123中容纳的前驱气体为氟化物，阻挡层125例如为阻氟层。
由于采用化学气相沉积形成的阻挡层125的共形覆盖特性，阻挡层125可以封闭栅极导体121、122和123邻接栅线缝隙161的端部。进一步地，可以通过控制阻挡层125的厚度来控制其产生的应力。
在替代的实施例中，可以采用原子层沉积或化学气相沉积形成的任意金属或合金或其氧化物形成阻挡层125。所述金属或合金例如是选自钨、铂、钛中的至少一种。所述氧化物例如是氧化铝。
优选地，进行回蚀刻(etch back)，去除阻挡层125位于栅线缝隙161的侧壁上的部分，并且保留阻挡层125位于栅极导体121、122和123邻接栅线缝隙161的端部的部分。例如，阻挡层125位于叠层结构120中的相邻层间绝缘层151之间，从而形成封闭栅极导体121、122和123的栓塞。
进一步地，在栅线缝隙161中形成位于其侧壁的绝缘层141以及填充其内部空间的导电通道142，如图5h所示。
导电通道142与栅极导体121、122和123之间由绝缘层141隔开，并且导电通道142与层间绝缘层151之间依次由绝缘层141、粘附膜153隔开。与沟道柱110类似，导电通道142贯穿叠层结构120。导电通道142的第一端与衬底101相连接，第二端延伸至叠层结构120的顶部。在优选的实施例中，导电通道142的第一端接触衬底101中的掺杂区102，从而实现与衬底101之间的连接。
如上所述，沟道柱110经由衬底100形成共源极连接，导电通道142提供共源极连接至源极线SL的导电路径。
图6示出3D存储器件中的氟元素的二次离子质谱(SIMS)。横坐标表示从栅极导体(W膜)开始、经由粘附膜(TiN膜或TiSiN膜)和阻挡膜(AlO膜)到达层间绝缘层(SiO膜)的深度，纵坐标表示氟元素的测量信号强度，该测量信号强度与氟元素的含量成线性关系。
在图中，虚线可以表示采用现有技术的原子沉积方法形成的TiN膜对氟扩散的阻挡性能，实线可以表示采用根据本发明实施例的原子沉积方法形成的无TiSiN膜对氟扩散的阻挡性能。在采用TiN膜时，氟元素的含量随深度的变化在阻挡膜中出现峰值，表明仅阻挡膜可以阻挡氟扩散。在采用TiSiN膜时，氟元素的含量随深度的变化在粘附膜和阻挡膜中均出现峰值，表明粘附膜和阻挡膜均可以阻挡氟扩散，二者的共同作用可以显著减少扩散进入层间绝缘层的氟含量。
在上述的实施例中，分别在不同的步骤中形成粘附膜153和阻挡层125。在优选的实施例中，可以在栅极导体和层间绝缘层之间设置粘附膜153和附加的阻挡层。该阻挡层例如由氧化铝组成。采用粘附膜和附加阻挡层共同防止栅极导体的形成步骤中产生的氟扩散进入至层间绝缘层中，从而进一步提高3D存储器件的良率和可靠性。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (12)

1.一种粘附膜的原子层沉积方法，包括：
在反应室中放置形成有层间绝缘层的衬底；
通入包含Ti的第一反应气体；以及
通入包含N的第二反应气体和包含Si的第三反应气体，
其中，所述原子层沉积方法在所述层间绝缘层的暴露表面上形成无定形TiSiN膜作为粘附膜。
2.根据权利要求1所述的原子层沉积方法，在通入所述第三反应气体之前，所述原子层沉积方法还包括第一次清洗；
在通入所述第三反应气体之后，所述原子层沉积方法还包括第二次清洗。
3.根据权利要求1或2所述的原子层沉积方法，其中，所述粘附膜的表面上形成3D存储器件的栅极导体。
4.根据权利要求1或2所述的原子层沉积方法，其中，所述第一反应气体为TiCl4，所述第二反应气体为NH3，所述第三反应气体为SiH4。
5.根据权利要求2所述的原子层沉积方法，其中，所述第一次清洗和所述第二次清洗采用的清洗气体为N2。
6.根据权利要求2所述的原子层沉积方法，其中，重复通入第一反应气体、第一次清洗、通入第二反应气体和第三反应气体、以及第二次清洗的步骤，以达到TiSiN膜的期望厚度。
7.一种3D存储器件，包括:
衬底；
位于衬底上方的叠层结构，所述叠层结构包括层间绝缘层和采用层间绝缘层彼此隔开的多个栅极导体，所述多个栅极导体由栅线缝隙分别分割为多个栅线；以及
位于所述栅线缝隙中的导电通道和绝缘层，所述导电通道采用所述绝缘层与所述多个栅线彼此隔开，
其中，所述3D存储器件还包括无定形TiSiN膜作为粘附膜，所述粘附膜位于所述栅极导体和所述层间绝缘层之间且与所述栅极导体接触。
8.根据权利要求7所述的3D存储器件，还包括阻挡层，所述阻挡层位于相邻的所述层间绝缘层之间，和/或位于所述栅线邻近所述导电通道的端部与绝缘层之间。
9.根据权利要求8所述的3D存储器件，其中，所述栅极导体内形成有缝隙，所述阻挡层封闭所述缝隙邻近所述导电通道的开口。
10.根据权利要求8所述的3D存储器件，其中，所述阻挡层为阻氟层。
11.根据权利要求9所述的3D存储器件，其中，所述阻挡层为氧化铝。
12.根据权利要求7所述的3D存储器件，其中，所述粘附层和所述栅极导体分别采用原子层沉积工艺形成。
CN202010046821.4A 2020-01-16 2020-01-16 3d存储器件及粘附膜的原子层沉积方法 Pending CN111211048A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010046821.4A CN111211048A (zh) 2020-01-16 2020-01-16 3d存储器件及粘附膜的原子层沉积方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010046821.4A CN111211048A (zh) 2020-01-16 2020-01-16 3d存储器件及粘附膜的原子层沉积方法

Publications (1)

Publication Number Publication Date
CN111211048A true CN111211048A (zh) 2020-05-29

Family

ID=70787656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010046821.4A Pending CN111211048A (zh) 2020-01-16 2020-01-16 3d存储器件及粘附膜的原子层沉积方法

Country Status (1)

Country Link
CN (1) CN111211048A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112956012A (zh) * 2021-01-27 2021-06-11 长江存储科技有限责任公司 用于在半导体结构中形成阻挡层的方法
CN115233193A (zh) * 2022-06-23 2022-10-25 长江存储科技有限责任公司 薄膜沉积装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374826A (zh) * 2015-10-20 2016-03-02 中国科学院微电子研究所 三维半导体器件及其制造方法
CN105679761A (zh) * 2016-01-26 2016-06-15 中国科学院微电子研究所 三维半导体器件及其制造方法
US20170373079A1 (en) * 2016-06-28 2017-12-28 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
CN109411475A (zh) * 2018-11-11 2019-03-01 长江存储科技有限责任公司 存储器及其形成方法
CN110121774A (zh) * 2017-08-23 2019-08-13 长江存储科技有限责任公司 形成三维存储设备的栅极结构的方法
US20190319100A1 (en) * 2018-04-12 2019-10-17 Sandisk Technologies Llc Three-dimensional memory device including germanium-containing vertical channels and method of making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374826A (zh) * 2015-10-20 2016-03-02 中国科学院微电子研究所 三维半导体器件及其制造方法
CN105679761A (zh) * 2016-01-26 2016-06-15 中国科学院微电子研究所 三维半导体器件及其制造方法
US20170373079A1 (en) * 2016-06-28 2017-12-28 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
CN110121774A (zh) * 2017-08-23 2019-08-13 长江存储科技有限责任公司 形成三维存储设备的栅极结构的方法
US20190319100A1 (en) * 2018-04-12 2019-10-17 Sandisk Technologies Llc Three-dimensional memory device including germanium-containing vertical channels and method of making the same
CN109411475A (zh) * 2018-11-11 2019-03-01 长江存储科技有限责任公司 存储器及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112956012A (zh) * 2021-01-27 2021-06-11 长江存储科技有限责任公司 用于在半导体结构中形成阻挡层的方法
WO2022160139A1 (en) * 2021-01-27 2022-08-04 Yangtze Memory Technologies Co., Ltd. Method for forming barrier layer in semiconductor structure
CN112956012B (zh) * 2021-01-27 2024-02-23 长江存储科技有限责任公司 用于在半导体结构中形成阻挡层的方法
CN115233193A (zh) * 2022-06-23 2022-10-25 长江存储科技有限责任公司 薄膜沉积装置

Similar Documents

Publication Publication Date Title
US10516025B1 (en) Three-dimensional NAND memory containing dual protrusion charge trapping regions and methods of manufacturing the same
US10256247B1 (en) Three-dimensional memory device with silicided word lines, air gap layers and discrete charge storage elements, and method of making thereof
US10290648B1 (en) Three-dimensional memory device containing air gap rails and method of making thereof
US10861869B2 (en) Three-dimensional memory device having a slimmed aluminum oxide blocking dielectric and method of making same
EP3651204B1 (en) Three-dimensional memory device containing non-epitaxial support pillars in the support openings
US9922987B1 (en) Three-dimensional memory device containing separately formed drain select transistors and method of making thereof
US10553599B1 (en) Three-dimensional memory device containing drain select isolation structures and on-pitch channels and methods of making the same without an etch stop layer
US10468413B2 (en) Method for forming hydrogen-passivated semiconductor channels in a three-dimensional memory device
US9842907B2 (en) Memory device containing cobalt silicide control gate electrodes and method of making thereof
US9397046B1 (en) Fluorine-free word lines for three-dimensional memory devices
US10720445B1 (en) Three-dimensional memory device having nitrided direct source strap contacts and method of making thereof
US10229931B1 (en) Three-dimensional memory device containing fluorine-free tungsten—word lines and methods of manufacturing the same
US20170148800A1 (en) Three dimensional nand device containing dielectric pillars for a buried source line and method of making thereof
US11088252B2 (en) Three-dimensional memory device with a silicon carbon nitride interfacial layer in a charge storage layer and methods of making the same
US11049807B2 (en) Three-dimensional memory device containing tubular blocking dielectric spacers
US10290652B1 (en) Three-dimensional memory device with graded word lines and methods of making the same
WO2016085572A1 (en) Memory device containing stress-tunable control gate electrodes
US11171150B2 (en) Three-dimensional memory device containing a channel connection strap and method for making the same
US10756110B1 (en) Method of forming seamless drain-select-level electrodes for a three-dimensional memory device and structures formed by the same
US10916504B2 (en) Three-dimensional memory device including electrically conductive layers with molybdenum-containing liners
CN111211048A (zh) 3d存储器件及粘附膜的原子层沉积方法
US11631695B2 (en) Three-dimensional memory device containing composite word lines containing metal and silicide and method of making thereof
US20220238453A1 (en) Three-dimensional memory device including molybdenum carbide or carbonitride liners and methods of forming the same
US11387142B1 (en) Semiconductor device containing bit lines separated by air gaps and methods for forming the same
US10991706B2 (en) Three-dimensional memory device having enhanced contact between polycrystalline channel and epitaxial pedestal structure and method of making the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200529

RJ01 Rejection of invention patent application after publication