KR100244461B1 - 출력 버퍼 회로 - Google Patents
출력 버퍼 회로 Download PDFInfo
- Publication number
- KR100244461B1 KR100244461B1 KR1019970013655A KR19970013655A KR100244461B1 KR 100244461 B1 KR100244461 B1 KR 100244461B1 KR 1019970013655 A KR1019970013655 A KR 1019970013655A KR 19970013655 A KR19970013655 A KR 19970013655A KR 100244461 B1 KR100244461 B1 KR 100244461B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- signal
- inverter
- gate
- transistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
Landscapes
- Logic Circuits (AREA)
Abstract
본 발명은 고속기억소자의 출력시간을 빠르게 하는데 적당하도록 한 출력버퍼 회로에 관한 것으로, 종래의 장치는 출력제어신호가 디스에이블 상태에서 출력단자의 레벨이 이전레벨상태를 유지함으로 인해 응답속도가 늦어져서 고속기억소자에서 요구하는 빠른 엑세스를 실현하기 힘든 문제점이 있었다. 본 발명은 종래의 문제점을 해결하기 위해 제어신호를 반전하는 제1 인버터와; 상기 제1 인버터에서 반전된 제어신호 및 입력신호를 노아하는 노아게이트와; 상기 제어신호와 입력신호를 낸드하는 낸드게이트와; 상기 노아게이트에서 출력된신호를 반전하는 제2 인버터와; 상기 낸드게이트에서 출력된 신호를 반전하는 제3 인버터와; 상기 제2 인버터로부터 출력된 신호에 의하여 온/오프되는 제1 피-모스트랜지스터와; 상기 제3 인버터로부터 출력된 신호에 의하여 온/오프되는 제1 엔-모스트랜지스터와; 상기 제2 인버터 및 상기 제1 피-모스트랜지스터 게이트의 접속점과 상기 제3 인버터 및 제1 엔-모스트랜지스터 게이트의 접속점 사이에서 게이트와 드레인이 공통접속된 제2 엔-모스트랜지스터 및 제2 피-모스트랜지스터와; 제어신호를 반전단자에 인가받고, 그 제어신호를 제4 인버터에서 반전한 신호를 비반전단자에 인가하여 상기 제2 엔-모스트랜지스터 및 제2 피-모스트랜지스터의 접속점에서 발생하는 신호를 전송하는 전송게이트로 구성하여 고속기억소자의 출력회로로 사용할 경우에 출력신호를 중간전압 레벨에서 시작하여 신호를 얻기 때문에 종래 회로보다 빠른 출력신호를 얻을 수 있는 효과가 있다.
Description
본 발명은 출력 버퍼 회로에 관한 것으로, 특히 고속기억소자의 출력시간을 빠르게 하는데 적당하도록 한 출력버퍼회로에 관한 것이다.
도1은 종래 출력버퍼회로도로서, 이에 도시된 바와같이 제어신호를 반전하는 인버터(10)와; 상기 인버터(10)에서 반전된 제어신호와 입력신호를 노아하는 노아게이트(13)와; 상기 제어신호와 입력신호를 낸드하는 낸드게이트(14)와; 상기 노아게이트(13)에서 출력된 신호를 반전하는 인버터(11)와; 상기 낸드게이트(14)에서 출력된 신호를 반전하는 인버터(12)와; 상기 인버터(11)로부터 출력된 신호를 게이트에 인가받아 온/오프되는 피-모스트랜지스터(P11)와; 상기 인버터(12)로부터 출력된 신호를 게이트에 인가받아 온/오프되는 엔-모스트랜지스터(N11)와; 소오스에 전원전압이 인가된 상기 피-모스트랜지스터(P11)와 소오스가 접지된 상기 엔-모스트랜지스터(N11)가 접속되어, 이 접속점에서 출력신호(DOUT)를 발생하도록 구성된다.
이와같이 구성된 종래장치의 동작은 다음과 같다.
먼저, 제어신호가 고전위인 상태에서 입력신호가 저전위라면 인버터(10)를 통하여 제어신호는 저전위로 노아게이트(13)에 입력되어 저전위인 입력신호와 노아하여 고전위로 출력되고, 이 신호는 인버터(11)에서 저전위로 반전되어 피-모스트랜지스터(P11)를 턴-온시키며,동시에 저전위인 입력신호 및 고전위인 제어신호는 낸드게이트(14)에서 낸드하여 고전위를 출력하고, 이 고전위는 인버터(12)에서 저전위로 출력되어 엔-모스트랜지스터(N11)를 턴-오프시킨다.
이때, 턴-온된 피-모스트랜지스터(P11)를 통하여 전원전압(VCC)이 인가되어 출력신호(DOUT)를 고전위로 출력시키게 된다.
반면에, 제어신호가 고전위인 상태에서 입력신호가 고전위이라면 인버터(10)를 통하여 제어신호는 저전위로 노아게이트(13)에 입력되어 고전위인 입력신호와 노아하여 저전위로 출력하고, 이 신호는 인버터(11)에서 고전위로 반전되어 피-모스트랜지스터(P11)를 턴-오프시키며, 동시에 입력신호와 제어신호는 낸드게이트(14)에서 낸드하여 출력된 저전위는 인버터(12)를 통해 고전위로 출력되고, 이 고전위는 엔-모스트랜지스터(N11)를 턴-온시킨다.
이때, 턴-온된 엔-모스트랜지스터(N11)에 접지전압(VSS)이 인가되어 출력신호(DOUT)는 저전위로 출력시킨다.
만약, 출력버퍼회로가 디스에이블되도록 제어신호가 저전위 상태가 되면 인버터(10)의 출력신호가 고전위로 되어 노아게이트(13)의 출력 신호가 저전위로 되고, 저전위인 제어신호가 인가된 낸드게이트(14)의 출력신호가 고전위가 되어 인버터(12)의 출력신호가 저전위로 된다. 이에따라 피-모스트랜지스터(P11)가 턴-온 됨에 의해 출력신호는 플로우팅상태가 되어 도3의 타이밍도와 같이 제어신호가 디스에이블되기 이전의 상태를 유지하게 된다.
이상에서 설명한 바와같이 종래의 장치는 출력제어신호가 디스에이블될 경우 출력단자의 레벨이 이전상태를 유지함으로 출력제어신호가 디스에이블 상태에서 인에이블 상태로 변화하였을 때 출력단자의 레벨천이에 따른 응답속도가 늦기 때문에 고속기억소자에서 요구하는 빠른 엑세스를 실현하기 힘든 문제점이 있었다.
본 발명의 목적은 이러한 종래의 문제점을 해결하기 위해 입력신호의 레벨이 변화하는 시점에서 출력회로가 디스에이블상태가 되었을 때 플로우팅상태를 만들어 출력신호의 응답속도를 빠르게하여 다음 신호처리에 빠르게 응답할수 있도록 하는 장치를 제공하는 데에 있다.
도1는 종래 출력버퍼회로.
도2는 본 발명 출력버퍼회로.
도3은 종래 출력버퍼회로에 있어서 각 부분의 출력파형도.
도4는 본 발명 출력버퍼회로에 있어서 각 부분의 출력파형도.
도5는 본 발명 및 종래 출력버퍼회로의 출력파형의 비교도.
***도면의 주요 부분에 대한 부호의 설명***
20,21,22,25: 인버터 23:노아게이트
24:낸드게이트 26:전송게이트
27:레벨탐지부
상기 본 발명의 목적을 달성하기 위한 출력버퍼회로는 제어신호를 반전하는 제1 인버터와; 상기 제1 인버터에서 반전된 제어신호 및 입력신호를 노아하는 노아게이트와; 상기 제어신호와 입력신호를 낸드하는 낸드게이트와; 상기 노아게이트에서 출력된신호를 반전하는 제2 인버터와; 상기 낸드게이트에서 출력된 신호를 반전하는 제3 인버터와; 상기 제2 인버터로부터 출력된 신호에 의하여 온/오프되는 제1 피-모스트랜지스터와; 제3 인버터로부터 출력된 신호에 의하여 온/오프 되는 제1 엔-모스트랜지스터와; 제어신호가 저전위인 경우 출력단자의 레벨을 플로우팅상태로 만드는 레벨조정부로 구성되는 것을 특징으로 한다.
상기 레벨조정부는 제2 인버터 및 제1 피-모스트랜지스터 게이트의 접속점과 제3 인버터 및 제1 엔-모스트랜지스터 게이트의 접속점 사이에서 게이트와 드레인이 공통접속된 제2 엔-모스트랜지스터 및 제2 피-모스트랜지스터와; 제어신호를 반전단자에 인가받고, 그 제어신호를 제4 인버터에서 반전한 신호를 비반전단자에 인가하여 출력단의 이전 레벨을 제2 엔-모스트랜지스터 및 제2 피-모스트랜지스터의 접속점으로 전송하는 전송게이트로 구성되는 것을 특징으로 한다.
이하, 본 발명의 작용 및 효과에 관하여 일 실시예를 들어 설명한다.
제어신호를 반전하는 인버터(20)와; 상기 인버터(20)에서 반전된 제어신호와 입력신호를 노아하는 노아게이트(23)와; 상기 제어신호와 입력신호를 낸드하는 낸드게이트(24)와; 상기 노아게이트(23)에서 출력된신호를 반전하는 인버터(21)와; 상기 낸드게이트(24)에서 출력된 신호를 반전하는 인버터(22)와; 상기 인버터(21)로부터 출력된 신호에 의하여 온/오프되는 피-모스트랜지스터(P21)와; 상기 인버터(22)로부터 출력된 신호에 의하여 온/오프되는 엔-모스트랜지스터(N21)와; 제어신호가 로우인 경우 출력단자의 레벨을 플로우팅상태로 만드는 레벨조정부(27)로 구성한다.
상기 레벨조정부(27)는 인버터(21) 및 피-모스트랜지스터(P21) 게이트의 접속점과 상기 인버터(22) 및 엔-모스트랜지스터(N21) 게이트의 접속점 사이에서 게이트와 드레인이 공통 접속된 엔-모스트랜지스터(N22) 및 피-모스트랜지스터(P23)와; 제어신호를 반전단자에 인가받고, 그 제어신호를 인버터(25)에서 반전한 신호를 비반전단자에 인가하여 출력단의 이전레벨을 상기 엔-모스트랜지스터(N22) 및 피-모스트랜지스터(23)의 접속점으로 전송하는 전송게이트(26)로 구성한다.
이와같이 구성한 본 발명의 일실시예의 동작은 다음과 같다.
제어신호가 고전위일 경우에는 전송게이트(26)가 오프가 되어 종래 출력버퍼회로와 동일한 동작을 수행하게 된다.
즉, 제어 신호가 고전위이므로 인버터(20)의 출력 신호는 저전위로 되고 낸드 게이트(24)의 일측 단자에는 상기 고전위인 제어 신호가 인가되어 인에이블 상태가 된다.
이때, 입력신호가 저전위로 입력되면 노아 게이트(23)는 양측 입력단자에 저전위 신호가 입력되어 출력 신호가 고전위로 되고 낸드 게이트(24)는 일측 입력단자에 저전위 신호가 입력되어 출력 신호가 고전위로 된다.
이에 따라, 인버터(21)가 노아 게이트(23)의 고전위인 출력 신호를 반전하여 피모스 트랜지스터(P21)에 인가하고 인버터(22)가 낸드 게이트(24)의 고전위인 출력 신호를 반전하여 엔-모스트랜지스터(N21)에 인가하게 된다.
따라서, 피-모스트랜지스터(P21)가 온되고 엔-모스트랜지스터(N21)가 오프되므로 출력 신호(DOUT11)는 고전위로 된다.
반대로, 입력 신호가 고전위인 경우 노아 게이트(23)의 출력 신호가 저전위로 되고 낸드 게이트(24)의 출력 신호가 저전위로 된다.
따라서, 피-모스트랜지스터(P21)가 오프되고 엔-모스트랜지스터(N21)가 온되어 출력 신호(DOUT11)는 저전위로 된다.
한편, 제어 신호가 저전위 상태로 되어 출력 버퍼 회로가 디스에이블되는 경우 인버터(20)의 출력신호가 고전위가 되어 노아게이트(23)의 출력신호가 저전위가 되고, 이 신호는 인버터(21)에서 고전위로 반전되어 피-모스트랜지스터(P21)를 오프시키며, 동시에 저전위인 제어신호가 인가된 낸드게이트(24)의 출력신호가 고전위가 되어 인버터(22)의 출력신호는 저전위로 되어 엔-모스트랜지스터(21)를 오프시키게 된다.
이때, 제어 신호가 저전위 상태이므로 레벨조정부(27)는 인버터(25)의 출력 신호가 고전위로 되어 비반전 단자에 상기 인버터(25)의 고전위인 출력 신호가 인가되고 반전 단자에 상기 저전위인 제어 신호가 인가된 전송 게이트(26)는 온 상태가 된다.
따라서, 출력 단자(DOUT11)의 레벨이 고전위 상태라면 전송 게이트(26)를 통하여 피-모스트랜지스터(P23) 및 엔-모스트랜지스터(N22)의 게이트에 상기 출력 단자(DOUT11)의 고전위 신호가 인가되어진다.
이때, 엔-모스트랜지스터(N22)가 온되어 전송 게이트(26)를 통해 인가된 출력 단자(DOUT11)의 고전위 신호를 엔-모스트랜지스터(N21)의 게이트로 인가하게 된다.
이에 따라, 엔-모스트랜지스터(N21)가 엔-모스트랜지스터(N22)를 통해 인가되는 고전위 신호에 의해 턴온되므로 출력 단자(DOUT11)는 플로팅(=하이 임피던스) 상태로 된다.
그리고, 출력 단자(DOUT11)의 레벨이 저전위인 경우라면 전송 게이트(26)를 통해 피-모스트랜지스터(P23)의 게이트에 인가되므로 그 피-모스트랜지스터(P23)가 턴온되어 피-모스트랜지스터(P21)의 게이트 전압의 레벨을 낮추게 되어 그 피-모스트랜지스터(N21)이 턴온되어 출력 단자(DOUT11)의 레벨을 플로팅(=하이 임피던스) 상태로 만들게 된다.
이 후, 제어 신호가 고전위가 되면 레벨조정부(27)는 전송게이트가 동작하지 않으므로 출력 버퍼 회로는 종래와 동일한 동작을 수행하는데, 출력 단자(DOUT1)의 레벨이 하이 임피던스 상태이므로 입력 신호가 저전위인 경우 피-모스트랜지스터(P21)가 턴온됨에 의해 출력 단자(DOUT11)의 레벨을 빠르게 고전위 상태로 만들게 되고,입력 신호가 고전위인 경우 엔-모스트랜지스터(N21)가 턴온됨에 의해 출력 단자(DOUT11)를 빠르게 저전위 상태로 만들게 된다.
도4는 본 발명 출력버퍼회로의 각부분의 출력파형도이고, 도5는 본 발명과 종래 회로에서의 출력 신호를 비교한 파형도로서, 이에 도시된 바와같이 출력신호를 중간전압 레벨에서 신호를 얻기 때문에 본 발명이 종래 회로보다 빠르게 출력신호를 얻을 수 있음을 보여준다.
이상에서 상세히 설명한 바와같이 본 발명은 고속기억소자의 출력회로로 사용할 경우에 출력신호를 중간전압 레벨에서 시작하여 신호를 얻기 때문에 종래 회로보다 빠른 출력신호를 얻을 수 있는 효과가 있다
Claims (2)
- 제어신호를 반전하는 제1 인버터와; 상기 제1 인버터에서 반전된 제어신호 및 입력신호를 노아하는 노아게이트와; 상기 제어신호와 입력신호를 낸드하는 낸드게이트와; 상기 노아게이트에서 출력된신호를 반전하는 제2 인버터와; 상기 낸드게이트에서 출력된 신호를 반전하는 제3 인버터와; 상기 제2 인버터로부터 출력된 신호에 의하여 온/오프되는 제1 피-모스트랜지스터와; 제3 인버터로부터 출력된 신호에 의하여 온/오프 되는 제1 엔-모스트랜지스터와; 제어신호가 저전위인 경우 출력단자의 레벨을 플로우팅상태로 만드는 레벨조정부로 구성되는 것을 특징으로 하는 출력 버퍼 회로.
- 제 1항에 있어서, 레벨조정부는 제2 인버터 및 제1 피-모스트랜지스터 게이트의 접속점과 제3 인버터 및 제1 엔-모스트랜지스터 게이트의 접속점 사이에서 게이트와 드레인이 공통접속된 제2 엔-모스트랜지스터 및 제2 피-모스트랜지스터와; 제어신호를 반전단자에 인가받고, 그 제어신호를 제4 인버터에서 반전한 신호를 비반전단자에 인가하여 출력단의 이전 레벨을 제2 엔-모스트랜지스터 및 제2 피-모스트랜지스터의 접속점으로 전송하는 전송게이트로 구성되는 것을 특징으로 하는 출력 버퍼 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970013655A KR100244461B1 (ko) | 1997-04-14 | 1997-04-14 | 출력 버퍼 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970013655A KR100244461B1 (ko) | 1997-04-14 | 1997-04-14 | 출력 버퍼 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980076801A KR19980076801A (ko) | 1998-11-16 |
| KR100244461B1 true KR100244461B1 (ko) | 2000-02-01 |
Family
ID=19502707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970013655A KR100244461B1 (ko) | 1997-04-14 | 1997-04-14 | 출력 버퍼 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100244461B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003133938A (ja) * | 2001-10-26 | 2003-05-09 | Mitsubishi Electric Corp | 出力回路 |
-
1997
- 1997-04-14 KR KR1019970013655A patent/KR100244461B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980076801A (ko) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7583110B2 (en) | High-speed, low-power input buffer for integrated circuit devices | |
| KR100223675B1 (ko) | 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로 | |
| JP3169987B2 (ja) | 入力緩衝回路を含む集積回路 | |
| KR970051131A (ko) | 반도체 메모리의 센스 앰프 출력 제어 회로 | |
| KR19980039608A (ko) | 레벨 시프터(level shifter) | |
| JPH0380373B2 (ko) | ||
| US6191636B1 (en) | Input buffer/level shifter | |
| US20040160244A1 (en) | Sense amplifier having synchronous reset or asynchronous reset capability | |
| KR100244461B1 (ko) | 출력 버퍼 회로 | |
| US6335639B1 (en) | Non-monotonic dynamic exclusive-OR/NOR gate circuit | |
| US6040719A (en) | Input receiver for limiting current during reliability screening | |
| KR100333696B1 (ko) | 스탠바이전류감소를위한입력버퍼 | |
| KR0179776B1 (ko) | 워드라인 구동장치 | |
| KR100308069B1 (ko) | 부트스트랩핑 회로 | |
| KR0182172B1 (ko) | 데이타 출력버퍼 | |
| KR100363697B1 (ko) | 반도체 메모리 장치 | |
| KR100293826B1 (ko) | 출력버퍼회로_ | |
| KR100280444B1 (ko) | 데이터출력버퍼 | |
| KR0172415B1 (ko) | 반도체 메모리 장치내의 외부입력신호 검출회로 | |
| KR100223827B1 (ko) | 프로그래머블 출력버퍼회로 | |
| KR100399888B1 (ko) | 고속데이터출력버퍼 | |
| KR920007176A (ko) | 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 집적회로 | |
| KR100300025B1 (ko) | 입력버퍼장치 | |
| KR100474587B1 (ko) | 센스앰프출력회로 | |
| KR19980058473A (ko) | 반도체 메모리소자의 출력버퍼회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |