KR100300025B1

KR100300025B1 - 입력버퍼장치

Info

Publication number: KR100300025B1
Application number: KR1019970058668A
Authority: KR
Inventors: 김재운
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1997-11-07
Filing date: 1997-11-07
Publication date: 2001-09-03
Also published as: KR19990038805A

Abstract

본 발명은 입력버퍼장치에 관한 것으로, 종래 장치는 전원전압이 변화하여도 하나의 문턱전압출력특성이 발생하여 특정한 전압레벨에서만 사용되므로 광범위한 전원전압범위에서는 사용할 수 없는 문제점이 있었다. 따라서, 본 발명은 3V인 전원전압을 인가받아 이를 티티엘 입력신호에 의해 버퍼링하는 제1 버퍼부와; 5V인 전원전압을 인가받아 이를 상기 티티엘 입력신호에 의해 버퍼링하는 제2 버퍼부와; 칩의 내부에 장착되어, 퓨즈의 절연동작에 의해 3볼트 또는 5볼트를 선택하기 위한 저전위신호 또는 고전위신호를 출력하는 퓨즈옵션부와; 상기 퓨즈옵션부의 저전위신호 또는 고전위신호에 의해 상기 제1 버퍼부 또는 제2 버퍼부를 선택하는 버퍼출력선택부로 구성함으로써 전원전압의 변화에 대하여 두가지의 문턱전압출력특성을 발생한 후 이를 퓨즈를 이용하여 선택함으로써 동일한 반도체 칩내에서도 전원전압변화에 적절히 대처할 수 있는 효과가 있다.

Description

입력버퍼장치{INPUT BUFFER APPARATUS}

본 발명은 입력버퍼장치에 관한 것으로, 특히 전원전압의 변화에 대해 두가지의 문턱전압출력특성을 발생시켜 적절한 문턱전압을 선택함으로써 쉽게 전원전압변화에 적합한 칩을 구현할 수 있도록 한 입력버퍼장치에 관한 것이다.

도1은 종래 입력버퍼장치의 구성을 보인 회로도로서, 이에 도시된 바와같이 소스에 전원전압(VCC)이 인가된 피모스트랜지스터(P11)의 드레인과 소스가 접지(VSS)된 엔모스트랜지스터(N10)의 드레인을 공통접속하고, 상기 공통 접속점을 직렬접속된 인버터(IN11),(IN12)에 접속하며, 상기 피모스트랜지스터(P11) 및 엔모스트랜지스터(N11)의 게이트에는 티티엘 입력신호(INPUT)가 인가되도록 구성되며, 이와같이 구성된 종래 장치의 동작을 도4 및 도5의 입력신호에 대한 출력신호의 직류특성도를 참조하여 설명한다.

먼저, 티티엘 입력신호(INPUT:일반적으로 0.8V~2.2V)가 피모스트랜지스터(P11) 및 엔모스트랜지스터(N11)의 게이트에 인가되는데, 만약 티티엘 입력신호(INPUT)가 0.8V이면 피모스트랜지스터(P11)는 턴온되고 엔모스트랜지스터(N11)는 턴오프되어 전원전압(VCC)이 인버터(IN11),(IN12)를 통하여 출력된다.

여기서, 상기 전원전압(VCC)이 3V인 칩이라면 도4에서 보는 바와같이 문턱전압이 1.5V가 되도록 맞추어져 있으며, 상기 전원전압(VCC)이 상승하면 문턱전압이 상승하고 전원전압(VCC)이 낮으면 문턱전압도 하강한다.

이에따라, 상기 전원전압(VCC)이 5V라면 도4에서 보는 바와같이 문턱전압이 2.7V정도로 변화하므로 이 칩을 사용하기 어렵다.

만약, 전원전압(VCC)이 5V에 적합하도록 설계된 칩이라면 입력신호(INPUT)에 대한 출력신호의 직류특성은 도5에서 보는 바와 같이 문턱전압이 1.5V가 되도록 맞추어져 있으며, 상기 전원전압(VCC)이 3V로 하강하면 문턱전압도 1V가 낮아지므로 3V에서는 이 칩을 사용하기가 어렵다.

그러나, 상기와 같이 동작하는 종래 장치는 전원전압이 변화하여도 하나의 문턱전압출력특성이 발생하여 특정한 전압레벨에서만 사용되므로 광범위한 전원전압범위에서는 사용할 수 없는 문제점이 있었다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 전원전압의 변화에 대해서 두가지의 문턱전압출력특성을 발생하도록 하여 적절한 문턱전압을 선택함으로써 쉽게 전원전압변화에 적합한 칩을 구현할 수 있도록 한 입력버퍼장치를 제공함에 그 목적이 있다.

도 1은 종래 입력버퍼장치의 구성을 보인 회로도.

도 2는 본 발명 입력버퍼장치의 구성을 보인 회로도.

도 3은 도 2에 있어서, 퓨즈옵션부의 회로도.

도 4는 전원전압이 3V인 칩의 입력신호에 대한 출력신호의 직류특성도.

도 5는 전원전압이 5V인 칩의 입력신호에 대한 출력신호의 직류특성도.

*도면의 주요부분에 대한 부호의 설명*

20,21:버퍼부 22:버퍼출력선택부

23:퓨즈옵션부

상기와 같은 목적을 달성하기 위한 본 발명은 3V인 전원전압을 인가받아 이를 티티엘 입력신호에 의해 버퍼링하는 제1 버퍼부와; 5V인 전원전압을 인가받아 이를 상기 티티엘 입력신호에 의해 버퍼링하는 제2 버퍼부와; 칩의 내부에 장착되어, 퓨즈의 절연동작에 의해 3볼트 또는 5볼트를 선택하기 위한 저전위신호 또는 고전위신호를 출력하는 퓨즈옵션부와; 상기 퓨즈옵션부의 저전위신호 또는 고전위신호에 의해 상기 제1 버퍼부 또는 제2 버퍼부를 선택하는 버퍼출력선택부로 구성한 것을 특징으로 한다.

이하, 본 발명에 의한 입력버퍼장치의 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명한다.

도2는 본 발명 입력버퍼장치의 일실시예의 구성을 보인 회로도로서, 이에 도시한 바와같이 3V인 전원전압(VCC)을 인가받아 이를 티티엘 입력신호(INPUT)에 의해 버퍼링하는 제1 버퍼부(20)와; 5V인 전원전압(VCC)을 인가받아 이를 상기 티티엘 입력신호(INPUT)에 의해 버퍼링하는 제2 버퍼부(21)와; 퓨즈의 절연동작에 의해 저전위신호 또는 고전위신호를 출력하는 퓨즈옵션부(23)와; 상기 퓨즈옵션부(23)의 저전위신호 또는 고전위신호에 의해 상기 제1 버퍼부(20) 또는 제2 버퍼부(21)를 선택하는 버퍼출력선택부(22)로 구성한다.

상기 제1 버퍼부(20)는 티티엘 입력신호(INPUT)를 게이트에 인가받고 소스에 전원전압(VCC)이 인가된 피모스트랜지스터(P20)의 드레인과 상기 티티엘 입력신호(INPUT)를 게이트에 인가받은 엔모스트랜지스터(N20)의 드레인을 공통접속하여, 그 공통접속점을 인버터(IN20)에 접속하고, 상기 엔모스트랜지스터(N20)의 소스에 소스가 접지(VSS)된 엔모스트랜지스터(N21)의 드레인을 접속하며, 상기 엔모스트랜지스터(N21)의 게이트에는 상기 퓨즈옵션부(23)의 출력신호가 반전되어 인가되도록 구성하며, 상기 제2 버퍼부(21)는 상기 제1 버퍼부(20)의 구성과 동일하며 다만 엔모스트랜스터(N23)의 게이트에 퓨즈옵션부(23)의 출력신호가 그대로 인가되도록 구성되는게 다르다.

상기 버퍼출력선택부(22)는 퓨즈옵션부(23)의 출력신호를 입력받아 이를 반전하는 인버터(IN22)와; 상기 인버터(IN22)의 출력신호를 비반전단자(+)에 인가받고 퓨즈옵션부(23)의 출력신호를 반전단자(-)에 인가받아 그에 따라 상기 제1 버퍼부(20)의 출력신호를 전송하는 제1 전송게이트(G20)와; 상기 인버터(IN22)의 출력신호를 반전단자(-)에 인가받고 퓨즈옵션부(23)의 출력신호를 비반전단자(+)에 인가받아 그에 따라 상기 제2 버퍼부(21)의 출력신호를 전송하는 제2 전송게이트(G21)로 구성한다.

도3은 상기 퓨즈옵션부(23)의 구성을 보인 회로도로서, 이에 도시한 바와같이 소스에 전원전압(VCC)이 인가된 피모스트랜지스터(P30)의 드레인을 일측에 전원전압(VCC)이 인가된 콘덴서(C1)및 일측이 접지(VSS)된 퓨즈(F1)와 접속하여, 그 접속점을 직렬접속된 인버터(IN30),(IN31)를 접속하고, 상기 인버터(IN30)의 출력신호는 상기 피모스트랜지스터(P30)의 게이트에 인가되도록 구성하며, 이와같이 구성한 본 발명의 일실시예의 동작을 설명한다.

먼저, 퓨즈옵션부(23)의 퓨즈(F1)를 절단하지 않았을 경우에 노드(N3)는 저전위이고, 이 저전위신호는 인버터(IN30)를 통해 반전되어 노드(N4)는 고전위가되며, 퓨즈옵션부(23)의 피모스트랜지스터(P30)는 게이트에 상기 고전위가 인가되어 턴오프되고, 퓨즈옵션부(23)의 인버터(IN31)는 상기 고전위신호를 반전하여 저전위로 출력한다.

이때, 버퍼출력선택부(22)는 상기 퓨즈옵션부(23)의 저전위신호를 제1 전송게이트(G20)의 반전단자(-)에 인가받고 상기 저전위신호를 인버터(IN22)를 통해 고전위로 비반전단자(+)에 인가받아 턴온되며, 이에따라 상기 버퍼출력선택부(22)의 제2 전송게이트(G21)는 상기 퓨즈옵션부(23)의 저전위신호를 비반전단자(+)에 인가받고 상기 퓨즈옵션부(23)의 저전위신호를 인버터(IN22)를 통해 고전위로 반전단자(-)에 인가받아 턴오프된다.

이에따라, 상기 버퍼출력선택부(22)는 전송게이트(G20)를 통해 제1 버퍼부(20)의 출력신호를 전송한다.

이때, 상기 제1 버퍼부(20)는 입력신호(INPUT)가 저전위이면 엔모스트랜지스터(N20)는 턴오프되고 피모스트랜지스터(P20)는 턴온되어 전원전압(VCC)을 인버터(IN20)를 통해 반전하여 저전위로 출력하며, 여기서 상기 제1 버퍼부(20)의 문턱전압은 3V에 적합하다.

이후, 상기 제1 버퍼부(20)의 저전위는 버퍼출력선택부(22)의 제1 전송게이트(G20) 및 인버터(IN23)를 통해 고전위로 출력된다.

만약, 상기 제1 버퍼부(20)의 입력신호(INPUT)가 고전위이면 이 고전위신호에 의해 엔모스트랜지스터(N20)는 턴온되고, 또한 엔모스트랜지스터(N21)도 버퍼출력선택부(22)의 인버터(IN22)로부터 출력된 고전위신호에 의해 턴온되며, 피모스트랜지스터(P20)는 턴오프되어 접지전압(VSS)이 인버터(IN20)를 통해 반전되어 고전위로 출력한다.

이후, 상기 제1 버퍼부(20)의 고전위는 버퍼출력선택부(22)의 제1 전송게이트(G20) 및 인버터(IN23)를 통해 저전위로 출력된다.

반대로, 상기 퓨즈옵션부(23)의 퓨즈(F1)를 절단하였을 경우에 콘덴서(C1)에 충전된 전원전압(VCC)에 의해 노드(N3)는 고전위가 되고, 이 고전위신호는 인버터(IN30)를 통해 반전되어 노드(N4)는 저전위가 되며, 이에따라 상기 퓨즈옵션부(23)의 피모스트랜지스터(P30)는 게이트에 상기 저전위가 인가되어 턴온되므로 노드(N3)는 안정적으로 고전위상태를 유지한다.

이후, 퓨즈옵션부(23)의 인버터(IN31)는 상기 노드(4)의 저전위신호를 반전하여 고전위로 출력한다.

이에따라, 버퍼출력선택부(22)는 상기 퓨즈옵션부(23)의 고전위신호를 제1 전송게이트(G20)의 반전단자(-)에 인가받고 상기 고전위신호를 인버터(IN22)를 통해 저전위로 비반전단자(+)에 인가받아 턴오프되며, 이때 상기 버퍼출력선택부(22)의 제2 전송게이트(G21)는 상기 퓨즈옵션부(23)의 고전위신호를 비반전단자(+)에 인가받고 상기 퓨즈옵션부(23)의 고전위신호를 인버터(IN22)를 통해 저전위로 반전단자(-)에 인가받아 턴온된다.

이에따라, 상기 버퍼출력선택부(22)는 제2 전송게이트(G21)를 통해 제2 버퍼부(21)의 출력신호를 전송한다.

이때, 상기 제2 버퍼부(21)는 입력신호(INPUT)가 저전위이면 엔모스트랜지스터(N22)는 턴오프되고 피모스트랜지스터(P21)는 턴온되어 전원전압(VCC)을 인버터(IN21)를 통해 반전하여 저전위로 출력하며, 여기서 상기 제2 버퍼부(21)의 문턱전압은 5V에 적합하다.

이후, 상기 제2 버퍼부(21)의 저전위는 버퍼출력선택부(22)의 제2 전송게이트(G21) 및 인버터(IN23)를 통해 고전위로 출력된다.

만약, 상기 제2 버퍼부(21)의 입력신호(INPUT)가 고전위이면 이 고전위신호에 의해 엔모스트랜지스터(N22)는 턴온되고, 또한 엔모스트랜지스터(N23)도 버퍼출력선택부(22)의 고전위신호에 의해 턴온되며, 피모스트랜지스터(P21)는 턴오프되어 접지전압(VSS)을 인버터(IN21)를 통해 반전하여 고전위로 출력한다.

이후, 상기 제2 버퍼부(21)의 고전위는 버퍼출력선택부(22)의 제2 전송게이트(G21) 및 인버터(IN23)를 통해 저전위로 출력된다.

이상에서 상세히 설명한 바와같이 본 발명은 전원전압의 변화에 대하여 두가지의 문턱전압출력특성을 발생한 후 이를 퓨즈를 이용하여 선택함으로써 동일한 반도체 칩내에서도 전원전압변화에 대해 적절히 대처할 수 있는 효과가 있다.

Claims

3V인 전원전압을 인가받아 이를 티티엘 입력신호에 의해 버퍼링하는 제1 버퍼부와; 5V인 전원전압을 인가받아 이를 상기 티티엘 입력신호에 의해 버퍼링하는 제2 버퍼부와; 칩의 내부에 장착되어, 퓨즈의 절연동작에 의해 3볼트 또는 5볼트를 선택하기 위한 저전위신호 또는 고전위신호를 출력하는 퓨즈옵션부와; 상기 퓨즈옵션부의 저전위신호 또는 고전위신호에 의해 상기 제1 버퍼부 또는 제2 버퍼부를 선택하는 버퍼출력선택부로 구성한 것을 특징으로 하는 입력버퍼장치.
제1항에 있어서, 제1 버퍼부는 티티엘 입력신호를 게이트에 인가받고 소스에 전원전압이 인가된 피모스트랜지스터의 드레인과 상기 티티엘 입력신호를 게이트에 인가받은 엔모스트랜지스터의 드레인을 공통접속하여, 그 공통접속점을 인버터에 접속하고, 상기 엔모스트랜지스터의 소스에 소스가 접지된 엔모스트랜지스터의 드레인을 접속하며, 상기 엔모스트랜지스터의 게이트에는 상기 퓨즈옵션부의 출력신호가 반전되어 인가되도록 구성한 것을 특징으로 하는 입력버퍼장치.
제1항에 있어서, 제2 버퍼부는 티티엘 입력신호를 게이트에 인가받고 소스에 전원전압이 인가된 피모스트랜지스터의 드레인과 상기 티티엘 입력신호를 게이트에 인가받은 엔모스트랜지스터의 드레인을 공통접속하여, 그 공통접속점을 인버터에 접속하고, 상기 엔모스트랜지스터의 소스에 소스가 접지된 엔모스트랜지스터의 드레인을 접속하며, 상기 엔모스트랜지스터의 게이트에는 상기 퓨즈옵션부의 출력신호가 인가되도록 구성한 것을 특징으로 하는 입력버퍼장치.
제1항에 있어서, 버퍼출력선택부는 퓨즈옵션부의 출력신호를 입력받아 이를 반전하는 인버터와; 상기 인버터의 출력신호를 비반전단자에 인가받고 퓨즈옵션부의 출력신호를 반전단자에 인가받아 그에 따라 상기 제1 버퍼부의 출력신호를 전송하는 제1 전송게이트와; 상기 인버터의 출력신호를 반전단자에 인가받고 퓨즈옵션부의 출력신호를 비반전단자에 인가받아 그에 따라 상기 제2 버퍼부의 출력신호를 전송하는 제2 전송게이트로 구성한 것을 특징으로 하는 입력버퍼장치.
제1항에 있어서, 퓨즈옵션부는 소스에 전원전압이 인가된 피모스트랜지스터의 드레인을 일측에 전원전압이 인가된 콘덴서및 일측이 접지된 퓨즈와 접속하여, 그 접속점을 직렬접속된 제1,제2 인버터를 접속하고, 상기 제1 인버터의 출력신호는 상기 피모스트랜지스터의 게이트에 인가되도록 구성한 것을 특징으로 하는 입력버퍼장치.