KR100243822B1

KR100243822B1 - 자기 저항 변환기 및 그 제조 방법

Info

Publication number: KR100243822B1
Application number: KR1019970008877A
Authority: KR
Inventors: 미찌꼬 하라; 히로아끼 요다; 유이찌 오사와
Original assignee: 니시무로 타이죠; 가부시끼가이샤 도시바
Priority date: 1996-03-15
Filing date: 1997-03-15
Publication date: 2000-02-01
Also published as: US5946167A; KR970067116A

Abstract

본 발명은 자계 응답부를 갖는 자기 저항 막(MR막)과, MR막 상에 형성되어 MR막에 감지 전류를 공급하는 한 쌍의 리드와, 자기 갭 막을 통해 MR막을 샌드위치 하도록 배열된 상부 및 하부(제1 및 제2) 자기 차폐층을 포함하는 자기 저항 센서를 제공한다. 리드층의 쌍은 자계 응답부의 측 상에 피착되는데, 즉 한 쌍의 리드 간의 MR막의 일부분이 자계 응답부가 된다. 리드층 각각은 MR막의 표면에 대해 급격한 각을 갖는 제1 테이퍼부와, 제1 테이퍼부에 연속하여 제공되며 MR막의 표면에 대해 완만한 각을 갖는 제2 테이퍼부를 포함하는 다단 테이퍼부를 제공한다.

Description

자기 저항 변환기 및 그 제조 방법

본 발명은 자기 저항 센서에 관한 것으로, 특히, 자기 매체로부터 정보 신호를 판독하기 위한 자기 저항 변환기에 관한 것이다.

최근, 고밀도 자기 기록, 예를들어, 하드 디스크 드라이브(HDD)를 달성하기 위해 자기 박막 또는 자기 다층 박막을 이용한 자기 저항 센서(MR 헤드)에 관심이 집중되어지고 있다.

강자성 막은 AMR(이방성 MR)로서 불려지는 MR 효과를 제공한다. AMR에서, 전기 비저항은 강자성 막에서의 감지 전류의 방향과 자계 방향 간의 각에 따라 변화할 수 있다. 강자성 층/ 비자성 층/ 강자성 층의 샌드위치 구조를 구비한 다층막은 또한 GMR(거대 MR), 예를들어, 스핀 밸브 GMR이라 불려지는 MR 효과를 제공할 수 있다. GMR에서, 전기 비저항은 비자성 층을 통해 면해 있는 두 강자성 층의 자화 사이의 각도에 따라 변화할 수 있다. AMR 및 GMR 모두 MR이라 불려진다.

이러한 기록/판독 헤드는 판독 헤드로서의 차폐형 MR 헤드와, 기록 헤드로서의 유도성 코일을 포함한다. 차폐형 MR 헤드는 자기 저항 효과막(MR막)의 상하에 배열된 자기 차폐층을 포함한다.

차폐형 MR 헤드 및 유도성 헤드를 결합하여 사용할 때, 통상 MR 헤드는 기판 표면의 양호한 평편성을 요구하고 처리 상의 이유 때문에, 차폐형 MR 헤드는 기판 상에 형성되고, 전형적으로, 그 위에 유도성 기록 헤드가 적층형으로 형성된다.

또한, 판독 헤드(차폐형 MR 헤드)의 트랙폭(TR)은 전형적으로, 유도성 기록 헤드의 트랙폭(TW)보다 협소한데, 이것은 S/N 비를 고려하기 때문이다.

도 15는 차폐형 MR 헤드와 유도성 기록 헤드의 결합으로 이루어진 통상적인 자기 기록/판독 헤드의 구성을 나타내는 단면도이다.

기판(1) 상의 하부 자기 차폐층(2) 상에 MR막(4)이 형성되며, 이 MR막(4)과 하부 자기 차폐층(2) 사이에 하부 판독 자기 갭층(3)이 제공되어 있다. MR막(4)은, 예를들어, 스트라이프형으로 형성된다. 이 스트라이프의 양 단부에 한쌍의 리드(5)가 결합된다. MR막(4) 상에는 상부 판독 자기 갭 막(6)을 사이에 두고 상부 자기 차폐층(7)이 형성되어 차폐형 MR 헤드(A)가 형성된다.

상부 자기 차폐층(7)은 또한 유도성 기록 헤드의 하부 기록 자극으로서 작용한다. 상기 자기 차폐층(7) 상에는 기록 자기 갭 막(8)이 형성된다. 도면에서는 도시 안되었지만 배면에는 기록 코일이 형성되어 있다. 기록 자기 갭 막(8) 상에는 상부 기록 자극(9)이 형성되어, 유도성 기록 헤드(9)가 형성된다.

전형적으로, MR막(4)의 자계 응답부는 한 쌍의 리드(5)에 의해 한정되므로, 한 쌍의 리드(5) 간의 간격은 판독 헤드의 트랙폭(TR)의 너비를 나타낸다. 이 경우, MR막(4)에 감지 전류를 공급하는 리드(5)는 리프트-오프 방법 또는 이온 밀링 방법으로 형성될 수 있다.

기록 자기 갭 막(8)을 통해 하부 기록 자극(7)에 면해 있는 상부 기록 자극(9)의 일부의 폭이 기록 트랙의 트랙폭(TW)의 너비가 된다.

트랙폭을 감소시키고 갭 폭을 감소시킴으로써 자기 기록/판독 헤드의 고밀도를 달성할 수 있다. 예를들어, 3Gbpsi 만큼 높은 기록 밀도를 달성하기 위해서는, 상술된 차폐형 MR 헤드(8)에서는 약 1㎛의 트랩폭 및 약 0.1㎛의 갭 폭을 필요로 한다. 또한, 이와 같은 협 트랙폭을 달성하기 위해서는, 리드(5)를 협 간격으로 정확하게 패턴화해야 한다. 또한, 협소한 갭을 달성하기 위해서는, 상부 판독 자기 갭 막(6)에서 리드(5)와 상부 자기 차폐층(7) 간에서의 전기 절연을 확실하게 해야한다. 그러므로, 통상적으로 리드(5)의 엣지에서 완만한 순방향 테이퍼를 형성시켜 상부 기록 자기 갭 막(6)을 양호한 스텝 커버리지를 제공하면서 쉽사리 형성할 수 있다.

그러나, 리드(5)가 순방향으로 완만하게 테이퍼를 취하는 형상에서는, 트랙폭이 감소되면 판독 트랙폭(TR)을 정확하게 한정하는 것이 곤란하며, 또한 리프트-오프 방법 또는 이온 밀링 방법 등의 형성 방법으로부터 나타나는 문제점도 있다. 특히, 리프트-오프 방법에 의해 협 트랙폭 및 협 갭 폭 모두를 실현하도록 리드(5)를 패턴화시키는 것은 곤란하다.

이 문제는 리프트-오프 방법에서 사용되는 레지스트의 낮은 분해능 때문이다. 레지스트 상에 피착된 막이 레지스트의 측벽을 둘러싸는 것을 억제시키기 위해 리프트-오프 방법에서는 종종 반전-테이퍼된 레지스트를 사용하는데, 이것은 레지스트 상에 피착된 막을 리프트-오프시키는 것이 용이하기 때문이다. 그러나, 현재, 반전-테이퍼된 레지스트의 분해능은 불량하다. 그러므로, 수 미크론 정도로 패턴을 형성하는 것은 곤란하다. 또한, 이와 같이 리프트-오프되어진 반전-테이퍼된 레지스트는 레지스트가 분해될 때 미립자의 오염을 유발시킬 수 있다. 협-갭 헤드의 경우에는, 이것에 의해 절연 항복이 유발될 수 있다.

반면에, 이온 밀링 방법에서, 리드(5)가 완만한 순방향 테이퍼 형상으로 형성되면, 엣지에서 리드의 테이퍼된 형상과 동일한 테이퍼를 갖는 레지스트를 사용한다. 리드는 이온 빔을 경사각으로 전달함으로써 형성된다. 레지스트의 테이퍼는 리드 패터닝의 처리시에 리드로 전이된다. 이러한 처리시에는, 리드의 형상을 따라 레지스트를 형성한 후 레지스트의 엣지부 상에 테이퍼를 제공하기 위해서는 레지스트를 비교적 고온에서 베이킹시킬 필요가 있다. 이와 같이 고온에서 레지스트를 베이킹시킴으로써, 예를들어, 스핀 밸브 GMR 막에서 인터페이스 확산이 유발될 수 있다. 이러한 인터페이스 확산은 저항 변화 정도를 감소시킬 수 있다. 또한, 레지스트를 제거시키기 위해서는 알칼린 현상제를 사용할 필요가 있으므로, MR막의 부식을 초래할 수 있다.

리드 엣지의 형상이 완만하게 테이퍼되지 않으면, 이것에 의해 리드와 차폐층 간에서 불완전한 절연이 일어날 수 있다. 또한, 감지 전류의 중심은 MR막의 자계 응답부의 중심부와 엣지 사이에서 두께 방향이 다르게 된다. 그러므로, 자계 응답부의 중심에서의 자화 방향이 자계 응답부의 엣지에서의 자화 방향과 다르게 된다. 따라서, MR막의 자계 응답부의 중심에서 자화 정렬이 최적이더라도, MR막의 자계 응답부의 엣지에서, 즉 리드의 부근에서 최적의 자화 정렬이 상실된다.

상술된 바와 같이, 기록 밀도를 더욱 향상시키기 위해 트랙 폭 및 갭 폭을 감소시키는 것이 곤란하다. 또한, 종래의 리프트-오프 방법 또는 이온 밀링 방법에 의해 리드 간에서의 소망 테이퍼 형상과 소망 간격 모두를 만족시키는 것은 매우 곤란하다.

상기한 이유 때문에, 협 트랙을 축소된 크기의 갭에 대응하는 형상으로 정확하게 한정하는 것은 곤란한 과제였다. 또한, 감지 전류의 중심이 자계 응답부의 중심 영역과 엣지 영역 사이에서 다르게 되는 것을 방지시키는 것은 곤란한 과제였다.

따라서, 본 발명의 목적은 기록 밀도 증가 요구에 따라 협-갭 및 협-트랙 구조를 정확하고 용이하게 형성할 수 있는 자기 저항 센서를 제공하는 데 있다.

본 발명은 자계 응답부를 갖는 자기 저항 막(MR막)과, MR막 상에 제공되어 감지 전류를 MR막에 공급하는 한 쌍의 리드와, 자기 갭 막을 통해 MR막을 샌드위치 하도록 배열된 상부 및 하부(제1 및 제2) 자기 차폐층을 포함하는 자기 저항 센서를 제공한다. 자계 응답부의 측면 상에 리드층의 쌍이 피착되는데, 즉 한 쌍의 리드 간의 MR막의 일부가 자계 응답부가 된다. 리드층은 각각 MR막 표면에 대해 급경사각을 갖는 제1 테이퍼부와 MR막 표면에 대해 완만한 각을 가지며 제1 테이퍼부와 연속적으로 제공되는 제2 테이퍼부를 포함하는 다단 테이퍼부를 제공한다.

본 발명에 따르면, 리드층 간의 간격이 급격한 각을 갖는 제1 테이퍼부로 인해 정확하게 한정될 수 있으므로, 감소된 트랙폭을 양호한 재현성으로 얻을 수 있다. 또한, 완만한 각을 갖는 제2 테이퍼부로 인해, 리드층은 얇은 갭층을 사용하더라도 상부 자기 차폐층과 충분히 전기적으로 절연될 수 있다. 그러므로, 리드층과 차폐층 간의 전기적 절연에 손상을 주지 않으면서 트랙폭의 감소 및 갭 폭의 감소를 달성할 수 있다.

제1도는 본 발명의 실시예에 따른 차폐형 MR 헤드의 구성을 나타내는 단면도.

제2도는 제1도에서 도시된 차폐형 MR 헤드의 상세한 단면도.

제3a도, 제3b도, 제3c도 및 제3d도는 제1도에서 도시된 차폐형 MR 헤드의 다단 테이퍼형 리드의 형성의 처리에 대한 일례를 도시하는 단면도.

제4a도, 제4b도, 제4c도, 제4d도 및 제4e도는 제1도에서 도시된 차폐형 MR 헤드의 제조 과정의 일례를 도시하는 단면도.

제5a도, 제5b도 및 제5c도는 제1도에서 도시된 차폐형 MR 헤드의 다른 제조 과정의 일례를 도시하는 단면도.

제6a도, 제6b도 및 제6c도는 제1도에서 도시된 차폐형 MR 헤드의 제조 과정의 다른 일례를 도시하는 단면도.

제7a도, 제7b도, 제7c도 및 제7d도는 제1도에서 도시된 차폐형 MR 헤드에 이중층의 적층막으로 이루어진 리드를 사용할 때의 제조 과정의 일례를 도시하는 단면도.

제8a도, 제8b도, 및 제8c도는 제1도에서 도시된 차폐형 MR 헤드에 3중층의 적층막으로 이루어진 리드를 사용할 때의 제조 과정의 일례를 도시하는 단면도.

제9도는 본 발명의 다른 실시예에 따른 차폐형 MR 헤드의 구성을 나타내는 단면도.

제10도는 제9도에서 도시된 차폐형 MR 헤드의 상세한 단면도.

제11도는 제9도에서 도시된 차폐형 MR 헤드의 변형예를 나타내는 상세한 단면도.

제12a도, 제12b도 및 제12c도는 제9도에서 도시된 차폐형 MR 헤드의 다른 변형예를 나타내는 상세한 단면도.

제13a도, 제13b도 및 제13c도는 제9도에서 도시된 차폐형 MR 헤드의 다단 테이퍼형 리드 및 바이어싱 자계 발생막의 프로세서 형성의 일례를 나타내는 단면도.

제14a도, 제14b도 및 제14c도는 제9도에서 도시된 차폐형 MR 헤드의 제조 과정의 일례를 나타내는 단면도.

제15도는 차폐형 MR 헤드를 사용하는 종래 자기 기록/판독 헤드의 구성을 나타내는 단면도.

〈도면의 주요부분에 대한 부호의 설명〉

11 : 기판 13 : 하부 자기 차폐층

14 : 하부 판독 자기갭 막 15 : 자기 저항 막

16 : 바이어스 자기층

이하에서 본 발명의 실시예에 대해 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 차폐형 MR 헤드의 구성을 매체에 대향하는 측으로부터 본 단면도이다. 도 1에서, 기판(11)은, 예를들어, A1203 Tic 기판(이하 "ALTIC" 기판이라 칭함)을 포함한다. 기판(11) 상에는, 예를들어, 약 10㎛의 알루미나 막을 포함하는 절연체층의 하지층(12)이 제공된다.

NiFe 함금 또는 CoZrNb 비정질 합금 등의, 예를들어, 약 1 내지 2㎛의 연자성 물질의 하부 자기 차폐층(13)(제1 자기 차폐층)이 하지층(12) 상에 제공된다. 하부 자기 차폐층(13) 상에 알루미나 등의, 예를들어, 약 150nm의 비자성 절연체 물질의 하부 판독 자기 갭 막(14)(제1 자기 갭 막)이 제공된다. 하부 판독 자기 갭 막(14) 상에 자기 저항 막(MR)이 제공된다.

MR막은 Ni80Fe20(퍼멀로이) 등의 이방성 자기 저항(AMR) 물질을 포함할 수 있으며, 이것의 전기 저항은 감지 전류의 방향이 자기층의 자화 모멘트에 의해 이루어지는 각도에 따라 변화한다.

또한, MR막은 스핀 밸브막 또는 인위 격자막 등의 거대 자기 저항 다층을 포함할 수 있다. 상세한 것은 USP 5,493,465에 기재되어 있다. 소위 스핀 밸브 효과를 나타내는 Co90Fe10/Cu/Co90Fe10 등과 같은, 강자성 층과 강자성 층 간에 삽입된 비자성 도전층의 다층을 포함하며, 이것의 전기 저항은 각 자기층의 자화에 의해 이루어진 각도에 따라 변화한다. 강자성 층은 Ni, Fe 및 Co와, FeNi 합금, CoFe 합금(예를들어, Co1-xFex: 5〈x〈40) 또는 CoFeNi 합금 등의 강자성 합금을 포함할 수 있다. 합금은 또한 다른 원소를 포함할 수 있다. 강자성 층의 두께는 약 1nm와 약 20nm 사이일 수 있다. 비자성 도전층은 Cu, Au, Ag, Pt, Pd, Ru, Rh, Ir, CuPd 합금, CuAu 합금 또는 CuPt 합금을 포함할 수 있다. 비자성 도전층의 두께는 약 0.5nm와 약 20nm 사이일 수 있다. 인위 격자막형의 경우에는, 전기 저항은 또한 각 강자성층의 자화에 의해 이루어진 각도에 따라 변화한다. 스핀 밸브형의 경우에는, 비자성 도전층을 통해 면해 있는 강자성 층은 사실상 자기 결합되지 않는다. 반면에, 인위 격자막형의 경우에는, 비자성 도전층을 통해 면해 있는 강자성 층은 자기 결합, 즉 반강자성 결합되어 있다.

MR막(15)은 스트라이프의 방향이 거의 기록 매체에 면해 있는 표면과 평행하도록 형성된다.

자계 응답부의 외측 상에 하부 판독 자기 갭 막(14)과 MR막(15) 사이에 바이어스 자기층(16)이 제공된다. 바이어스 자기층은 바이어싱 자계를 MR막(15)에 인가한다. 바이어스 자기층(16)은 CoPt막 등의 경질 자성막 또는 반자성막을 포함할 수 있다.

MR막(15) 상에 양호한 도체의 한 쌍의 리드층(17)이 제공되어 MR막(15)에 감지 전류를 공급한다. MR막(15)의 판독 트랙폭(TR)은 한 쌍의 리드(17)에 의해 한정될 수 있다. 즉, MR막(15)의 자계 응답부는 리드(17) 간의 간격에 의해 한정될 수 있다.

MR막(15) 및 한 쌍의 리드(17) 상에 상부 판독 자기 갭 막(18)(제2 자기 갭 막)이 제공된다. 상부 판독 자기 갭 막(18)은 비자성 절연체로 이루어지며, 하부 판독 자기 갭층(14)과 동일한 비자성 절연체로 이루어질 수 있다.

상부 판독 자기 갭 막(18) 상에는 연 자성 물질의 상부 자기 차폐층(19)(제2자기 차폐층)이 피착되는데, 이것은 하부 자기 차폐층(13)의 물질과 동일하지만, 그러나, 동일한 물질을 포함할 수 있으므로, 차폐형 MR 헤드(20)가 형성된다.

부수적으로, 자기 기록/판독 헤드가 도 15에서와 같은 동일한 방식으로 차폐형 MR 헤드(20)의 상측 상에 유도성 기록 헤드를 형성함으로써 형성될 수 있다는 것에 주목해야 한다. 이러한 경우, 상부 자기 차폐층(19)은 또한 유도성 기록 헤드의 하부 기록 자극으로서 작용한다.

자계 응답부 부근에 가장 가까운 측 상의 한 쌍의 리드층(17)의 엣지에 도 2에서 도시된 바와 같이, 다단 테이퍼부가 제공된다. 다단 테이퍼부는 MR막(15)의 측에서 각 θ(제1 각)를 갖는 제1 테이퍼부(17a)와, 제1 테이퍼부(17a)로부터 연속적으로 제공된 각 ψ(제2 각)를 갖는 제2 테이퍼부(17b)를 포함한다. 각 θ에 대응하는 경사도는 각 ψ에 대응하는 경사도보다 급격하다. 그러므로, 제1 테이퍼부(17a)를 급격부라 칭하고, 제2 테이퍼부(17b)를 완만한 테이퍼부라 칭한다.

보다 상세히 설명하자면, 제1 테이퍼부(17a)를 이루는 엣지면은 MR막(15)의 표면에 대해 급격한 각 θ로 형성되는 반면에, 제2 테이퍼부(17b)를 이루는 엣지면은 MR막(15)의 표면에 대해 완만한 각 ψ로 형성된다.

제2 테이퍼부(17b)는 MR막(15)의 표면에 대해 완만한 각 ψ를 가질 수 있어, 도 2에서 도시된 선형 표면 또는 곡선 표면을 가질 수 있다. 제2 테이퍼부(17b) 자체가 다단 테이퍼부 구성을 가질 수 있다. 따라서, 자계 응답부에 가장 가까운 측상에 있는 리드층(17)의 옛지부는 제1 테이퍼부(17a) 및 제2 테이퍼부(17b)가 서로 연속적으로 형성되는 다단 테이퍼부에 의해 형성된다.

상술된 다단 테이퍼부가 자계 응답부(이하 다단 테이퍼 리드라 칭함)에 가장 가까운 측 상의 엣지부에 제공되는 리드(17)에서, 판독 트랙폭 TR은, 예를들어, MR막(15)의 표면에 대해 수직에 근접한 급경사 각 θ를 갖는 제1 테이퍼부(17a)에 의해 한정된다. 따라서, 예를들어, 약 1 내지 2 미크론 또는 그 이하의 감소된 판독 트랙폭 TR은 정밀하고 양호한 재현성으로 한정될 수 있다.

한편, 완만한 각 ψ를 갖는 제2 테이퍼부(17b)에 의해 상부 자기 차폐층(19)과 리드층(17) 간에서의 전기 절연을 충분히 보장할 수 있다. 따라서, 리드(17)의 자계 응답부에 가장 가까운 측 상의 엣지부에서 다단 테이퍼부를 형성할 수 있으므로, 갭 폭의 감소로 인한 요구에 부응할 수 있으며, 또한 판독 트랙폭 TR을 정확하게 한정할 수 있다.

트랙폭이 감소될 때 판독 트랙폭 TR을 정확하게 한정하기 위해서는, 제1 테이퍼부(17a)의 각 θ가 약 45도 내지 약 90도 내에 있는 것이 바람직하다.

대조하여, 제2 테이퍼부(17b)는 각 θ보다 작으므로, 약 10도 내지 약 60도 내에 있는 것이 바람직하여, 박막의 상부 판독 자기 갭(18)에 의해 양호한 스텝 커버리지가 얻어지는데, 환언하자면, 리드층(17)과 상부 자기 차폐층(19)간에서의 전기 절연의 실패를 방지할 수 있다.

또한, 제1 테이퍼부(17a)에 대응하는 리드층(17)의 부분의 두께 t1에 관해서는, 두께 t1 부분의 시트 저항이 RA이고 MR막(15)의 시트 저항이 RMR이면, 이것은 RA〈RMR을 만족시키도록 설정되어야 한다. 예를들어, 비저항 10Ω·㎝의 리드층(17)이 약 10/�의 시트 저항 RMR의 MR막(15) 상에 형성되면, 제1 테이퍼부(17a)에 대응하는 리드(17)의 두께 t1 부분은 약 10㎚보다 큰 것이 바람직하며, 이것은 관계식 RA/RMR을 만족시킨다.

제1 테이퍼부(17a)의 두께 t1을 이와 같이 지정함으로써, 다단 테이퍼 리드층(17)의 시트 저항값은 MR막(15)의 시트 저항값보다 어느 정도 크므로, 유효 판독 트랙폭 TR은 리드층(17)의 간격 이상으로 넓게 되지 않는다. 이것에 의해 판독 트랙폭 TR을 보다 정확하게 제어할 수 있다.

또한, 자계 응답부의 중심부와 엣지부 사이에서 막 두께 방향에서의 전류 중심의 옵셋은 제1 테이퍼부(17a)의 두께 t1을 상기 관계식을 만족시키는 범위 내에서 가능한 얇게 함으로써 방지시킬 수 있다. 두께 t1보다 큰 제2 테이퍼부(17b)의 두께 t2는 리드(17)의 필요한 도전율이 얻어지도록 적합하게 설정될 수 있다. t2/t1의 값은 큰 것이 바람직한데, 이것은 갭 막의 스텝 커버리지를 개선시킬 수 있기 때문이다.

상술된 다단 테이퍼 리드층(17)은, 예를들어, 다음과 같이 형성될 수 있다. 자계 응답부에 가장 가까운 리드층(17)의 엣지에 다단 테이퍼부를 형성시키는 방법에 대해 도 3을 참조하면서 기술하기로 한다.

MR막(15) 상에는 리드층(17)을 형성하는 양호한 도체막(17')이 형성된다. 리드(17)의 플래너 형상을 갖는 양호한 도체막 상에 에칭 마스크(21)가 형성된다(도 3a). 다음에, 완만한 각 ψ를 갖는 제2 테이퍼부(17b)를 형성하기 위해, 우선 양호한 도체막(17')을, 등방성 에칭 처리하여, 예를들어, 에칭 마스크(21)의 하면측에서 언더컷(undercut)을 생성하는 방법에 의해 에칭시킨다. 도 3b에서 도시된 바와 같이, 완만한 각 ψ를 갖는 제2 테이퍼부(17b)는 양호한 도체막(17')에 의해 형성된다.

반응성 플라즈마를 사용하는 화학 건식 에칭(CDE) 방법은 상술된 등방성 에칭을 달성하는 방법으로서 적용될 수 있다. 또한 협소한 패턴을 에칭하기 위한 에칭 속도 및 능력에 대한 제어를 제공할 수 있으면 습식 에칭을 사용할 수도 있다. 마스크 제조 조건 및 에칭 조건을 일정하게 할 수만 있다면, 이온 밀링 또는 집속 이온 빔 에칭을 테이퍼 에칭으로서 반드시 배제할 필요는 없으므로, 채용할 수도 있다.

다음에, 상술된 등방성 에칭에 의해 남겨진 양호한 도체막(17')의 부분은 이방성 에칭을 행하는 방법에 의해 에칭함으로써, 급격한 각 θ를 가지며 리드(17)의 간격을 한정하는 제1 테이퍼부(17a)가 형성되고, MR막(15)의 표면이 노출된다.(도 3c)

이러한 처리 중에, 가능한 오버-밀링을 억제시키는 것이 바람직하다. 이방성 에칭을 실행함에 있어서 반도체 처리의 이방성 에칭에 유용한 반응성 이온 에칭(RIE)을 사용할 수 있으며, 이온 밀링 또는 집속 이온 빔 에칭(FIB)등을 사용할 수 있다. 그러나, 이온 밀링 또는 집속 이온 빔 에칭(FIB) 방법은 물리적인 에칭 방법이므로, RIE에 비해 열등하며, 또한 물질 선택도에 대해서는 화학 에칭 효과도 갖는다. MR막(15)의 오버-밀링을 최소화시킨다는 관점에서 보면 RIE가 적합하다.

이들 두 에칭 처리 후, 에칭 마스크(21)를 제거시킴으로써 자계 응답부에 가장 근접한 엣지에서 다단 테이퍼부를 갖는 다단 테이퍼부 리드층(17)이 얻어진다(도 3d).

에칭 마스크(21)는 등방성 에칭 마스크 및 이방성 에칭 마스크용의 단일 마스크일 수 있다. 등방성 에칭 마스크 및 이방성 에칭 마스크가 결합되면, 에칭 마스크를 가능한 적게 후퇴시키고 마스크의 하면에서 언더컷이 생성되도록 등방성 에칭에서 조건을 선택해야 한다.

에칭 마스크(21)는 등방성 에칭 후에 제거될 수 있으며, 다른 마스크가 배치될 수 있어, 리드(17) 간의 간격이 정밀하게 한정된다. 그 후에, 이방성 에칭이 행해진다. 그러나, 에칭 단계를 단순화시키는 관점에서 보면, 리드 패터닝을 단일 마스크로 완료하는 것이 바람직하다.

에칭 마스크(21)용으로 사용되는 특정 물질에 대한 특별한 제한은 없으며, 레지스트, 탄소, 규소 산화물, 알루미늄 산화물, 규소 질화물, 또는 알루미늄 질화물 등의 각종 물질을 사용할 수 있다. 레지스트 이외의 물질, 예를들어, 규소 산화물 막을 사용할 경우에는, MR막(15)상에 규소 산화물 막 및 양호한 도체막(17')의 연속 피착 후에 소망 리드 형상의 패터닝 레지스트를 형성하여, 우선적으로 패터닝 레지스트를 마스크로서 사용하여 규소 산화물 막을 패턴화시킨다. 다음에 패턴화된 규소 산화물 막을 마스크로서 사용하여 양호한 도체막(17')을 패터닝한다. 만일 규소 산화물 막의 막 두께가 마스크로서 사용된 규소 산화물 막이 리드 패터닝을 완료한 시점에 사라지도록 설정되면, 리드 패터닝의 완료 직후에 상측 재생 자기 갭 막(18)의 피착을 개시할 수 있다. 이로써 MR막(15)이 습식 처리에 노출되는 횟수를 줄일 수 있다. 그러므로, 열등한 부식 저항의 FeMn 합금 등의 MR막에 포함된 반 강자성 막을 용이하게 사용할 수 있다.

다단 테이퍼 리드층(17)은 Mo, W, Ta, Cu, Al, Nb, Ti, Au, Pt, Cr 등의 단일 금속이나 합금, 또는 이들의 합금이나 화합물, 예를들어, MoTa 합금 또는 MoW 합금 등을 포함할 수 있다. 또한, 다단 테이퍼 리드(17)는 다수의 상이한 물질의 적층으로서 형성될 수 있다. 적층막에 의해 이와 같이 다단 테이퍼 리드(17)를 제조하면, 등방성으로 용이하게 에칭되는 물질막을 MR막의 상부 상에 형성하고 이방성으로 용이하게 에칭되는 물질막을 측면에 형성하는 것이 바람직하다.

또한, 적층막을 다단 테이퍼 리드(17)로서 사용하고 CDE 및 RIE에 의해 리드 패터닝을 행하면, 이 적층막을 낮은 에칭 속도의 막에서부터 시작하는 순서로 MR막(15) 상에 CDE에 의해 형성하는 것이 바람직하다. 이러한 순서를 이용함에 따라, CDE 에칭 속도는 에칭 마스크(21)에 근접한 막에서 보다 빠르게 된다. 그러므로, 에칭 마스크(21)의 하면에 대한 언더컷팅이 용이해져, 예를들어, 약 45도 또는 그 이하의 완만한 테이퍼 각을 만드는 것이 용이해 진다. 다른 에칭 방법의 경우에도 동일하게 적용된다.

상기 실시예에 따른 차폐형 MR 헤드(20)를 제조하는 특정 방법에 대해 지금부터 설명하고자 한다.

우선, 도 4를 참조하여 제1 제조 방법에 대해 기술하기로 한다. 약 10 ㎛ 두께의 알루미나 절연체 막(12)을 ALTIC 기판(11) 상에 하지막으로서 형성한다. 알루미나 절연체 하지막(12) 상에, 예를들어, 스퍼터링 방법에 의해 약 1.5 ㎛ 두께의 CoZrNb 비정질 합금막의 하부 자기 차폐층(13)을 형성한다.

약 150㎚ 두께의 알루미나 막의 하부 판독 자기 갭 막(14)을 형성한 후에, 약 20㎚ 두께의 CoPt 막등을 경질 자성막을 피착시켜 이것을, 예를들어, 이온 밀링에 의해 패터닝 처리함으로써 규정된 형상의 바이어싱 자계 발생막(16)을 형성한다.

그 위에 MR막(15)을 형성시키고 패터닝 처리를 행한다. 그 후에, 양호한 도체막(17')으로서 약 100㎚ 두께의 Mo막을 피착시켜 리드층(17)을 형성한다. 다음에 Mo막 상에 리드층(17)의 플래너 형상을 따라 레지스트(22)를 형성하여 에칭 마스크가 형성된다(도 4a). 이 단계까지의 단계들은 도 4a에서 도시되어 있지 않다.

CF₄및 O₂가스의 혼합물을 사용한 CDE에 의해 Mo막을 규정된 깊이로 등방성 에칭함으로써 제2 테이퍼부(17b)가 형성된다. 그 후에, 나머지 레지스트(22)를 마스크로서 사용하여, 혼합된 CF₄및 O₂가스를 사용한 RIE에 의해 Mo막의 나머지 부분에 대해 이방성 에칭을 행함으로써 제1 테이퍼부(17a)가 형성됨으로써 다단 테이퍼 리드층(17)이 얻어진다(도 4b).

레지스트(22)를 제거한 후에, 자계 응답부와 리드층 쌍(17)을 포함하는 MR막(15)의 상부 상에 약 150㎚ 두께의 알루미나 막의 상측 판독 자기 갭 막(18)을 형성한다. 그 후, 그 위에 약 1.5 ㎛ 두께의 CoZrNb 비정질 합금막의 상측 자기 차폐층(19)을 형성한다. 따라서, 차폐형 MR 헤드(20)가 완성된다(도 4c).

기록/판독 헤드가 제조되면, 도 4d에서 도시된 바와 같이, 차폐형 MR 헤드(20) 상에 기록 헤드로서 유도성 코일을 형성할 수 있다. 또한 상기 자기 차폐층(19)은 유도성 기록 헤드의 하부 기록 자극으로서 작용한다.

예를들어, 상측 자기 차폐층(19)의 표면을 에칭 방법등에 의해 평편하게 한 후에, 상측 자기 차폐층(19) 상에, 예를들어, 알루미나 등의 기록 자기 갭 막(30)을 형성한다. 도면에서는 도시되지 않았지만, 기록 코일이 배면에 형성된다. 기록 자기 갭 막(30) 상에 상부 기록 자극(31)이 형성되어, 유도성 기록 헤드가 형성된다. 기록 헤드(차폐형 MR 헤드)의 트랙폭(TR)은 전형적으로 S/N 비를 고려하여 유도성 기록 헤드의 트랙폭(TW)보다 협소하게 만들기 때문에, 상부 기록 자극(31)의 폭은 도 4d에서 도시된 바와 같이, TR보다 작은 것이 바람직하다. 또한, 도 4e에서 도시된 바와 같이, 하부 기록 자극은 상부 기록 자극(31) 아래에서 돌출부로서 자극부를 가질 수 있다. 이 경우, 상부 및 하부 자극과 자기 갭을 절연체 층에 형성된 트렌치에서 준비할 수 있다.

상술된 제조 단계에 의해 처리될 수 있는 리드 물질은 W, Ta, Nb, MoTa 합금, MoW 합금 등을 포함할 수 있다. 또한, CF₄가스를 이용한 CDE와 이온 밀링을 결합함으로써 동일한 레지스트에 의해, 예를들어, MoW 합금막 및 다른 양호한 도체로 이루어지는 다단 테이퍼 리드(17)를 얻을 수 있다.

도 5를 참조하여 제2 제조 방법에 대해 기술하기로 한다.

다음에, 상술된 제1 방법에서와 동일하게, 알루미나 절연 하지막(12), 하부 자기 차폐층(13), 하부 판독 자기 갭 막(14), 바이어싱 자계 발생막(16) 및 MR막(15)을 연속하여 형성한다.

그 위에 양호한 도체막(17')으로서 약 200㎚ 두께의 W막을 형성한다. 양호한 도체막(17') 상에 에칭 마스크로서 사용되는 약 300㎚ 두께의 알루미나 막(23)을 피착한다. 다음에 알루미나 막(23) 상에 리드층(17)의 플래너 형상을 따라 레지스트(22)를 형성한다(도 5a).

레지스트(22)를 마스크로서 사용하여, 알루미나 막(23)을, 예를들어, CF₄가스, Cl₂가스, BCl₃가스 또는 Ar 가스를 사용하는 RIE에 의해 양호한 도체막(17')의 에칭 마스크로서 패턴화시킨다. 그 후, 패턴화된 알루미나 막(23)을 마스크로서 사용하여 이온 밀링의 테이퍼 에칭에 의해 W막을 규정된 깊이로 에칭함으로써 제2 테이퍼부(17b)가 형성된다. 다음에, 알루미나 막(23)을 마스크로서 사용하여 혼합된 CF₄및 O₂가스를 사용한 RIE에 의해 W막의 나머지부에 대해 이방성 에칭을 행함으로써 제1 테이퍼부(17a)가 형성되어, 다단 테이퍼 리드층(17)이 얻어진다(도 5b).

에칭 마스크로서 사용되는 알루미나 막(23)을 제거시킨 후에, 상술된 제1 방법에서와 동일한 방법으로, 상측 판독 자기 갭 막(18) 및 상측 자기 차폐층(19)을 연속하여 형성시킴으로써 차폐형 MR 헤드(20)가 얻어진다.

알루미나 막(23)의 두께를 리드의 패터닝시에 알루미나 막(23) 전체를 에칭하도록 선택하면, 제거 단계는 필요치 않다. 그러므로, 리드를 패터닝한 후에, 상측 판독 자기 갭 막(18) 및 상기 자기 차폐층(19)를 바로 형성할 수 있다.

도 6을 참조하여 제3 제조 방법에 대해 기술하기로 한다.

우선, 제1 제조 방법에서 기술된 바와 동일하게, 알루미나 절연 하지막(12), 하부 자기 차폐층(13), 하부 판독 자기 갭 막(14), 바이어싱 자계 발생막(16) 및 MR막(15)을 연속하여 형성한다.

양호한 도체막(17')으로서의 약 240㎚ 두께의 Ta막과, 제1 레지스트(22a)를 리드층(17)의 플래너 형상을 따라 형성한다(도 6a). 제1 레지스트(22a)는 CDE에서 마스크로서만 사용되기 때문에, 반드시 그 형상이 엄격히 정확할 필요는 없으며, CDE 동안 다소 후퇴하는 레지스트라도 사용할 수 있다.

제1 레지스트(22a)를 마스크로서 사용하여, CDE에 의해 Ta막을 규정된 깊이로 등방성 에칭함으로써 제2 테이퍼부(17b)가 형성된다(도 6b). 다음에, 제1 레지스트(22a)와 동일한 형상의 제2 레지스트(22b)를 형성한다(도 6c). 제2 레지스트(22b)를 마스크로서 사용하여, CF₄및 O₂혼합 가스를 사용하는 RIE에 의해 Ta막의 나머지 부분에 대해 이방성 에칭을 행함으로써 제1 테이퍼부(17a)가 형성된다. 다음에, 레지스트를 제거한 후에 다단 테이퍼 리드층(17)이 얻어진다(도 6d). 그 후, 상술된 제1 및 제2 방법과 동일하게, 상측 판독 자기 갭 막(18) 및 상측 자기 차폐층(19)을 연속 형성함으로써 차폐형 MR 헤드(20)가 얻어진다. 이들 단계를 도 6에서는 생략하였다.

다음에는 도 7을 참조하여 두 적층막(24a/24b)으로 구성된 양호한 도체막을 리드층(17)으로서 사용할 때의 제4 제조 방법에 대해 기술하기로 한다.

우선, 상술된 제1 방법과 동일하게, 알루미나 절연 하지막(12), 하부 자기 차폐층(13), 하부 판독 자기 갭 막(14), 바이어싱 자계 발생막(16) 및 MR막(15)을 연속하여 형성한다.

그 위에 제1 양호한 도체막(24a)으로서의 약 30㎚ 두께의 Al막을 피착하고, 이것에 연속하여, 약 130㎚의 Mo막의 제2 양호한 도체막(24b)을 피착한다. 리드층(17)을 플래너 형상을 따라 그 위에 레지스트(22)를 피착한다(도 7a).

레지스트(22)를 마스크로서 사용하여 CF₄가스를 사용하는 CDE에 의해 Mo막(24b)을 등방성 에칭함으로써 제2 테이퍼부(17b)가 형성된다(도 7b). 나머지 레지스트(22)를 마스크로서 사용하여 Cl-기제 가스를 사용하는 RIE에 의해 Al막(24a)을 이방성 에칭함으로써 제1 테이퍼부(17a)가 형성된다(도 7c).

레지스트(22)를 제거한 후, 상술된 제1 및 제2 방법과 동일하게, 상측 판독 자기 갭 막(18) 및 상측 자기 차폐층(19)를 연속 형성함으로써 차폐형 MR 헤드(20)가 얻어진다.

두 적층막(24a/24b)으로 이루어지는 리드는 Al/W, Al/Nb, Al/Ti, Al/Pt, Al/MoW, Al/MoTa, Al/MoSi₂, Al/WSi₂, Al/TSiO₂, Cr/Mo, Cr/W, Cr/Nb, Cr/Ti, Cr/Pt, Cr/MoW, Cr/MoTa, Cr/MoSi₂, Cr/WSi₂, Cr/TaSi₂, Au/Mo, Au/W, Au/Nb, Au/Ti, Au/Pt, Au/MoW, Au/MoTa, Au/MoSi₂, Au/Wsi₂, 및 Au/TaSi₂를 포함할 수 있다.

여러 조건하에서 이와 같은 두 적층막으로 이루어지는 리드 대한 패터닝은 혼합된 CF₄와 O₂가스를 사용하는 CDE 및 CF₄가스를 사용하는 RIE의 결합을 사용함으로써 행해질 수 있다. 예를들어, 혼합된 CF₄와 O₂가스를 사용하는 CDE 및 CF₄가스를 사용하는 RIE의 결합을 사용함으로써, W/Mo, Nb/Mo, Ti/Mo, Ti/Nb, Ti/W, Ti/MoTa, Ti/MoW, MoTa/MoW, Nb/W, Ta/Mo, Ta/Nb, Ta/W, Ta/MoTa, 또는 Ta/MoW 등의 적층막을 만족스럽게 처리할 수 있다.

3-적층막(25a/25b/25c)으로 이루어지는 양호한 도체막을 리드로서 사용하는 제5 제조 방법에 대해 도 8을 참조하면서 기술하기로 한다.

우선, 상술한 제1 방법과 동일하게, 알루미나 절연 하지막(12), 하부 자기 차폐층(13), 하부 판독 자기 갭 막(14), 바이어싱 자계 발생막(16) 및 MR막(15)을 연속하여 형성한다.

그 위에 제1 양호한 도체막(25a)으로서의 약 80㎚ 두께의 Nb, 제2 양호한 도체막(25b)으로서의 약 60㎚ 두께의 W막, 및 제3 양호한 도체막(25c)으로서의 Mo막을 연속적으로 피착시킨다. 그리고, 그 위에 리드층(17)의 플래너 형상을 따라 레지스트(22)를 형성한다(도 8a).

레지스트(22)를 마스크로서 사용하여, 혼합된 CF₄및 O₂기제 가스를 사용하는 CDE에 의해 약 160㎚의 깊이로 이방성 에칭함으로써 제2 테이퍼부(17b)가 형성된다. 이러한 처리 중에, 가스 부분 압력 비, 가스 압력, 기판 온도 및 가스 유속 등의 CDE 조건은 Nb막, W막, 및 Mo막의 각 단일층에 대한 에칭을 행할 때 에칭 속도의 관계식: rNb〈rW〈rMo를 만족시키도록 설정되며, 여기서, rNb는 Nb막의 에칭 속도이고, rW는 W막의 에칭 속도이고, rMo는 Mo막의 에칭 속도이다.

그 후, 나머지 레지스트(22)를 마스크로서 사용하여 CF₄를 사용하는 RIE에 의해 나머지 Nb막을 이방성 에칭함으로써 제1 테이퍼부(17a)가 형성된다(도 8b).

레지스트(22)를 제거한 후, 상술된 제조예에서와 동일하게 상측 판독 자기 갭 막(18) 및 상측 자기 차폐층(19)을 연속하여 형성함으로써 차폐형 MR 헤드(20)가 얻어진다.

상술된 제조 단계에 의해 처리될 수 있는 3-적층막(25a/25b/25c)을 포함하는 리드층은 Ti/W/Mo, Ta/W/Mo, Ti/MoTa/MoW, Ta/MoTa/MoW, Ti/MoW/MoTa, Ta/MoW/MoTa, Ti/Nb/Mo, 및 Ti/Nb/W를 포함한다. 또한, 이방성 에칭을 위한 F-기제 가스를 사용하는 RIE 대신에, Cl₂를 사용하는 RIE에 의해 Al/W/Mo, Al/Nb/Mo, Cr/Nb/Mo, Cr/W/Mo, Au/Nb/Mo, Au/W/Mo, Al/MoTa/MoW, Cr/MoTa/MoW, 또는 Au/MoTa/MoW 등의 3-적층막의 엣지에서 동일하게 다단 테이퍼부를 만족스럽게 형성할 수 있다.

또한, 예를들어, 테이퍼 에칭으로서 이온 밀링을 사용하더라도, 적층의 밀링 속도가 큰 순서로 MR막(15)의 측으로부터 적층된 3-적층막을 사용함으로써 리드의 엣지에서 다단 테이퍼부가 용이하게 형성된다.

본 발명의 다른 실시예에 따른 차폐형 MR 헤드에 대해서 도 9를 참조하면서 기술하고자 한다. 도 9에서 도시된 차폐형 MR 헤드(26)에서는, MR막(15)을 하부 판독 자기 갭 막(14) 상에 직접 형성하였다. 또한, MR막(15) 상에는 전기 전도율을 갖는 바이어싱 자계 발생막(16)을 형성시켜 패턴화시킴으로써 판독 트랙폭이 한정된다.

도 10에서 도시된 바와 같이, 바이어싱 자계 발생막(16) 상에는 한 쌍의 양호한 도체막(다단 테이퍼된 양호한 도체막)(17)이 형성된다. 이러한 경우, 바이어싱 자계 발생막(16) 및 양호한 도체막(17)이 결합하여 리드로서 작용한다. 나머지 구성은 상술된 실시예의 차폐형 MR 헤드(20)의 구성과 동일하다.

도 10에서 도시된 차폐형 MR 헤드(26)는, MR막으로서, 예를들어, NiO의 반강자성막(27)을 포함하는 스핀 밸브막에 적합할 수 있다. 이러한 구성에 의하면, 바이어싱 자계 발생막(16) 및 다단 테이퍼된 양호한 도체막(17)의 제1 테이퍼부는 단일 처리로 형성될 수 있으므로, 판독 트랙폭 TR이 1미크론 정도 감소된 트랙폭으로 제조되더라도 정밀하고 재현성 있게 한정될 수 있다. 또한, 바이어싱 자계 발생막(16)과 다단 테이퍼된 양호한 도체막(17)의 오정렬을 방지할 수 있다. 또한, 완만한 각 ψ를 갖는 제2 테이퍼부(17b)로 인해 박막의 상부 판독 자기 갭(18)에 의해 발생되는 양호한 도체막(17)과 상부 자기 차폐층(19) 사이에서의 전기 절연을 충분히 보장할 수 있다.

바이어싱 자계 발생막(16)을 상술된 바와 같이 MR막(15) 상에 배치하면, 양호한 도체막(17)의 엣지부를 판독 트랙 TR에 가장 근접한 바이어싱 자계 발생막(16)의 엣지부보다 다소 후방으로 할 수 있다. 그러나, 이러한 경우에서라도, 양호한 도체막(17)의 엣지부와 바이어싱 자계 발생막(16)의 엣지부 사이의 간격을 매우 짧게 할 수 있으며 또한 매우 정확하게 한정할 수 있다. 다단 테이퍼된 도체막(17)에 의해, 양호한 도체막(17)의 엣지부와 바이어싱 자계 발생막(16)의 엣지부 사이에서의 간격을 정확하게 정의할 수 있다.

또한, 전기 전도 물질의 바이어싱 자계 발생막(16) 및 양호한 도체막(17)이 MR막(15) 상에 형성되고, 이들이 리드로서 사용되면, 예를들어, 도 11에서 도시된 바와 같이, 양호한 도체막(17)의 엣지부는 바이어싱 자계 발생막(16)의 엣지부보다 판독 트랙 TR에 보다 근접하게 배치될 수 있다. 이러한 경우, 판독 트랙 TR에 가장 근접한 엣지부에 제공되는, 제1 테이퍼부(17a) 및 제2 테이퍼부(17b)로 구성되는 다단 테이퍼부는 상술된 실시예의 경우에서와 동일하게 작용한다.

또한, 도 12a에서 도시된 바와 같이, 다단 테이퍼부는 바이어싱 자계 발생막(16) 및 양호한 도체막(17)의 적층막의 판독 트랙 TR에 가장 근접한 엣지부에 대해 형성될 수 있다. 환언하자면, 바이어싱 자계 발생막(16) 및 양호한 도체막(17)은 리드로서 간주되어, 다단 테이퍼부를 리드에 형성시킬 수 있다.

도 12a의 실시예에 관하여, 제1 테이퍼부는 바이어싱 자계 발생막에 형성되며, 제2 테이퍼부는 바이어싱 자계 발생막 및 양호한 도체막에 연속하여 형성된다. 그러나, 도 12b에서 도시된 바와 같이, 제1 테이퍼부(17a)는 바이어싱 자계 발생막(16)에 형성되며, 제2 테이퍼부(17b)는 양호한 도체막에 독립하여 형성될 수 있다. 이러한 경우, 판독 트랙폭 TR은 바이어싱 자계 발생막(16) 사이에서 한정된다. 또한, 바이어싱 자계 발생막(16) 및 양호한 도체막(17)은 리드로서 간주된다.

더우기, 바이어싱 자계 발생막은 도 12c에서 도시된 바와 같이, MR막이 표면상에 피착되도록 평편한 표면을 제공할 수 있다. 이러한 경우, MR막(15)의 엣지부는 평편한 표면 상에 형성될 수 있으므로, MR막은 안정하게 피착될 수 있다. 또한, MR막은 바람직하게도 양호한 도체막 상에는 형성되지 않아 양호한 도체막 상에서 MR막의 부분을 통해 신호 자계가 검출되는 것을 방지시킬 수 있어, 바이어스 자계가 감소된다.

판독 트랙폭 TR이 바이어싱 자계 발생막(16) 사이에서 한정되므로, MR막(15)이 패턴화된 후에 양호한 도체막이 형성되면, 이 도체막을 리프트-오프 방법에 의해 패턴화시킬 수 있다.

이 실시예의 차폐형 MR 헤드(26)에 관해서, 제1 테이퍼부(17a)의 각 θ, 제2 테이퍼부(17b)의 각 ψ, 에칭 방법, 및 양호한 도체막(17)의 물질은 상기 실시예에서와 동일하다. 그러나, 제1 테이퍼부(17a)의 두께 t1에 대해서는, t1을 RA'〈RMR을 만족시키도록 설정하는 것이 바람직하며, 여기서, RA'는 바이어싱 자계 발생막(16) 및 양호한 도체막(17)의 적층막의 시트 저항이며, RMR은 MR(15)막의 시트 저항이다. 이것을 행함으로써, 판독 트랙폭은 바이어싱 자계 발생막(16)의 엣지간 또는 양호한 도체막의 엣지간에서보다 사실상 더 연장되지 않는다. 그러므로, 판독 트랙폭은 정확하게 한정될 수 있다.

상술된 바와 같이 바이어싱 자계 발생막(16) 상에 형성된 다단 테이퍼된 양호한 도체막(17)은, 예를들어, 다음과 같이 얻어질 수 있다.

우선, 도 13a에서 도시된 바와 같이, 바이어싱 자계 발생막(16) 및 양호한 도체막(17)을 형성하는 경질 자기막(16')이 반 강자성막(27)을 포함하는 스핀 밸브막 등의 MR막(15) 상에 연속하여 피착된다. 그 후, 양호한 도체막(17)의 플래너 형상(리드 형상)을 따라 에칭 마스크(21)가 피착된다.

완만한 각 ψ를 갖는 제2 테이퍼부(17b) 형성하기 위해, 에칭 마스크(21)의 하면에서 언더컷팅을 행하도록 등방성 에칭을 행한다. 등방성 에칭 후에 남아 있는 양호한 도체막(17)의 부분을 이방성 에칭함으로써 급격한 각 θ를 갖는 제1 테이퍼부(17a)가 형성되고, 양호한 도체막(17)의 간격이 한정되어 다단 테이퍼된 양호한 도체막(17)이 얻어진다(도 13b).

후속하여, 패턴화된 양호한 도체막(17)을 마스크로서 사용하여 이방성 에칭을 행함으로써 경질 자성막(16')을 패터닝한다.

에칭 마스크(21)를 제거함으로써, 판독 트랙 TR에 가장 근접한 엣지부에서 다단 테이퍼부를 갖는 다단 테이퍼된 양호한 도체막(17) 및 판독 트랙 TR을 한정하는 바이어싱 자계 발생막(16)이 얻어진다(도 13c).

상술된 에칭 처리에 따르면, 단계수를 감소시킬 수 있으며, 판독 트랙폭 TR을 정확하게 한정할 수 있다. 또한, 바이어싱 자계 발생막(16)과 다단 테이퍼된 양호한 도체막(17)의 오정렬을 방지할 수 있다.

상술된 실시예에 따른 차폐형 MR 헤드(26)를 제조하는 특정 방법에 대해 도 14를 참조하면서 기술하기로 한다.

우선, ALTIC의 기판(11) 상에 약 10 ㎛ 두께의 알루미나의 하지막(12)이 형성된다. 이 단계 이전의 단계는 도 14에서는 도시하지 않았다. 이 하지막(12) 상에 예를들어, 스퍼터링 방법을 통해 하부 자기 차폐층(13)으로서 CoZrNb의 비정질 합금막이 형성된다.

하부 판독 자기 갭 막(14)으로서 약 150㎚ 두께의 알루미나 막을 형성한 후, MR막(15)을 형성한 다음에 패터닝시킨다. 약 20㎚ 두께의 CoPt막 등의 경질 자기막(16')과 양호한 도체막(17)을 형성하는 약 200㎚ 두께의 Mo막이 연속하여 피착된다. 다음에 에칭 마스크를 형성하는 레지스트(22)가 Mo막 상에 리드의 플래너 형상에 따라 형성된다(도 14a).

후속하여, CF₄및 O₂로 이루어지는 혼합 가스를 사용하는 CDE에 의해 Mo막을 규정된 깊이로 등방성 에칭함으로써 제2 테이퍼부(17b)가 형성된다. 그 후, 레지스트(22)를 마스크로서 사용하여 CF₄및 O₂로 이루어지는 혼합 가스를 사용하는 RIE에 의해 Mo막의 나머지 부분을 이방성 에칭함으로써 제1 테이퍼부(17a)가 형성되어, 다단 테이퍼된 양호한 도체막(17)이 형성된다(도 14b). 연속하여, 동일한 레지스트(22)를 마스크로서 사용하여 이온 밀링에 의해 경질 자기막(16')을 이방성 에칭함으로써 바이어싱 자계 발생막(16)이 패터닝된다.

레지스트(22)를 제거한 후, 양호한 도체막(17)의 쌍과 MR막 상에 약 150㎚ 두께의 알루미나 막을 상부 판독 자기 갭(18)으로서 형성하고 또한 약 1.5 ㎛ 두께의 CoZrNb 비정질 합금막의 상부 자기 차폐층(19)을 형성함으로써 차폐형 MR 헤드(26)가 완성된다.

상술된 실시예에서 도시된 각 제조 방법을 이 실시예의 차폐형 MR 헤드(26)의 제조에도 적용시킬 수 있다.

상술된 바와 같이, 본 발명에 따르면, 비록 갭 막이 협소하더라도 리드와 자기 차폐층 간에서의 전기 절연을 충분히 보장할 수 있으며, 협소한 트랙폭을 정확하게 한정할 수 있다. 그러므로, 고밀도 기록 시스템에 적합한 협소한 갭, 협소한 트랙 구성의 차폐형 자기 저항 헤드를 안정하게 제공할 수 있다.

당업자라면 본 발명의 사상 및 범주 내에서는 여러 가지의 변형 및 수정 실시예가 가능하다는 것을 인식할 수 있을 것이다. 따라서, 본 발명은 첨부된 청구범위 및 균등물의 범위 내에서 행해진 모든 변형 및 수정을 망라하는 것이다.

Claims

자기 저항 변환기에 있어서, 제1 자기 차폐층과, 상기 제1 자기 차폐층 상에 형성된 제1 자기 갭 막과, 상기 제1 자기 갭 막 상에 형성되며 자계 응답부를 갖고 있는 자기 저항 막과, 상기 자기 저항 막 상에 형성되어 상기 자기 저항 막에 바이어스 자계를 공급하는 바이어싱 자계 발생막과, 상기 자기 저항 막 상에 형성된 한 쌍의 리드층으로서, 상기 자계 응답부에 가장 근접한 측 상의 상기 리드의 엣지부에서 상기 자기 저항 막의 표면에 대해 제1 각을 갖는 제1 테이퍼부와, 상기 제1 테이퍼부에 연속하며 상기 자기 저항 막의 표면에 대해 상기 제1 각보다 작은 제2 각을 갖는 제2 테이퍼부를 각기 갖고 있는 한 쌍의 리드층과, 상기 자기 저항 막 및 상기 한 쌍의 리드층을 피복하는 제2 자기 갭 막과, 상기 자기 갭 막 상에 형성된 제2 자기 차폐층을 포함하는 것을 특징으로 하는 자기 저항 변환기.
제1항에 있어서, 상기 자기 저항 막은 이방성 자기 저항 막을 포함하는 것을 특징으로 하는 자기 저항 변환기.
제1항에 있어서, 상기 자기 저항 막은 강자성층과 상기 강자성층 사이에 형성된 비자성 도전층을 구비하는 거대 자기 저항 막을 포함하는 것을 특징으로 하는 자기 저항 변환기.
제3항에 있어서, 상기 거대 자기 저항 막은 스핀 밸브 자기 저항 막을 포함하는 것을 특징으로 하는 자기 저항 변환기.
제1항에 있어서, 상기 제1 각은 약 45도 내지 약 90도 사이인 것을 특징으로 하는 자기 저항 변환기.
제1항에 있어서, 상기 제2 각은 약 10도 내지 약 60도 사이인 것을 특징으로 하는 자기 저항 변환기.
제1항에 있어서, 상기 제1 테이퍼부의 시트 저항은 상기 자기 저항 막의 시트 저항보다 작은 것을 특징으로 하는 자기 저항 변환기.
제1항에 있어서, 상기 제2 테이퍼부는 등방성 에칭면을 포함하며, 상기 제1 테이퍼부는 이방성 에칭면을 포함하는 것을 특징으로 하는 자기 저항 변환기.
제1항에 있어서, 상기 제2 테이퍼부는 다단 테이퍼부를 포함하는 것을 특징으로 하는 자기 저항 변환기.
제1항에 있어서, 상기 리드층은 다수의 막을 포함하는 것을 특징으로 하는 자기 저항 변환기.
제1항에 있어서, 상기 자기 저항 막의 엣지부는 상기 바이어싱 자계 발생막과 상기 리드층 사이에 존재하는 것을 특징으로 하는 자기 저항 변환기.
제1항에 있어서, 상기 바이어싱 자계 발생막들 사이의 간격은 상기 리드층들 사이의 간격보다 큰 것을 특징으로 하는 자기 저항 변환기.
판독/기록 헤드에 있어서, 제1항에 따른 자기 저항 변환기의 판독 헤드와 상기 판독 헤드 상에 제공된 유도성 코일의 기록 헤드를 포함하는 것을 특징으로 하는 판독/기록 헤드.
제1 자기 차폐층과, 상기 제1 자기 차폐층 상에 형성된 제1 자기 갭 막과, 상기 제1 자기 갭 막 상에 형성되며 자계 응답부를 갖고 있는 자기 저항 막과, 상기 자기 저항 막 상에 형성되어 상기 자기 저항 막에 바이어스 자계를 공급하는 한 쌍의 바이어스 자기층과, 상기 바이어스 자기층 상에 형성된 한 쌍의 리드층으로서, 상기 리드층과 상기 바이어스 자기층의 적층이 전기 리드로서 작용하며, 상기 적층은 상기 자계 응답부에 가장 근접한 측 상의 상기 적층의 엣지부에서 상기 자기 저항 막의 표면에 대해 제1 각을 갖는 제1 테이퍼부와, 상기 제1 테이퍼부에 연속하며 상기 자기 저항막의 표면에 대해 상기 제1 각보다 작은 제2 각을 갖는 제2 테이퍼부를 갖고 있는 한 쌍의 리드층과, 상기 자기 저항 막 및 상기 한 쌍의 리드층을 피복하도록 형성된 제2 자기갭 막과, 상기 제2 자기 갭 막 상에 형성된 제2 자기 차폐층을 포함하는 것을 특징으로 하는 자기 저항 변환기.
제14항에 있어서, 상기 한 쌍의 바이어스 자기층은 상기 자계 응답부에 가장 근접한 측 상에 형성되는 것을 특징으로 하는 자기 저항 변환기.
제14항에 있어서, 상기 바이어스 자기층들 사이의 간격은 상기 리드층들 사이의 간격보다 작은 것을 특징으로 하는 자기 저항 변환기.
제14항에 있어서, 상기 제1 테이퍼부는 상기 바이어스 자기층에 제공되는 것을 특징으로 하는 자기 저항 변환기.
제14항에 있어서, 상기 제1 테이퍼부는 상기 리드층에 제공되는 것을 특징으로 하는 자기 저항 변환기.
자기 저항 변환기를 제조하기 위한 방법에 있어서, 제1 자기 차폐층 상에 제1 자기 갭 막을 피착하는 단계와, 자계 응답부를 갖는 자기 저항 막을 상기 제1 자기 갭 막 상에 피착하는 단계와, 상기 자기 저항 막 상에 도전층을 형성하는 단계와, 상기 도전층 상에 자계 응답부에 대응하는 구멍을 갖는 마스크를 피착하는 단계와, 상기 마스크를 사용하는 등방성 에칭 방법에 의해 상기 도전층에 제2 테이퍼부가 형성되도록 상기 도전층을 에칭하는 단계와, 상기 마스크를 사용하는 이방성 에칭 방법에 의해 상기 도전층에 제1 테이퍼부가 형성되도록 상기 도전층의 나머지 부분을 에칭함으로써, 상기 도전층이 상기 자계 응답부에 가장 근접한 측 상의 상기 도전층의 엣지부에서 상기 자기 저항 막의 표면에 대해 제1 각을 갖는 제1 테이퍼부와, 상기 자기 저항 막의 표면에 대해 상기 제1 각보다 작은 제2 각을 갖는 제2 테이퍼부를 제공하는 에칭 단계와, 상기 자기 저항 막 및 상기 도전층을 피복하는 제2 자기 갭 막을 피착하는 단계와, 상기 제2 자기 갭 막 상에 제2 자기 차폐층을 피착하는 단계를 포함하는 것을 특징으로 하는 자기 저항 변환기의 제조 방법.
자기 저항 변환기를 제조하기 위한 방법에 있어서, 제1 자기 차폐층 상에 제1 자기 갭 막을 피착하는 단계와, 자계 응답부를 갖는 자기 저항 막을 상기 제1 자기 갭 막 상에 피착하는 단계와, 상기 자기 저항 막 상에 바이어스 자기층을 피착하는 단계와, 상기 바이어스 자기층 상에 도전층을 피착하여 상기 바이어스 자기층과 상기 도전층의 적층을 형성하는 단계와, 상기 적층 상에 자계 응답부에 대응하는 구멍을 갖는 마스크를 피착하는 단계와, 상기 마스크를 사용하는 등방성 에칭 방법에 의해 상기 적층에 제2 테이퍼부가 형성되도록 상기 적층을 에칭하는 단계와, 상기 마스크를 사용하는 이방성 에칭 방법에 의해 상기 적층에 제1 테이퍼부가 형성되도록 상기 적층의 나머지 부분을 에칭함으로써, 상기 적층이 상기 자계 응답부에 가장 근접한 측 상의 상기 적층의 엣지부에서 상기 자기 저항 막의 표면에 대해 제1 각을 갖는 제1 테이퍼부와, 상기 자기 저항 막의 표면에 대해 상기 제1 각보다 작은 제2 각을 갖는 제2 테이퍼부를 제공하는 에칭 단계와, 상기 자기 저항 막 및 상기 적층을 피복하는 제2 자기 갭 막을 피착하는 단계와, 상기 제2 자기 갭 막 상에 제2 자기 차폐층을 피착하는 단계를 포함하는 것을 특징으로 하는 자기 저항 변환기의 제조 방법.
자기 저항 변환기에 있어서, 자계 응답부를 가지며 제1 및 제2 표면을 갖는 자기 저항 막과, 상기 제1 표면 상에 형성된 한 쌍의 리드로서, 상기 한 쌍의 리드 사이의 간격이 상기 자계 응답부를 한정하며, 상기 한 쌍의 리드는 제1 테이퍼와 상기 제1 테이퍼에 연속하는 제2 테이퍼를 상기 간격을 향해 가지고 있으며, 상기 제2 테이퍼는 상기 자기 저항 막에 대해 상기 제1 테이퍼보다 큰 각을 갖는 한쌍의 리드와, 상기 자기 저항 막의 상기 제2 표면 상에 형성된 바이어싱 자계 발생막을 포함하는 것을 특징으로 하는 자기 저항 변환기.
자계 응답부를 가지며 제1 표면을 갖는 자기 저항 막과, 상기 제1 표면 상에 형성된 한 쌍의 바이어싱 자계 발생막으로서, 상기 한 쌍의 바이어싱 자계 발생막 사이의 간격이 상기 자계 응답부를 한정하며, 상기 바이어싱 자계 발생막은 제1 테이퍼와 상기 제1 테이퍼에 연속하는 제2 테이퍼를 상기 간격을 향해 가지고 있으며, 상기 제2 테이퍼는 상기 자기 저항 막에 대해 상기 제1 테이퍼보다 큰 각을 갖는 한 쌍의 바이어싱 자계 발생막과, 상기 바이어싱 자계 발생막 상에 형성된 한 싸의 리드층을 포함하는 것을 특징으로 하는 자기 저항 변환기.