KR100241416B1 - 헴트 제조방법 - Google Patents
헴트 제조방법 Download PDFInfo
- Publication number
- KR100241416B1 KR100241416B1 KR1019920004632A KR920004632A KR100241416B1 KR 100241416 B1 KR100241416 B1 KR 100241416B1 KR 1019920004632 A KR1019920004632 A KR 1019920004632A KR 920004632 A KR920004632 A KR 920004632A KR 100241416 B1 KR100241416 B1 KR 100241416B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- terminal
- electrons
- gaas layer
- gaas
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 244000025254 Cannabis sativa Species 0.000 claims abstract description 9
- 235000012766 Cannabis sativa ssp. sativa var. sativa Nutrition 0.000 claims abstract description 9
- 235000012765 Cannabis sativa ssp. sativa var. spontanea Nutrition 0.000 claims abstract description 9
- 235000009120 camo Nutrition 0.000 claims abstract description 9
- 235000005607 chanvre indien Nutrition 0.000 claims abstract description 9
- 239000011487 hemp Substances 0.000 claims abstract description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 33
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 150000003278 haem Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 헴트 제조방법에 관한 것으로, 종래의 헴트는 활성영역에서 흐르는 전자는 드레인으로 모두 흘러나가야 하나 기생전류가 전자의 흐름을 방지하여 상호 콘덕턴스가 작아지며, 같은 평면위에 단자를 형성하므로 서로간에 영향을 주고, 이들 단자들이 직각면으로 이루어져 단자 모서리의 전하밀도가 중심보다 높게 되는 점전하효과가 생기는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위하여, 각 단자들의 위치를 다르게 형성하여 전자가 수직이동케함으로써 누설전류에 의해서 상호콘덕턴스가 작아지는 것을 방지하고, 전자의 이동로를 감소시켜 소자의 스피드를 향상시키며, 또한 단자의 단면적을 곡선으로 형성하여 점전하효과를 제거할 수 있는 헴트 구조를 제조할 수 있는 것이다.
Description
제1(a)도 내지 제1(c)도는 종래 헴트 제조 공정도.
제2(a)도 내지 제2(e)도는 본 발명 헴트 제조 공정도.
제3도는 제2도에 따른 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : SI-GaAs 기판 2 : 비도핑 GaAs층
3 : 비도핑 AlGaAs층 4 : n+-AlGaAs층
5,5′ : n+-GaAs층 6 : n-GaAs층
본 발명은 헴트 제조방법에 관한 것으로, 특히 헴트(HEMT) 제조시 단위면적당 게이트, 소스, 드레인의 면적을 증가시켜 큰 값의 상호 콘덕턴스(gm)를 얻을 수 있고, 전자의 수평 이동을 수직 이동시켜 소자의 스피드를 향상시키도록 하는 헴트 제조방법에 관한 것이다.
제1(a)도 내지 제1(c)도는 종래 헴트 제조 공정도로서, 제1(a)도에 도시된 바와같이 SI-GaAs기판(1) 위에 버퍼로 사용되는 비도핑(Undoped) GaAs층(2)을 형성한 후 순차적으로 비도핑 AlGaAs층(3), n+-AlGaAS층(4) 및 n+-GaAs층(5)을 증착시키고, 이후 제1(b)도에 도시된 바와같이 상기 n+-AlGaAS층(4)까지 리세스(recess) 에칭하여 게이트(G)를 형성하고, 제1(c)도에 도시된 바와같이 상기 n+-GaAs층(5) 위에 직각면을 갖는 패드(pad)인 소스(S)와 드레인(D)을 형성하여 제조하였다.
이와같이 제조된 종래 헴트는 소스(S)에 전류를 인가하면 전자가 소스(S)에서 n+-AlGaAS층(4)을 통하여 드레인(D)으로 흐르며, 이에따라 디플레이션층인 비도핑 AlGaAs층(3)이 상기 n+-AlGaAS층(4)으로 흐르는 전자의 흐름을 조절하는데, 이때 버퍼층인 비도핑 GaAs층(2)의 특성은 소자의 상호콘덕턴스(gm) 값에 영향을 미치게 된다. 즉, 소스(S)에서 n+-AlGaAS층(4)으로 흐르는 전자는 모두 드레인(D)으로 흘러들어가야 하나 상기 비도핑 GaAs층(2)의 특성과, 그 비도핑 GaAs층(2)과 n+-AlGaAS층(4) 사이의 표면에 존재하는 스테이트(state)에 의해 기생전류(parasitic current)가 발생하여 상기 n+-AlGaAS층(4)을 통해 흐르는 전자의 흐름을 방해하므로 상호콘덕턴스(gm) 값이 낮아지는 문제점이 있으며, 소스(S), 드레인(D), 게이트(G)가 같은 평면위에 형성됨으로 인해 상호간에 영향을 주게 되는 문제점과, 또한 각 단자가 직각면 형태를 이루고 있어 각 패드(pad) 모서리의 전하밀도가 중심보다 크게 되는 점전하효과(point charge effect)가 생기는 문제점이 있었다.
본 발명은 이러한 종래의 문제점을 해결하기 위하여, 전자를 소스와 드레인의 전압차에 의해 수직 이동시켜 드레인으로 흐르게 함으로써 큰 상호콘덕턴스를 얻을 수 있을 뿐만아니라 소자의 스피드를 향상하며, 각 단자들을 분리시키고, 단면적을 곡선으로 하여 점전하효과를 제거하도록 하는 헴트제조방법을 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제2(a)도 내지 제2(e)도는 본 발명 헴트 제조 공정도로서, 제2(a)도에 도시한 바와같이 SI-GaAs기판(1)에 n+-GaAs층(5)을 형성하여 그 위에 n-GaAs층(6)을 증착한 후 순차적으로 비도핑 AlGaAs층(3), n+-AlGaAS층(4) 및 n+-GaAs층(5′)을 증착시킨 후 상기 n+-GaAs층(5′)으로부터 상기 SI-GaAs기판(1)의 소정 깊이까지 메사(Mesa) 에칭하고, 제2(b)도에 도시한 바와같이 상기 n+-GaAs층(5′) 위에 사진 식각 공정으로 소스(S)를 형성하고, 이후 제2(c)도에 도시한 바와같이 상기 n+-GaAs층(5′)부터 상기 n+-GaAs층(5)의 소정 깊이까지 사진식각공정으로 선택적 에칭한 후 드레인(D)(D′)을 형성한 다음 제2(d)도에 도시한 바와같이 상기 소스(S)와 드레인(D) 사이와, 소스(S)와 드레인(D′) 사이를 상기 n+-GaAs층(5′)부터 상기 n-GaAs층(6)의 소정 깊이까지 리세스(recess) 에칭하고, 그후 제2(e)도에 도시한 바와같이 그 리세스 에칭부분에 오믹접촉(ohmic contact)을 형성한 후 게이트(G)(G′)를 형성하여 제조한다.
이와같이 제조된 본 발명의 평면도를 제3도에 도시하였다.
상기와 같이 제조된 본 발명 헴트는 소스(S)에 전류를 인가하면 n+-AlGaAs층(4)과 비도핑 AlGaAs층(3) 사이에서 2차원 전자가스(2-Dimension Electron Gas: 이하 2DEG라 칭함)가 발생되며, 이 2DEG는 소스(S)와 드레인(D)(D′)의 전압차에 의해 수직 이동하여 소스(S) 양쪽에 형성된 드레인(D)(D′)으로 모두 빠져나간다. 즉 상기에서와 같이 2DEG가 수직으로 이동하므로 누설전류(Leakage Current)가 발생하지 않으므로 인해 높은 상호콘덕턴스(gm) 값을 얻을 수 있고, 전자의 이동로를 줄일 수 있어 소자의 스피드도 향상되는 효과가 있으며, 소스(S), 드레인(D)(D′), 게이트(G)(G′)의 위치를 달리 형성하여 상호 영향을 방지할 수 있음과 아울러 단면적을 곡선으로 형성함으로써 점전하효과를 제거할 수 있는 유용한 효과가 있는 것이다.
Claims (1)
- SI-GaAs기판(1) 위에 n+-GaAs층(5)을 형성하여 그 위에 n-GaAs층(6)을 증착한 다음 순차적으로 비도핑 AlGaAs층(3), n+AlGaAS층(4) 및 n+-GaAs층(5′)을 형성하고, 상기 n+-GaAs층(5′)부터 상기 SI-GaAs기판(1)의 소정깊이까지 메사에칭한 후, 상기 n+-GaAs층(5′) 위에 소스(S)를 형성하며, 그 소스(S) 양쪽의 상기 n+-GaAs층(5′)부터 상기 n+-GaAs층(5)의 소정깊이까지 에칭한 후 드레인(D)(D′)을 형성하고; 소스(S)와 드레인(D)(D′) 사이를 상기 n+-GaAs층(5′)부터 상기 n-GaAs층(6)까지 선택적 에칭후 게이트(G)(G′)를 형성하여 제조됨을 특징으로 하는 헴트 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920004632A KR100241416B1 (ko) | 1992-03-20 | 1992-03-20 | 헴트 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920004632A KR100241416B1 (ko) | 1992-03-20 | 1992-03-20 | 헴트 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020734A KR930020734A (ko) | 1993-10-20 |
| KR100241416B1 true KR100241416B1 (ko) | 2000-02-01 |
Family
ID=19330668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920004632A KR100241416B1 (ko) | 1992-03-20 | 1992-03-20 | 헴트 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100241416B1 (ko) |
-
1992
- 1992-03-20 KR KR1019920004632A patent/KR100241416B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930020734A (ko) | 1993-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1214575A (en) | Method of manufacturing gaas semiconductor device | |
| US5362677A (en) | Method for producing a field effect transistor with a gate recess structure | |
| US5538910A (en) | Method of making a narrow gate electrode for a field effect transistor | |
| WO1989007333A1 (en) | Vertical transistor device fabricated with semiconductor regrowth | |
| JPH0260217B2 (ko) | ||
| US5231040A (en) | Method of making a field effect transistor | |
| KR100241416B1 (ko) | 헴트 제조방법 | |
| JP3027236B2 (ja) | 半導体素子およびその製造方法 | |
| EP0394590B1 (en) | Field effect transistors and method of making a field effect transistor | |
| US5726467A (en) | Multiple narrow-line-channel fet having improved noise characteristics | |
| JPH02192172A (ja) | 超伝導トランジスタ | |
| JP3141931B2 (ja) | 電界効果トランジスタ | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPS6215861A (ja) | 半導体装置の製造方法 | |
| JPH06140637A (ja) | 電界効果型トランジスタ | |
| JPH04145629A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JP2726730B2 (ja) | 電界効果トランジスタの製法 | |
| JPH02191345A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS60116178A (ja) | 半導体装置の製造方法 | |
| JPH04212428A (ja) | 半導体装置の製造方法 | |
| JPH06177161A (ja) | 金属ショットキー接合型電界効果トランジスタの製造方法 | |
| JPS59130481A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JPH03293733A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060911 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |