KR100237899B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100237899B1
KR100237899B1 KR1019970034246A KR19970034246A KR100237899B1 KR 100237899 B1 KR100237899 B1 KR 100237899B1 KR 1019970034246 A KR1019970034246 A KR 1019970034246A KR 19970034246 A KR19970034246 A KR 19970034246A KR 100237899 B1 KR100237899 B1 KR 100237899B1
Authority
KR
South Korea
Prior art keywords
region
transistor region
forming
esd protection
impurity region
Prior art date
Application number
KR1019970034246A
Other languages
English (en)
Other versions
KR19990011232A (ko
Inventor
안재경
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970034246A priority Critical patent/KR100237899B1/ko
Priority to JP10197189A priority patent/JPH11102970A/ja
Publication of KR19990011232A publication Critical patent/KR19990011232A/ko
Application granted granted Critical
Publication of KR100237899B1 publication Critical patent/KR100237899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로서 노말트랜지스터영역과 ESD보호트랜지스터영역을 갖는 제1도전형의 반도체기판 상에 제1절연막을 형성하는 공정과, 상기 노말트랜지스터영역 및 ESD보호트랜지스터영역의 제1절연막 상에 각각 제1 및 제2게이트전극을 형성하는 공정과, 상기 제1 및 제2게이트전극의 양측면의 기판에 제2도전형의 불순물영역을 형성하는 공정과, 노말트랜지스터영역 상에 마스크층을 형성하고 상기 노출된 ESD보호트랜지스터영역에 산소(O2) 또는 불소(F) 이온을 주입하는 공정과, 상기 마스크층을 제거하고 상기 반도체기판상에 상기 제1 및 제2게이트전극과 상기 제1 및 제2불순물영역을 덮도록 고융점 금속을 증착한 후 열처리하여 상기 제1게이트전극 및 상기 제1불순물영역의 표면에 자기 정렬된 실리사이드층을 형성하고 상기 제2게이트전극 및 상기 제2불순물영역 상의 반응되지 않고 잔류하는 고융점 금속을 제거하는 공정을 구비한다. 따라서, 노말트랜지스터의 불순물영역이 얇아지지 않으므로 누설전류가 흐르는 것을 방지하며, 노말트랜지스터의 불순물영역 및 게이트전극 상의 마스크층을 완전히 제거할 수 있어 실리사이드층의 형성을 억제하는 것을 방지하고, 또한, ESD보호트랜지스터영역과 노말트랜지스터영역의 층간절연층을 균일한 두께로 형성하므로 접촉창의 형성이 용이할 뿐만 아니라 ESD보호트랜지스터영역 내의 접촉창의 종횡비를 감소시켜 전극의 형성이 용이하다.

Description

반도체장치의 제조방법
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히, 실리사이드(silicide) 공정시 정전방전(Electrostatic discharge:이하, ESD라 칭함) 보호트랜지스터에 실리사이드가 형성되는 것을 방지할 수 있는 반도체장치의 제조방법에 관한 것이다.
반도체장치가 고집적화됨에 따라 소오스 및 드레인영역으로 이용되는 불순물영역과 배선 폭이 감소되고 있다. 이에 따라, 반도체장치는 불순물영역 및 배선의 저항이 증가하여 동작 속도가 저하되는 문제점이 발생되었다.
그러므로, 반도체장치 내의 소자들의 배선을 알루미늄 합금 및 텅스텐 등의 저저항 물질로 형성하거나, 또는, 게이트전극과 같이 다결정실리콘으로 형성하는 경우에 실리사이드층을 형성하여 저항을 감소시킨다. 상기에서 다결정실리콘으로 형성된 게이트전극에 실리사이드층을 형성할 때 불순물영역의 표면에도 실리사이드층을 형성하여 저항을 감소시킨다.
그러나, 반도체장치의 입출력단자는 과도전압 또는 얇은 게이트산화막으로 인한 항복전압(breakdown voltage)의 저하 등에 따른 정전방전에 의해 파괴되기 쉽다. 즉, 드레인영역이 저저항의 실리사이드층을 갖는다면 인가되는 전압이 고루 분산되지 않고 LDD(Lightly Doped Drain) 영역에 집중되어 반도체소자가 파괴된다. 그러므로, 입출력단자에 소오스 및 드레인영역으로 이용되는 불순물영역과 다결정실리콘으로 형성된 게이트전극의 저항을 크게하여 인가되는 전압을 고루 분산시켜 정전방전 파괴를 방지하는 ESD보호트랜지스터를 형성하였다.
제1(a)도 내지 제1(e)도는 종래 기술에 따른 반도체장치의 제조공정도이다.
제1(a)도를 참조하면, P형의 반도체기판(11)의 소정 부분에 LOCOS(Local Oxidation of Silicon) 방법 등에 의해 필드산화막(13)을 형성하여 소자의 활성영역, 즉, 내부 회로의 노말트랜지스터가 형성될 영역(R1)과 입출력단자의 ESD보호트랜지스터가 형성될 영역(R2)을 한정한다.
제1(b)도를 참조하면, 반도체기판(11)의 표면을 열산화하여 게이트산화막(15)을 형성한다. 그리고, 필드산화막(13) 및 게이트산화막(15)의 상부에 불순물이 도핑된 다결정실리콘 또는 비정질실리콘을 증착하고 패터닝하여 내부 회로의 노말트랜지스터영역(R1)에 제1게이트전극(17)와 입출력단자의 ESD보호트랜지스터영역(R2)에 제2게이트전극(18)를 한정한다. 반도체기판(11)에 제1 및 제2게이트전극(17)(18)를 마스크로 사용하여 아세닉(As) 또는 인(P) 등의 N형 불순물을 저농도로 이온 주입하여 LDD 구조를 형성하기 위한 저농도영역(19)을 형성한다.
제1(c)도를 참조하면, 제1 및 제2게이트전극(17)(18)의 측면에 측벽(21)을 형성한다. 상기에서 측벽(21)을 반도체기판(11)상에 제1 및 제2게이트전극(17)(18)를 덮도록 산화실리콘을 증착하고 에치백(etchback)하여 형성한다. 그리고, 제1 및 제2게이트전극(17)(18)와 측벽(21)을 마스크로 사용하여 반도체기판(11)에 아세닉(As) 또는 인(P) 등의 N형 불순물을 고농도로 이온 주입하여 노말트랜지스터와 ESD보호트랜지스터의 소오스 및 드레인영역으로 이용되는 제1 및 제2불순물영역(23)(24)을 저농도영역(19)과 중첩되게 형성된다.
제1(d)도를 참조하면, 반도체기판(11) 상에 제1 및 제2게이트전극(17)(18)를 덮도록 산화실리콘을 증착한다. 그리고, 산화실리콘을 ESD보호트랜지스터영역(R2)에만 잔류하고 노말트랜지스터영역(R1)이 노출되도록 패터닝하여 마스크층(25)을 형성한다. 반도체기판(11) 상에 제1게이트전극(17)와 마스크층(25)을 덮도록 Ti, W, Mo, Co, Ta 또는 Pt 등의 고융점 금속을 증착한 후 열처리하여 제1게이트 전극(17) 및 제1불순물영역(23)의 표면에 자기 정렬된 실리사이드층(27)을 형성한다. 이 때, 실리사이드층(27)은 측벽(21)에 의해 제1게이트전극(17)의 측면에 형성되지 않을 뿐만 아니라 마스크층(25)에 의해 제2게이트전극(18) 및 제2불순물영역(24)의 표면에도 형성되지 않는다.
제1(e)도를 참조하면, 반도체기판(11) 상에 제1게이트전극(17)와 마스크층(25)을 덮도록 산화실리콘을 증착하여 층간절연층(28)을 형성한다. 그리고, 층간절연층(28)을 패터닝하여 제1불순물영역(23)상의 실리사이드층(27)과 제2불순물영역(24)을 노출시키는 접촉창을 형성한다. 그 다음, 접촉창을 통해 실리사이드층(27) 및 제2불순물영역(24)과 접촉되는 전극(29)을 형성한다.
그러나, 상술한 종래의 반도체장치의 제조방법은 노말트랜지스터영역 상의 산화실리콘을 식각하여 ESD보호트랜지스터영역에 마스크층을 형성할 때 과도식각(overetch) 또는 과소식각(underetch)될 수 있다. 상기에서 과도식각되면 노말트랜지스터의 소오스 및 드레인영역으로 이용되는 불순물영역이 얇아지므로 누설전류가 흐르며, 과소식각되면 마스크층을 이루는 산화실리콘이 불순물영역 및 게이트전극 상에 잔류하게 되어 실리사이드층이 형성되는 것을 억제하는 문제점이 있었다. 또한, 마스크층에 의해 ESD보호트랜지스터영역과 노말트랜지스터영역의 층간절연층이 두께가 다르게 형성되므로 접촉창을 균일하게 형성하기 어려울 뿐만 아니라 ESD보호트랜지스터영역의 접촉창의 종횡비가 커져 전극의 형성이 어려운 문제점이 있었다.
따라서, 본 발명의 목적은 노말트랜지스터의 불순물영역이 얇아져 누설전류가 흐르는 것을 방지할 수 있는 반도체장치의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 노말트랜지스터의 불순물영역 및 게이트전극 상에만 실리사이드층을 용이하게 형성할 수 있는 반도체장치의 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 ESD보호트랜지스터영역과 노말트랜지스터영역의 층간절연층을 균일한 두께로 형성할 수 있는 반도체장치의 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 ESD보호트랜지스터영역의 접촉창의 종횡비를 감소시킬 수 있는 반도체장치의 제조방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은 노말트랜지스터영역과 ESD보호트랜지스터영역을 갖는 제1도전형의 반도체기판 상에 제1절연막을 형성하는 공정과, 상기 노말트랜지스터영역 및 ESD보호트랜지스터영역의 제1절연막 상에 각각 제1 및 제2게이트전극을 형성하는 공정과, 상기 제1 및 제2게이트전극의 양측면의 기판에 제2도전형의 불순물영역을 형성하는 공정과, 노말트랜지스터영역 상에 마스크층을 형성하고 상기 노출된 ESD보호트랜지스터영역에 산소(O2) 또는 불소(F) 이온을 주입하는 공정과, 상기 마스크층을 제거하고 상기 반도체기판 상에 상기 제1 및 제2게이트전극과 상기 제1 및 제2불순물 영역을 덮도록 고융점 금속을 증착한 후 열처리하여 상기 제1게이트전극 및 상기 제1불순물영역의 표면에 자기 정렬된 실리사이드층을 형성하고 상기 제2게이트전극 및 상기 제2불순물영역 상의 반응되지 않고 잔류하는 고융점 금속을 제거하는 공정을 구비한다.
제1(a)도 내지 제1(e)도는 종래 기술에 따른 반도체장치의 제조 공정도.
제2(a)도 내지 제2(f)도는 본 발명에 따른 반도체장치의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
31 : 반도체기판 33 : 필드산화막
35 : 게이트산화막 37, 38 : 제1 및 제2게이트전극
39 : 저농도영역 41 : 측벽
43, 44 : 제1 및 제2불순물영역 45 : 마스크층
47 : 이온주입영역 49 : 실리사이드층
51 : 층간절연층 53 : 전극
R1 : 노말트랜지스터영역 R2 : ESD보호트랜지스터영역
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2(a)도 내지 제2(f)도는 본 발명에 따른 반도체장치의 제조공정도이다.
제2(a)도를 참조하면, P형의 반도체기판(31)의 소정 부분에 LOCOS 방법 등에 의해 필드산화막(33)을 형성하여 활성영역, 즉, 내부 회로의 노말트랜지스터가 형성될 영역(R11)과 입출력단자의 ESD보호트랜지스터가 형성될 영역(R12)을 한정한다.
제2(b)도를 참조하면, 반도체기판(31)의 표면을 열산화하여 게이트산화막(35)을 형성한다. 그리고, 필드산화막(33) 및 게이트산화막(35)의 상부에 불순물이 도핑된 다결정실리콘 또는 비정질실리콘을 화학기상증착(Chemical Vapor Deposition:이하, CVD라 칭함) 방법으로 증착한 후 포토리쏘그래피(photolithography) 방법으로 패터닝하여 내부 회로의 노말트랜지스터영역(R11)에 제1게이트전극(37)와 입출력 단자의 ESD보호트랜지스터영역(R12)에 제2게이트전극(38)를 한정한다. 반도체기판(31)에 제1 및 제2게이트전극(37)(38)를 마스크로 사용하여 아세닉(As) 또는 인(P) 등의 N형 불순물을 저농도로 이온 주입하여 LDD 구조를 형성하기 위한 저농도영역(39)을 형성한다.
제2(c)도를 참조하면, 반도체기판(31)상에 제1 및 제2게이트전극(37)(38)를 덮도록 산화실리콘을 CVD 방법으로 증착한다. 그리고, 산화실리콘을 반도체기판(31)과 제1 및 제2게이트전극(37)(38)의 표면이 노출되도록 반응성이온식각(Reactive Ion Etching:이하, RIE라 칭함) 방법 등으로 에치백(etchback)하여 제1 및 제2게이트전극(37)(38)의 측면에 측벽(41)을 형성한다. 그리고, 제1 및 제2게이트전극(37)(38)와 측벽(41)을 마스크로 사용하여 반도체기판(31)에 아세닉(As) 또는 인(P)등의 N형 불순물을 고농도로 이온 주입하여 노말트랜지스터와 ESD보호트랜지스터의 소오스 및 드레인영역으로 이용되는 제1 및 제2불순물영역(43)(44)을 저농도영역(39)과 증척되게 형성된다.
제2(d)도를 참조하면, 반도체기판(31) 상에 제1 제2게이트전극(37)(38)를 덮도록 포토레지스트를 도포한 후 노광 및 현상하여 노말트랜지스터영역(R11)에만 잔류하고 ESD보호트랜지스터영역(R12)이 노출되도록 패터닝하여 마스크층(45)을 형성한다. 그리고, 마스크층45)이 형성되지 않아 노출된 ESD보호트랜지스터영역(R12)에 산소(O2) 또는 불소(F)를 2~30KeV 정도의 에너지와 1×1011~1×1014/cm2정도의 도우즈로 이온주입하여 제2게이트전극(38)와 제2불순물영역(44)에 이온주입영역(47)을 형성한다. 이 때, 노말트랜지스터영역(R11)의 제1게이트전극(37) 및 제1불순물영역(43)은 마스크층(45)에 의해 이온이 주입되지 않는다. 상기에서, 마스크층(45)을 포토레지스트를 도포한 후 노광 및 현상하여 형성하므로 노말트랜지스터영역(R11) 및 ESD보호트랜지스터영역(R12)의 반도체기판(31)의 표면이 손상되지 않는다.
제2(e)도를 참조하면, 마스크층(45)을 제거한다. 그리고, 반도체기판(31) 상에 제1 및 제2게이트전극(37)(38)와 제1 및 제2불순물영역(43)(44)을 덮도록 Ti, W, Mo, Co, Ta 또는 Pt 등의 고융점 금속을 증착한 후 열처리하여 제1게이트 전극(37) 및 제1불순물영역(43)의 표면에 자기 정렬된 실리사이드층(49)을 형성한다. 이 때, 제2게이트전극(38)와 제2불순물영역(44)은 이온주입영역(47) 내에 주입된 산소(O2) 또는 불소(F)에 의해 증착된 고융점 금속과 반응되지 않아 실리사이드층(49)이 형성되지 않는다. 또한, 제1 및 제2게이트전극(37)(38)의 측면도 측벽(41)에 의해 증착된 고융점 금속과 반응되지 않아 실리사이드층(49)이 형성되지 않는다. 또한, 이온주입영역(47) 내의 산소(O2) 또는 불소(F)는 열처리시 확산되어 제2게이트전극(38) 및 제2불순물영역(44)의 저항을 증가시켜 ESD보호트랜지스터의 특성을 향상시킨다. 그리고, 실리사이드층(49)이 형성되지 않고 잔류하는 고융점 금속을 제거한다.
제2(f)도를 참조하면, 반도체기판(31) 상에 제1 및 제2게이트전극(37)(38)을 덮도록 산화실리콘을 CVD 방법으로 증착하여 층간절연층(51)을 형성한다. 그리고, 층간절연층(51)을 패터닝하여 제1불순물영역(43) 상의 실리사이드층(49)과 제2불순물영역(44)을 노출시키는 접촉창을 형성한다. 이 때, 층간절연막(41)은 노말트랜지스터영역(R1) 및 ESD보호트랜지스터영역(R2)에서 균일한 두께로 형성되므로 접촉창의 형성이 용이하다. 그 다음, 접촉창을 통해 실리사이드층(49) 및 제2불순물영역(44)과 접촉되는 전극(53)을 형성한다. 이 때, ESD보호트랜지스터영역(R2) 내의 접촉창의 종횡비가 감소되므로 전극(53)의 형성이 용이하다.
상술한 바와 같이 본 발명에 따른 반도체장치의 제조방법은 반도체기판 상의 ESD보호트랜지스터영역에만 산소(O2) 또는 불소(F)를 이온주입하여 실리사이드를 형성하므로 노말트랜지스터의 불순물영역 및 게이트전극 상에만 실리사이드층을 용이하게 형성할 수 있다. 이 때문에 노말트랜지스터의 게이트저항을 감소시키지 않으면서 ESD보호트랜지스터의 게이트저항을 증가시켜 인가되는 전압을 고루 분산시켜 정전방전 파괴를 방지할 수 있다.
그리고, 노말트랜지스터영역과 ESD보호트랜지스터영역 상에 제1 및 제2게이트전극을 덮도록 층간절연층을 형성하므로, 이 층간절연층의 균일한 두께로 형성된다. 이에 따라, ESD보호트랜지스터영역 내의 접촉창의 종횡비를 감소시킨다.
또한, ESD보호트랜지스터영역에만 산소(O2) 또는 불소(F)를 이온주입하기 위해 노말트랜지스터영역에 포토레지스트로 이루어진 마스크층을 형성하므로 이온주입 후 마스크층 제거시 노말트랜지스터의 불순물영역이 얇아지는 것을 방지한다. 그러므로, 불순물영역에 누설전류가 흐르는 것을 방지할 수 있다.

Claims (4)

  1. 노말트랜지스터영역과 ESD보호트랜지스터영역을 갖는 제1도전형의 반도체기판 상에 제1절연막을 형성하는 공정과, 상기 노말트랜지스터영역 및 ESD보호트랜지스터영역의 제1절연막 상에 각각 제1 및 제2게이트전극을 형성하는 공정과, 상기 제1 및 제2게이트전극의 양측면의 기판에 제2도전형의 불순물영역을 형성하는 공정과, 노말트랜지스터영역 상에 마스크층을 형성하고 상기 노출된 ESD보호트랜지스터영역에 산소(O2) 또는 불소(F) 이온을 주입하는 공정과, 상기 마스크층을 제거하고 상기 반도체기판상에 상기 제1 및 제2게이트전극과 상기 제1 및 제2불순물영역을 덮도록 고융점 금속을 증착한 후 열처리하여 상기 제1게이트전극 및 상기 제1불순물영역의 표면에 자기 정렬된 실리사이드층을 형성하고 상기 제2게이트전극 및 상기 제2불순물영역 상의 반응되지 않고 잔류하는 고융점 금속을 제거하는 공정을 구비하는 반도체장치의 제조방법.
  2. 제1항에 있어서 상기 결과물 전면에 제2절연막을 형성하는 공정과, 상기 제2절연막을 선택적으로 제거하여 상기 노말트랜지스터영역의 실리사이드층과 ESD보호트랜지스터영역의 불순물영역을 노출시키는 접촉창을 형성하는 공정과, 상기 접촉창을 통해 상기 실리사이드층 및 상기 불순물영역과 접촉되는 전극을 형성하는 공정을 더 구비하는 반도체장치의 제조방법.
  3. 제1항에 있어서 상기 마스크층을 포토레지스트로 형성하는 반도체장치의 제조방법.
  4. 제1항에 있어서 상기 이온을 2~30KeV의 에너지와 1×1011~1×1014/cm2의 도우즈로 주입하는 반도체장치의 제조방법.
KR1019970034246A 1997-07-22 1997-07-22 반도체장치의 제조방법 KR100237899B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970034246A KR100237899B1 (ko) 1997-07-22 1997-07-22 반도체장치의 제조방법
JP10197189A JPH11102970A (ja) 1997-07-22 1998-07-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970034246A KR100237899B1 (ko) 1997-07-22 1997-07-22 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR19990011232A KR19990011232A (ko) 1999-02-18
KR100237899B1 true KR100237899B1 (ko) 2000-01-15

Family

ID=19515290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034246A KR100237899B1 (ko) 1997-07-22 1997-07-22 반도체장치의 제조방법

Country Status (2)

Country Link
JP (1) JPH11102970A (ko)
KR (1) KR100237899B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319613B1 (ko) * 1999-04-08 2002-01-05 김영환 반도체 소자 및 그 제조방법
US6436747B1 (en) 1999-04-21 2002-08-20 Matsushita Electtric Industrial Co., Ltd. Method of fabricating semiconductor device
JP4437352B2 (ja) 2000-02-29 2010-03-24 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
KR100368310B1 (ko) * 2000-12-29 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20030001973A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 정전기 보호소자를 구비한 반도체 장치의 제조방법
KR100435897B1 (ko) * 2001-12-27 2004-06-12 동부전자 주식회사 반도체 소자의 선택적 샐리사이드층 형성 방법
KR100970097B1 (ko) * 2003-04-29 2010-07-16 매그나칩 반도체 유한회사 정전 방전 소자를 구비한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
JPH11102970A (ja) 1999-04-13
KR19990011232A (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
US5516717A (en) Method for manufacturing electrostatic discharge devices
KR0140464B1 (ko) 실리사이드 전극을 갖는 반도체장치의 제조방법
US5532178A (en) Gate process for NMOS ESD protection circuits
KR100286731B1 (ko) 플래시메모리제조방법
KR100310907B1 (ko) 반도체장치및그제조방법
JP2007250734A (ja) シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法
KR100237899B1 (ko) 반도체장치의 제조방법
US7585733B2 (en) Method of manufacturing semiconductor device having multiple gate insulation films
US6087238A (en) Semiconductor device having reduced-width polysilicon gate and non-oxidizing barrier layer and method of manufacture thereof
KR100311498B1 (ko) 반도체 소자의 이중 게이트 형성방법
US5985712A (en) Method of fabricating field effect transistor with an LDD structure
KR0144413B1 (ko) 반도체소자 및 그 제조방법
KR100269613B1 (ko) 반도체장치의 제조방법
JP3196241B2 (ja) 半導体装置の製造方法
KR100299896B1 (ko) 반도체장치제조방법
KR100265997B1 (ko) 반도체장치의제조방법
KR100503743B1 (ko) 반도체 소자 제조 방법
KR0166856B1 (ko) 반도체소자 제조방법
KR0151039B1 (ko) 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법
JP3380069B2 (ja) Ｍｏｓ半導体装置の製造方法
KR100292052B1 (ko) 반도체장치의제조방법
KR100542980B1 (ko) 엘디디영역을 갖는 씨모스 박막 트랜지스터의 제조방법
JPH08279509A (ja) 半導体装置の製造方法
KR20000039155A (ko) 정전방전 방지 트랜지스터 및 그 제조방법
JPH0485833A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070914

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee