KR100233969B1 - 에러 정정회로 - Google Patents

에러 정정회로 Download PDF

Info

Publication number
KR100233969B1
KR100233969B1 KR1019940031484A KR19940031484A KR100233969B1 KR 100233969 B1 KR100233969 B1 KR 100233969B1 KR 1019940031484 A KR1019940031484 A KR 1019940031484A KR 19940031484 A KR19940031484 A KR 19940031484A KR 100233969 B1 KR100233969 B1 KR 100233969B1
Authority
KR
South Korea
Prior art keywords
data
error correction
bit
unit
loss period
Prior art date
Application number
KR1019940031484A
Other languages
English (en)
Other versions
KR950015345A (ko
Inventor
다까다마사유끼
야마따오사무
구로따또루
야마자끼코이찌
Original Assignee
닛폰 호소 교카이
오까다 마사하루
가부시끼가이샤 닛본 콘럭스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛폰 호소 교카이, 오까다 마사하루, 가부시끼가이샤 닛본 콘럭스 filed Critical 닛폰 호소 교카이
Publication of KR950015345A publication Critical patent/KR950015345A/ko
Application granted granted Critical
Publication of KR100233969B1 publication Critical patent/KR100233969B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum

Abstract

본 발명의 에러 정정 회로에서, 데이타 소실이 검출되었을 때, 데이타 소실 기간 동안 모두 "1" 또는 "0" 비트로 이루어진 대체 데이타를 생성하고 이 데이타 소실 기간 동안의 소실 데이타를 대체한다. 이후, 대체 데이타를 포함하는 모든 데이타를 사전결정된 에러 정정 시스템으로 복호하여 정정된 데이타를 생성한다.

Description

에러 정정 회로
제1도는 본 발명에 따른 에러 정정 회로의 일 실시예를 도시한 블럭도.
제2도는 종래의 시스템을 적용했을 경우, 한 트랙상의 비트가 "1"로 되어 있는 비율과 정정가능한 버스트(burst) 길이와의 관계를 도시한 그래프.
제3도는 본 발명의 에러 정정 시스템을 적용했을 경우, 한 트랙상의 비트가 "1"로 되어 있는 비율과 정정가능한 버스트 길이와의 관계를 도시한 그래프.
제4도는 NRZ 부호화 시스템, MFM 부호화 시스템, MFM-RZ 부호화 시스템을 도시한 타이밍도.
제5도는 NRZ 부호화 시스템, MFM 부호화 시스템, MFM-RZ 부호화 시스템에서 발생하는 데이타 소실 문제를 도시한 타이밍도.
제6도는 본 발명에 따른 에러 정정 회로의 다른 실시예를 도시한 블럭도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 에러 정정 회로 2 : 데이타 판독부
3 : 타이밍 재생부 4 : 데이타 소실 기간 검출부
5 : 272-비트 소실 플래그 메모리부
6 : 272-비트 데이타 메모리부
7, 7a, 7b : 제어부 8, 8a, 8b : 에러 정정부
9, 9a, 9b : 신드롬 체크부 10 : 전환 스위치부
본 발명은 정보 기록 매체상에 기록되는 데이타의 에러를 정정하는 에러 정정 회로에 관한 것으로, 특히 MFM-RZ 부호화 시스템을 이용하여 추후기록형 정보 기록 매체(information-writable recording medium)(예를 들면, 광 카드 등)상에 기록되는 데이타의 에러를 정정하기 위한 에러 정정 회로에 관한 것이다.
광 카드 등의 추후기록형 정보 기록 매체상에 데이타를 기록하고 그로부터 데이타를 재생하는 동작을 위한 부호화 시스템으로서, NRZ(non-return-to-zero) 부호화 시스템, MFM(modified frequency modulation) 부호화 시스템, MFM-RZ(modified frequency modulation-return-to-zero) 부호화 시스템과 같은 다양한 종류의 부호화 시스템이 알려져 있다.
이들 NRZ 부호화 시스템, MFM 부호화 시스템, MFM-RZ 부호화 시스템중 어느 하나에서 정보 기록 매체상에 기록되어 있는 데이타를 판독하기 위해, 데이타를 에러 정정 회로에 입력하여 데이타의 에러를 정정한다. 만일 신드롬(syndrome)이 "0"을 나타내면, 에러 정정이 성공한 것이므로 정확한 데이타가 얻어질 수 있고, 신드롬이 "1"을 나타내면, 에러 정정은 실패한 것이다.
제4도는, NRZ 부호화 시스템, MFM 부호화 시스템 및 MFM-RZ 부호화 시스템의 부호화를 도시하는 타이밍도이다.
제4도의 스테이지(a)는 기록될 데이타 비트 시퀀스를 나타내고, 제4도의 스테이지 (b)는 데이타에 대한 NRZ 부호화 시스템의 기록 동작을 나타내며, 제4도의 스테이지 (c)는 데이타에 대한 MFM 부호화 시스템의 기록 동작을 나타내고, 또한 제4도의 스테이지 (d)는 데이타에 대한 MFM-RZ 부호화 시스템의 기록 동작을 각각 나타낸다.
NRZ 부호화 시스템에 있어서, 기록을 위해 공급되는 전류의 극성은 데이타 비트 시퀀스에 따라 변화한다. 예를 들면, 제4도의 스테이지 (a) 및 스테이지(b)에 도시한 바와 같이, 기록될 비트(이하, 기록 대상 비트라 함)가 "1"일 때, 기록 전류는 순방향(양의 방향)으로 흐르는 한편, 기록 대상 비트가 "0"일 때, 기록 전류는 역방향(음의 방향)으로 흐른다. 따라서, 이 부호화 시스템은 전류가 0이 되는 기간 없이 데이타 기록 동작을 수행하므로, 기록 밀도를 향상시킨다.
MFM 부호화 시스템에 있어서는, 데이타 비트 시퀀스에 따라서 기록용의 자화 반전이 제어된다. 예를 들면, 제4도의 스테이지 (a) 및 스테이지 (c)에 도시한 바와 같이, 기록 대상 비트가 "1"인 경우 자화 반전이 수행되고, 기록 대상 비트가 "0"이고 "0"비트가 후속하지 않는 경우(즉, 기록 대상 비트의 다음 비트가 "0"이 아닌 경우), 자화 반전이 수행되지 않으며, 기록 대상 비트가 "0"이고 "0"비트가 적어도 1개 이상 후속하는 경우(즉, 적어도 기록 대상 비트 다음의 비트가 "0"인 경우), 자화 반전이 수행되어, 기록 밀도가 향상되고 자기 동기 클럭 부호의 재생이 가능하게 된다.
MFM-RZ 부호화 시스템에 있어서는, 상기 MFM 부호화 시스템에서 얻어진 비트의 상승 및 하강에 따라서 기록용의 전류 공급이 제어된다. 예를 들면, 제4도의 스테이지 (a) 및 (d)에 도시한 바와 같이, 비트의 상승 또는 하강시에, 사전결정된 기간(비트 폭) 동안 전류가 흐른다. 따라서, 데이타가 판독될 때 자기 동기 클럭 신호의 재생이 쉽게 수행될 수 있고, 데이타 판독 타이밍의 재생이 쉽게 수행될 수 있다. 이러한 MFM-RZ 부호화 시스템에서는, 데이타 기간의 중심에서 데이타 비트가 판독되는 경우, 데이타 기간 중심에 리딩 에지가 있으면, "1"로 판단되고, 리딩 에지가 없으면 "0"으로 판단된다.
상술한 바와 같은 에러 정정 회로에서, 정보 기록 매체가 스크래치되거나 하면, 이 스크래치로 인해서 기록 매체가 부분적으로 손상되어 에지를 검출하는 것을 방해한다. 이로 인해, 연속적으로 데이타가 소실되는 데이타 소실 영역이 생기게 된다. 제5도는 데이타 소실을 설명하기 위한 타이밍도로서, 스테이지 (a) 내지 (d)는 제4도의 스테이지 (a) 내지 (d)와 동일하며, 스테이지 (e)가 데이타 소실을 나타낸다. 예를 들어, 제5도의 스테이지 (e)에 도시한 바와 같이, 데이타 소실 영역에서 데이타는 계속해서 소실되며, 이러한 데이타 소실 영역에서는 에러 정정 회로에 의한 에러 정정이 수행될 수 없다.
따라서, 상술한 바와 같은 에러 정정 회로에 있어서, 데이타 소실 영역이 발생했을 때, 에러 정정은 일반적으로 데이타 소실 영역내(데이타 소실 기간 동안)의 모든 데이타를 "0"으로 설정함으로써 수행되어 데이타의 복호를 가능하게 한다.
이와 같이 모든 소실 데이타를 "0"으로 설정하는 방법은 원래의 데이타가 모두 "0"인 경우 어떤 에러도 없이 모든 데이타를 복호할 수 있지만, 원래의 데이타가 "1"인 경우, 에러 정정이 이루어지지 않게 된다.
즉, 정보 기록 매체상의 스크래치로 인해 데이타가 소실된 경우, 원래의 데이타가 "0"이면 에러율을 작게 할 수 있지만, 원래의 데이타가 "1"이면 에러율이 높게 된다. 따라서, 데이타 에러율은 원래의 데이타 내용에 의존하게 된다.
따라서 본 발명의 목적은 정보 기록 매체상에서 스크래치 등으로 인해 원래의 데이타가 연속적으로 소실되는 때에도, 원래의 데이타 내용에 따라서 복호 동작시에 에러율이 변하지 않도록 방지함으로써, 에러 정정 능력을 크게 향상시킬 수 있는 에러 정정 회로를 제공하는데 있다.
상기의 목적을 달성하기 위해, 본 발명의 한 측면에 따르면, 정보 기록 매체로부터 판독된 데이타를 사전결정된 에러 정정 시스템으로 복호하는 에러 정정 회로가 제공되는데, 이 에러 정정 회로는 정보 기록 매체로부터 판독된 데이타의 적어도 일부가 소실될 때 이 데이타 소실을 검출하는 데이타 소실 기간 검출부와, 이 데이타 소실 기간 검출부에 의해서 데이타 소실이 검출된 경우, 데이타 소실 기간 동안 모든 비트가 "1" 또는 "0"으로 된 대체 데이타를 생성하는 대체 데이타 생성부와, 상기 정보 기록 매체로부터 판독된 데이타중 데이타 소실 기간 동안의 소실 데이타를 대체 데이타 생성부에서 얻은 대체 데이타로 대체한 후, 사전결정된 에러 정정 시스템으로 데이타를 복호하여 정정된 데이타를 생성하는 에러 정정부를 포함한다.
또한, 본 발명의 두번째 측면에 따르면, 정보 기록 매체로부터 판독된 데이타를 사전결정된 에러 정정 시스템으로 복호하는 에러 정정 회로가 제공되며, 이 에러 정정 회로는 상기 정보 기록 매체로부터 판독된 데이타의 적어도 일부가 소실되었을 때 이 데이타 소실을 검출하는 데이타 소실 기간 검출부와, 이 데이타 소실 기간 검출부에 의해서 데이타 소실이 검출된 경우, 데이타 소실 기간 동안 모든 비트가 "1" 또는 "0"으로 된 대체 데이타를 생성하는 대체 데이타 생성부와 상기 정보 기록 매체로부터 판독된 데이타를 사전결정된 에러 정정 시스템으로 복호하여 정정된 데이타를 생성하거나, 이 에러 정정이 실패했을 경우 정보 기록 매체로부터 판독된 데이타중 데이타 소실 기간 동안의 소실 데이타를 대체 데이타 생성부에서 얻은 대체 데이타로 대체한 후, 사전결정된 에러 정정 시스템으로 데이타를 복호하여 정정된 데이타를 생성하는 에러 정정부를 포함한다.
본 발명의 첫번째 측면에 따른 에러 정정 회로에 의하면, 정보 기록 매체로부터 판독된 데이타의 적어도 일부가 소실되었을 때, 데이타 소실 기간 검출부에 의해서 데이타 소실이 검출되고, 이 데이타 소실 기간 검출부에 의해서 데이타 소실이 검출되는 동안, 대체 데이타 생성부에 의해서 모든 비트가 "1" 또는 "0"으로 된 대체 데이타가 생성된다. 또한, 상기 정보 기록 매체로부터 판독된 데이타중 데이타 소실 기간 동안의 소실 데이타를 대체 데이타 생성부에서 얻은 대체 데이타로 대체한 후, 사전결정된 에러 정정 시스템으로 데이타를 복호하여 정정된 데이타가 생성된다.
또한, 본 발명의 두번째 측면에 따른 에러 정정 회로에 의하면, 에러 정정부에 의해서 정보 기록 매체로부터 판독된 데이타를 사전결정된 에러 정정 시스템으로 복호하여 정정된 데이타를 생성된다. 이 에러 정정이 실패했을 경우, 에러 정정부는 정보 기록 매체로부터 판독된 데이타중 데이타 소실 기간 동안의 소실 데이타를 대체 데이타 생성부에서 얻은 데이타로 대체한 후, 사전결정된 에러 정정 시스템으로 데이타를 복호하여 정정된 데이타를 생성한다.
제1도는 본 발명에 따른 에러 정정 회로의 일 실시예를 도시한 블럭도이다. 본 실시예에서는, MFM-RZ 부호화 시스템과, (272,190) 단축화 차집합 순회 부호(compacted difference-set cyclic code)를 이용하는 에러 정정 시스템을 사용하여 에러 정정을 수행한다.
제1도에 도시한 바와 같이. 에러 정정 회로(1)는, 데이타 판독부(2)와, 타이밍 재생부(3)와, 데이타 소실기간 검출부(4)와, 272-비트 소실 플래그 메모리부(5)와, 272-비트 데이타 메모리부(6)와, 제어부(7)와, 에러 정정부(8)와, 신드롬 체크부(9)와, 전환 스위치부(10)를 포함한다. 또한, 부호 시스템으로서 MFM-RZ 부호화 시스템이 이용된다.
본 실시예에서, 에러 정정 부호로서 (272, 190) 단축화 차집합 순회 부호를 이용하여 광 카드 등에 기록되어 있는 데이타가 MFM-RZ 부호화 시스템에 대한 복호 시스템으로 판독된다. 만일 이들 데이타에 데이타 소실이 없는 경우에는, (272, 190) 단축화 차집합 순회 부호의 에러 정정 시스템을 이용하여 에러 정정을 수행하여 데이타를 복호한다. 한편, 데이타에 어떤 데이타 소실이 있는 경우에는, 소실된 데이타 부분을 모든 비트가 "0" 또는 "1"을 가진 데이타로 대체하고, 이 대체 데이타를 포함하는 전체 데이타에 대해서 (272, 190) 단축화 차집합 순회 부호의 에러 정정 시스템을 이용하여 에러 정정을 수행해서, 이들 데이타를 복호한다.
데이타 판독부(2)는 MFM-RZ 부호화 시스템을 채용하고, (272, 190) 단축화 차집합 순회 부호를 이용하여 광 카드 등에 기록된 데이타를 재생할 때, 이들 데이타를 판독하여 이들을 타이밍 재생부(3), 데이타 소실 기간 검출부(4), 및 272-비트 데이타 메모리부(6)로 출력한다.
타이밍 재생부(3)에는 데이타 판독부(2)로부터 출력된 데이타가 공급되어, 데이타 비트의 리딩 또는 트레일링 에지를 검출하고, 이 검출 결과에 기초하여 이들 데이타 비트상의 "1" 또는 "0"을 판단하는데 필요한 타이밍 신호를 생성한다. 이 타이밍 신호는 타이밍 재생부(3)로부터 272-비트 데이타 메모리부(6)와, 272-비트 소실 플래그 메모리부(5)로 공급된다.
데이타 소실 기간 검출부(4)에는 데이타 판독부(2)로부터 출력된 데이타가 공급되어, 데이타 비트의 리딩 에지 및 트레일링 에지의 존재 유무를 검출하고, 이 검출 결과에 기초하여 이들 데이타 비트에 데이타 소실이 있는지의 여부를 판단한다. 만일 리딩 에지 또는 트레일링 에지가 없는 기간을 검출하면, 이 기간을 정보 기록 매체상의 스크래치로 인해 데이타가 소실된 데이타 소실 기간으로 판단하고, 이 판단 결과를 272-비트 소실 플래그 메모리부(5)에 공급한다.
272-비트 소실 플래그 메모리부(5)는 타이밍 재생부(3)로부터 출력된 타이밍 신호에 기초하여 데이타 소실 기간 검출부(4)로부터 출력된 판단 결과를 수신한다. 이 판단 결과가 데이타 소실 기간을 나타내면, 272비트 소실 플래그 메모리부(5)는 이 데이타 소실 기간 동안에 존재하는 각각의 데이타 비트에 대해 플러그를 소실 데이타를 나타내는 "1"로 설정하고, 소실된 데이타 비트 이외의 데이타 비트에 대해서는 플래그를 소실된 데이타가 없음을 나타내는 "0"으로 설정하여, 이들 플래그를 제어부(7)에 공급한다.
또, 272-비트 데이타 메모리부(6)는 타이밍 재생부(3)로부터 출력된 타이밍 신호에 기초하여 데이타 판독부(2)로부터 출력된 데이타를 한 비트식 판독하여, 272-비트 데이타를 저장하고, 이 저장된 272-비트 데이타를 제어부(7)에 공급한다.
제어부(7)는 272-비트 데이타 메모리부(6)로부터 출력된 데이타를 수신하여 이들 데이타를 일시적으로 저장함과 동시에, 에러 정정부(8)에 이들을 공급한다. 이후, 신드롬 체크부(9)로부터 출력된 신드롬 체크 결과 값이 "0"이면, 제어부(7)는 그가 출력한 데이타의 에러 정정이 성공했다고 판단하여, 1블럭 코드(272-비트)에 대한 데이타 처리를 종료한다. 한편, 신드롬 체크부(9)로부터 출력되는 신드롬 체크 결과 값이 "0"이 아니면, 제어부(7)는 에러 정정이 실패했다고 판단하여, 제어부(7)에 일시적으로 저장된 데이타와 272-비트 소실 플래그 메모리부(5)로부터 출력된 데이타(데이타 소실 기간의 비트만이 "1"로 된 데이타)와의 논리합을 취하여, 데이타 소실 기간에 대해 비트 "1"로 된 데이타를 생성한다. 이에 따라 생성된 데이타가 에러 정정부(8)에 공급된다.
에러 정정부(8)는 제어부(7)로부터 출력된 272-비트(1블럭 부호)의 데이타를 수신하여, 이 데이타를 (272, 190) 단축화 차집합 순회 부호의 에러 정정 시스템을 이용하여 에러 정정 처리를 수행하고, 이 에러 정정시에 얻어진 신드롬을 신드롬 체크부(9)에 공급하며, 또한 에러 정정시에 얻어진 데이타를 전환 스위치부(10)에 공급한다.
신드롬 체크부(9)는 에러 정정부(8)로부터 출력된 신드롬을 수신하여, 에러 정정의 성공 또는 실패 여부를 판단한다. 에러 정정이 성공한 것으로 판단되면, 신드롬 체크부(9)는 스위치-온(swith-on) 신호를 생성하여 전환 스위치부(10)에 공급한다. 또한, 신드롬 체크부가 결과로서 "0"의 값을 생성하여 이것을 제어부(7)에 공급한다. 한편, 에러 정정이 실패한 것으로 판단되면, 스위치-오프(swith-off) 신호를 생성하여 이것을 전환 스위치부(10)에 공급한다. 한편, 신드롬 체크부의 결과로서 "0" 이외의 값을 생성하여 제어부(7)에 공급한다.
신드롬 체크부(9)로부터 스위치-온 신호가 출력되면, 전환 스위치부(10)는 에러 정정부(8)로부터 출력된 에러 정정된 데이타를 수신하여, 다음 스테이지 회로(도시하지 않음)에 공급한다. 한편, 신드롬 체크부(9)로부터 스위치-오프 신호가 출력되면, 전환 스위치부(10)는 에러 정정된 데이타의 수신을 중단하고, 에러 데이타가 상기 다음단 회로에 공급되지 않도록 그의 접점을 다른 쪽으로 스위칭한다.
다음으로, 종래의 예와 본 실시예를 비교한 결과를 제2도 및 제3도를 참조하여 설명한다.
이 비교 실험에서, 48비트로 인터리브(interleave)된 데이타는 광 카드상에서 5㎛의 1비트 저장 길이로 기록되며, 종래의 기술 및 본 실시예의 시스템에 대해 광 카드의 한 트랙상의 총 비트에 대한 "1"로 되어 있는 비트의 점유율과, 정정가능한 버스트 길이가 계산된다. 제2도는 종래의 시스템이 적용된 경우, 한 트랙상의 총 비트에 대한 "1"로 되어 있는 비트의 비율과 정정가능한 버스트 길이와의 관계를 나타내는 그래프이고, 제3도는 본 실시예의 에러 정정 시스템이 적용된 경우, 한 트랙상의 총 비트에 대한 "1"로 되어 있는 비트의 비율과 정정가능한 버스트 길이와의 관계를 나타내는 그래프이다.
제2도로부터 명백한 바와 같이, 데이타 소실 기간의 모든 데이타가 종래의 에러 정정 시스템과 같이 "0"으로 설정된 경우, 한 트랙상의 비트 "1"의 점유율이 높아짐에 따라 정정가능한 버스트 길이는 점점 짧아진다. 한편, 제3도로부터 명백한 바와 같이, 데이타 소실 기간의 모든 데이타를 본 실시예의 에러 정정 시스템과 같이 "1"로 설정했을 때에는, 한 트랙상의 비트가 "1"로 되는 점유율이 50%일 때까지는 정정가능한 버스트 길이가 종래의 시스템과 같이 변하지만, 점유율이 50%를 초과할 때는 정정가능한 버스트 길이가 훨씬 길게 된다.
상기한 바와 같이, 부호화 시스템으로서 MFM-RZ 부호화 시스템을 이용하고 에러 정정 부호로서(272, 190) 단축화 차집합 순회 부호를 이용하여 광 카드상에 기록된 데이타를 판독하는 동안, 이들 데이타중 데이타 소실이 없거나, 또는 데이타가 소실되어 이들 소실된 데이타에 대응하는 데이타가 모두 "0"으로 설정되는 경우에는, 이들 데이타에 대해 (272, 190) 단축화 차집합 순회 부호에 의한 에러 정정 시스템을 이용하여 에러 정정을 수행하여 데이타를 복호한다. 또한, 데이타 소실이 생겨 모든 소실 데이타를 모두 "0"으로 설정했지만 에러 정정을 수행할 수 없는 경우에도, 소실 데이타를 모든 비트가 "1"인 데이타로 대체하여, 이들 데이타에 대해 (272, 190) 단축화 차집합 순회 부호에 의한 에러 정정 시스템을 이용하여 에러 정정을 수행해서 데이타를 복호한다. 따라서, 정보 기록 매체상의 스크래치 등으로 인해 데이타가 연속적으로 소실되어도, 복호시의 원래 데이타의 내용에 따른 에러율 변동을 억제할 수 있으므로, 에러 정정 성능을 크게 향상시킬 수 있다.
또한, 상술한 실시예에 있어서는, 비트 기간의 중심에서 상승하는 비트를 "1"로, 그외의 비트(예를 들면, 비트 기간의 중심에서 하강하거나 변동하지 않는 비트)를 "0"으로 설정하고 있다. 그러나, 비트들에 대한 "1"과 "0"의 설정을 역으로 할 수 있다. 이 경우, 데이타 소실 기간에 대한 데이타를 "0"으로 설정함으로써, 상술한 바와 동일한 효과를 얻을 수 있다.
제6도는 본 발명에 따른 에러 정정 회로의 다른 실시예를 도시한다. 이 실시예에서는, 에러 정정 기능을 위한 2개의 시스템이 제공된다. 하나의 시스템은 데이타 소실이 검출되었을 때, 데이타 소실 기간의 모든 데이타를 모두 "0"으로 설정하는 시스템으로서, 이 시스템은 제어부(7a)와, 에러 정정부(8a) 및 신드롬 체크부(9a)를 포함한다. 다른 하나의 시스템은 데이타 소실이 검출되었을 때, 데이타 소실 기간의 모든 데이타를 "1"로 설정하는 시스템으로서, 이 시스템은 제어부(7b)와, 에러 정정부(8b) 및 신드롬 체크부(9b)를 포함한다. 이들 시스템들은 서로 병렬로 에러 정정을 수행하고, 시스템들중 "0"의 신드롬을 제공하는 시스템의 출력이 선택될 수도 있다.
본 발명에 따르면, 정보 기록 매체상에 기록된 데이타가 판독되어 복호될 때 데이타 소실로 인해 에러 정정이 수행될 수 없을 경우에, 데이타 소실 기간의 모든 데이타를 "1"로 설정하고 나서 에러 정정을 재차 수행하므로써, 데이타 소실 기간에 대한 비트 "1"의 점유율이 높을 때 에러 정정 성능이 크게 향상된다.
또한, 정보 기록 매체상의 스크래치 등으로 인해 연속적으로 데이타가 소실되는 경우에도, 복호시의 원래 데이타 내용에 따른 에러율 변동이 억제될 수 있다. 따라서, 에러 정정 성능이 크게 향상될 수 있다.

Claims (6)

  1. 정보 기록 매체로부터 판독된 데이타를 사전결정된 에러 정정 시스템으로 복호하는 에러 정정 회로에 있어서, 상기 정보 기록 매체로부터 판독된 데이타의 적어도 일부가 소실되었을 때, 데이타 소실을 검출하는 데이타 소실 기간 검출부와, 상기 데이타 소실 기간 검출부에 의해서 상기 데이타 소실이 검출된 경우, 데이타 소실 기간 동안 모든 비트가 "1" 또는 "0"으로 이루어진 대체 데이타를 생성하는 대체 데이타 생성부와, 상기 정보 기록 매체로부터 판독된 데이타를 사전결정된 에러 정정 시스템으로 복호하여 정정된 데이타를 생성하거나, 또는 이 에러 정정이 실패했을 겨우, 상기 정보 기록 매체로부터 판독된 데이타중 데이타 소실 기간 동안의 소실 데이타를 상기 대체 데이타 생성부에서 얻은 대체 데이타로 대체한 후, 사전결정된 에러 정정 시스템으로 데이타를 복호하여 정정된 데이타를 생성하는 에러 정정부를 포함하며, 상기 정보 기록 매체로부터 판독된 데이타는 MFM-RZ 시스템에 의해 부호화되고, 에러 정정 코드로서 (272, 190) 단축화 차집합 순회 부호를 가지며, 상기 에러 정정부는 MFM-RZ 시스템 및 (272, 190) 단축화 차집합 순회 부호 시스템으로 데이타를 정정하는 에러 정정 회로.
  2. 제1항에 있어서, 상기 정보 기록 매체로부터 판독된 데이타는 MFM-RZ 시스템으로 부호화되고, 상기 에러 정정부는 MFM-RZ 시스템으로 데이타를 복호하는 것을 특징으로 하는 에러 정정 회로.
  3. 정보 기록 매체로부터 판독된 데이타를 사전결정된 에러 정정 시스템으로 복호하는 에러 정정 회로에 있어서, 상기 정보 기록 매체로부터 판독된 데이타의 적어도 일부가 소실되었을 때, 데이타 소실을 검출하는 데이타 소실 기간 검출부와, 상기 데이타 소실 기간 검출부에 의해서 상기 데이타 소실이 검출된 경우, 데이타 소실 기간 동안 모든 비트가 "1" 또는 "0"으로 이루어진 대체 데이타를 생성하는 대체 데이타 생성부와, 상기 정보 기록 매체로부터 판독된 데이타중 데이타 소실 기간 동안의 소실 데이타를 상기 대체 데이타 생성부에서 얻은 대체 데이타로 대체한 후, 사전결정된 에러 정정 시스템으로 데이타를 복호하여 정정된 데이타를 생성하는 에러 정정부를 포함하며, 상기 대체 데이타 생성부는, 상기 데이타 소실 기간 검출부로부터 출력된 판단 결과를 수신하여, 상기 데이타 소실 기간 검출부로부터의 판단 결과가 데이타 소실 기간을 나타낼 때, 데이타 소실 기간 동안 존재하는 각각의 데이타 비트에 대해 소실 데이타를 나타내는 플래그 "1"을 설정하고, 또한 소실 데이타 비트 이외의 데이타 비트에 대해 소실 데이타가 없음을 나타내는 플래그 "0"을 설정하는 272-비트 소실 플래그 메모리부와, 상기 정보 기록 매체로부터 데이타를 판독하여 272-비트의 데이타를 저장하는 272-비트 데이타 메모리부와, 상기 272-비트 데이타 메모리부로부터의 데이타와 상기 272-비트 소실 플래그 메모리부로부터의 데이타와의 논리합을 수행하여, 데이타 소실 기간 동안 비트 "1"을 갖는 대체 데이타를 생성하는 제어부를 포함하는 에러 정정 회로.
  4. 제3항에 있어서, 상기 에러 정정부의 에러 정정이 성공했는지 실패했는지의 여부를 판단하는 신드롬 체크부를 더 포함하는 에러 정정 회로.
  5. 정보 기록 매체로부터 판독된 데이타를 사전결정된 에러 정정 시스템으로 복호하는 에러 정정 회로에 있어서, 상기 정보 기록 매체로부터 판독된 데이타의 적어도 일부가 소실되었을 때, 데이타 소실을 검출하는 데이타 소실 기간 검출부와, 상기 데이타 소실 기간 검출부에 의해서 상기 데이타 소실이 검출된 경우, 데이타 소실 기간 동안 모든 비트가 "1" 또는 "0"으로 이루어진 대체 데이타를 생성하는 대체 데이타 생성부와, 상기 정보 기록 매체로부터 판독된 데이타중 데이타 소실 기간 동안의 소실 데이타를 상기 대체 데이타 생성부에서 얻은 대체 데이타로 대체한 후, 사전결정된 에러 정정 시스템으로 데이타를 복호하여 정정된 데이타를 생성하는 에러 정정부를 포함하며, 상기 대체 데이타 생성부는, 상기 데이타 소실 기간 검출부로부터 출력된 판단 결과를 수신하여, 상기 데이타 소실 기간 검출부로부터의 판단 결과가 데이타 소실 기간을 나타낼 때, 데이타 소실 기간 동안 존재하는 각각의 데이타 비트에 대해 소실 데이타를 나타내는 플래그 "1"을 설정하고, 또한 소실 데이타 비트 이외의 데이타 비트에 대해 소실 데이타가 없음을 나타내는 플래그 "0"을 설정하는 272-비트 소실 플래그 메모리부와, 상기 정보 기록 매체로부터 판독된 데이타를 판독하여 272-비트의 데이타를 저장하는 272-비트 데이타 메모리부와, 상기 272-비트 데이타 메모리부로부터의 데이타와 상기 272-비트 소실 플래그 메모리부로부터의 데이타와의 논리합을 수행하여, 데이타 소실 기간에 대해 비트 "1"을 갖는 대체 데이타를 생성하는 제 1 제어부와, 상기 272-비트 데이타 메모리부로부터의 데이타와 상기 272-비트 소실 플래그 메모리부로부터의 데이타와의 논리합을 수행하여, 데이타 소실 기간에 대해 비트 "0"을 갖는 대체 데이타를 생성하는 제 2 제어부를 포함하며, 상기 에러 정정부는, 데이타 소실 기간 동안의 소실 데이타를 상기 제 1 제어부에서 얻은 대체 데이타로 대체하는 제 1 에러 정정부와, 데이타 소실 기간 동안의 소실 데이타를 상기 제 2 제어부에서 얻은 대체 데이타로 대체하는 제 2 에러 정정부를 포함하는 에러 정정 회로.
  6. 제5항에 있어서, 상기 제 1 에러 정정부의 에러 정정이 성공했는지 실패했는지의 여부를 판단하는 제 1 신드롬 체크부와, 상기 제 2 에러 정정부의 에러 정정이 성공했는지 실패했는지의 여부를 판단하는 제 2 신드롬 체크부를 더 포함하는 에러 정정 회로.
KR1019940031484A 1993-11-29 1994-11-28 에러 정정회로 KR100233969B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29834593A JP3170123B2 (ja) 1993-11-29 1993-11-29 誤り訂正回路
JP93-298345 1993-11-29

Publications (2)

Publication Number Publication Date
KR950015345A KR950015345A (ko) 1995-06-16
KR100233969B1 true KR100233969B1 (ko) 1999-12-15

Family

ID=17858477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031484A KR100233969B1 (ko) 1993-11-29 1994-11-28 에러 정정회로

Country Status (9)

Country Link
US (1) US5574735A (ko)
EP (1) EP0655738B1 (ko)
JP (1) JP3170123B2 (ko)
KR (1) KR100233969B1 (ko)
CN (1) CN1048573C (ko)
AU (1) AU677723B2 (ko)
CA (1) CA2136058C (ko)
DE (1) DE69424630T2 (ko)
TW (1) TW255961B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639262B2 (en) 1993-12-10 2003-10-28 Symetrix Corporation Metal oxide integrated circuit on silicon germanium substrate
WO1999012265A1 (fr) * 1997-09-02 1999-03-11 Sony Corporation Codeur/decodeur turbo et procede de codage/decodage turbo
JP3450756B2 (ja) * 1999-09-08 2003-09-29 松下電器産業株式会社 誤り訂正方法および誤り訂正装置
US20060059365A1 (en) * 1999-12-06 2006-03-16 Bsi2000, Inc. Facility security with optical cards
JP3570324B2 (ja) * 2000-02-02 2004-09-29 日本電気株式会社 記憶装置及びそれを用いた記憶システム並びにそれらに用いるエラー発生通知方法
US20050197945A1 (en) * 2004-02-12 2005-09-08 Bsi2000, Inc. Optical banking card
US20050237338A1 (en) * 2004-04-26 2005-10-27 Bsi2000, Inc. Embedded holograms on optical cards
US20050247776A1 (en) * 2004-05-04 2005-11-10 Bsi2000, Inc. Authenticating optical-card reader
US20060039249A1 (en) * 2004-08-18 2006-02-23 Bsi2000,Inc. Systems and methods for reading optical-card data
KR101317039B1 (ko) 2007-03-30 2013-10-11 삼성전자주식회사 디코딩 장치 및 방법
US8276043B2 (en) 2008-03-01 2012-09-25 Kabushiki Kaisha Toshiba Memory system
JP5293360B2 (ja) * 2009-04-10 2013-09-18 富士通株式会社 復調装置
CN112929032A (zh) * 2021-01-26 2021-06-08 Tcl华星光电技术有限公司 数据编码方法、装置、存储介质及计算机设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775746A (en) * 1972-05-19 1973-11-27 Ibm Method and apparatus for detecting odd numbers of errors and burst errors of less than a predetermined length in scrambled digital sequences
NL8403818A (nl) * 1984-12-17 1986-07-16 Philips Nv Werkwijze en inrichting voor het decoderen van door een reed-solomon-code beschermde informatiestroom.
JP2563389B2 (ja) * 1987-11-13 1996-12-11 松下電器産業株式会社 誤り検出訂正方法
US4829523A (en) * 1987-11-18 1989-05-09 Zenith Electronics Corporation Error masking in digital signal transmission
JPH01208769A (ja) * 1988-02-16 1989-08-22 Csk Corp バーストエラー訂正装置
JPH0581774A (ja) * 1991-09-20 1993-04-02 Olympus Optical Co Ltd 情報記録再生装置
US5319504A (en) * 1992-02-28 1994-06-07 Ampex Systems Corporation Method and apparatus for marking a data block defective and re-recording data block in successive regions
US5379305A (en) * 1992-07-20 1995-01-03 Digital Equipment Corporation Error correction system with selectable error correction capabilities
US5835509A (en) * 1994-10-24 1998-11-10 Sony Corporation Method of and apparatus for recording and reproducing data and transmitting data

Also Published As

Publication number Publication date
AU7907994A (en) 1995-06-08
EP0655738A2 (en) 1995-05-31
JPH07154270A (ja) 1995-06-16
EP0655738B1 (en) 2000-05-24
CA2136058A1 (en) 1995-05-30
KR950015345A (ko) 1995-06-16
JP3170123B2 (ja) 2001-05-28
CN1048573C (zh) 2000-01-19
TW255961B (ko) 1995-09-01
AU677723B2 (en) 1997-05-01
CN1122941A (zh) 1996-05-22
EP0655738A3 (en) 1997-03-12
DE69424630D1 (de) 2000-06-29
DE69424630T2 (de) 2000-09-07
CA2136058C (en) 1998-04-14
US5574735A (en) 1996-11-12

Similar Documents

Publication Publication Date Title
KR100233969B1 (ko) 에러 정정회로
US6505320B1 (en) Multiple-rate channel ENDEC in a commuted read/write channel for disk storage systems
US5247523A (en) Code error correction apparatus
US7900125B1 (en) Majority detection in error recovery
US20070061687A1 (en) Soft decoding method and apparatus, error correction method and apparatus, and soft output method and apparatus
US7333033B2 (en) Modulation table, modulating device and method, program, and recording medium
US5237574A (en) Error-resilient information encoding
US10223202B2 (en) Optical disc apparatus for recording and reproducing data onto and from an optical disc based on an evaluation value
US6188335B1 (en) Method and apparatus having cascaded decoding for multiple runlength-limited channel codes
JP2004532571A (ja) 情報ワードを符号化する方法と装置、情報ワードを復号する方法と装置、記憶媒体および信号
US9165601B2 (en) Method and apparatus for decoding and correcting a first byte based on a status of a second byte adjacent to the first byte and in response to a failure to decode the first byte
US6856660B1 (en) Signal processing method and apparatus and disk device using the method and apparatus
US5748649A (en) System enabling a magnetic code recorded on a magnetic track to be properly decoded in the form of a binary message
JP5713912B2 (ja) Ｅｃｃ符号化されたビットストリームのイレージャー復号化のための方法および装置
JP2718953B2 (ja) 光カードへのデータ記録方法
JP2004295958A (ja) データ記録再生方法、データ記録再生装置、データ記録再生プログラム及びプログラム記録媒体
WO1989010029A1 (en) Method and apparatus for encoding consisting of forming a codeword by combining a first code sequence with a second code sequence
JP4325255B2 (ja) フレームアドレッシングにおけるセクタ内データ管理のための方法
KR100641428B1 (ko) 데이터 오류정정장치 및 방법
KR20040067102A (ko) 고밀도 광디스크의 에러정정 블록 엔코딩 및 디코딩 방법
JPS61182334A (ja) 符号誤り制御回路
JPS62246178A (ja) 誤り処理方式
KR20040067103A (ko) 고밀도 광디스크의 에러정정 블록 엔코딩 및 디코딩 방법
MXPA00005315A (en) A codeword for use in digital optical media and a method of generation thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19980829

Effective date: 19990701

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050725

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee