KR950015345A - 에러정정회로 - Google Patents

에러정정회로 Download PDF

Info

Publication number
KR950015345A
KR950015345A KR1019940031484A KR19940031484A KR950015345A KR 950015345 A KR950015345 A KR 950015345A KR 1019940031484 A KR1019940031484 A KR 1019940031484A KR 19940031484 A KR19940031484 A KR 19940031484A KR 950015345 A KR950015345 A KR 950015345A
Authority
KR
South Korea
Prior art keywords
data
error correction
loss
unit
replacement
Prior art date
Application number
KR1019940031484A
Other languages
English (en)
Other versions
KR100233969B1 (ko
Inventor
마사유끼 다까다
오사무 야마따
또루 구로따
코이찌 야마자끼
Original Assignee
시미즈 구니히사
닛뽄 호쇼 교까이
오까다 마사하루
가부시끼가이샤 닛뽄 콘락스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시미즈 구니히사, 닛뽄 호쇼 교까이, 오까다 마사하루, 가부시끼가이샤 닛뽄 콘락스 filed Critical 시미즈 구니히사
Publication of KR950015345A publication Critical patent/KR950015345A/ko
Application granted granted Critical
Publication of KR100233969B1 publication Critical patent/KR100233969B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum

Abstract

본 발명은 에러정정회로에서는 데이타 손실이 검출될 때, 비트 “1” 또는 “0”으로 이루어진 대체용 데이타가 데이타 손실기간 동안에 발생하여 이 데이타 손실기간중의 손실 데이타 대신에 사용하고 이 대체용 데이타를 포함하는 모든 데이타를 사전설정된 에러정정방식으로 복호하여 정정된 데이타를 생성한다.

Description

에러정정회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 에러정정회로의 일 실시예를 도시한 블럭도.
제5도는 NRZ부호하 시스템, MFM 부호화 시스템. MFM-RZ 부호화 시스템에서 발생하는 데이타 손실문제를 설명하기 위한 타이밍도.

Claims (8)

  1. 정보기록매체로부터 판독한 데이타를 사전 설정된 에러정정방식으로 복호하는 에러정정회에 있어서 상기 정보기록매체로부터 판독한 데이타의 적어도 일부가 손실될 때, 데이타 손실을 검출하는 데이타 손실기간 검출부와, 상기 데이타 손실이 상기 데이타 손실기간 검출부에 의해서 검출되고 있는 데이타 손실기간 동안, 모드 비트가 “1” 또는 “0”으로 이루어진 대체용 데이타를 생성하는 대체 데이타 생성부와 상기 정보기록매체로부터 판독한 데이타에서 데이타 손실기간중의 손실 데이타를 상기 대체 데이타 생성부에 의해서 얻은 대체용 데이타로 전환한 후, 사전설정된 에러정정방식으로 데이타를 복호하여 정정된 데이타를 생성하는 에러정정부를 포함하는 것을 특징으로 하는 에러정정회로.
  2. 정보기록매체로부터 판독한 데이타를 사전 설정된 에러정정방식으로 복호하는 에러정정회에 있어서 상기 정보기록매체로부터 판독한 데이타의 적어도 일부가 손실될 때, 데이타 손실을 검출하는 데이타 손실기간 검출부와, 상기 데이타 손실이 상기 데이타 손실기간 검출부에 의해서 검출되고 있는 데이타 손실기간 동안, 모든 비트가 “1” 또는 “0”으로 이루어진 대체용 데이타를 생성하는 대체 데이타 생성부와 상기 정보기록매체로부터 판독한 데이타를 사전설정된 에러정정방식으로 복호하여 정정된 데이타를 생성하고, 01 에러정정이 실패했을 경우, 상기 정보기록매체로부터 판독한 데이타에서 데이타의 손실기간 중의 손실 데이타를 상기 대체 데이타 생성부에 의해서 얻어진 대체용 데이타로 전환한 후, 사전설정된 에러정정방식으로 복호하여 정정된 데이타를 생성하는 에러정정부를 포함하는 것을 특징으로 하는 에러정정회로.
  3. 제1항 또는 제2항에 있어서, 상기 정보기록매체로부터 판독한 데이타는 MFM-RZ 시스템으로 부호화된 데이타이고, 상기 에러정정부는 MFM-RZ 시스템으로 데이타르 복호하는 것을 특징으로 하는 에러정정회로.
  4. 제1항 또는 제3항에 있어서 상기 정보기록매체로부터 판독한 데이타는 MFM-RZ 시스템으로 부호화되고, 에러정정부호로서(272,190) 단축 차집합 순회부호를 이용한 데이타이고 상기 에러정정부는 MFM-RZ시스템 및 (272,190)단축 차집합 순회부호 시스템으로 데이타를 정정하는 것을 특징으로 하는 에러정정회로.
  5. 제1항에 있어서 상기 대체 데이타생성부는 상기 데이타 손실기간 검출부로 부터 출력되는 판단결과를수신하여 상기 데이타 손실기간 검출부로부터의 판단결과가 데이타 손실기간을 나타낼 때 데이타 손실기간중의 각 데이타에 대해 손실 데이타를 나타내는 플래그 “1”을 설정하고 손실 데이타 비트가 아닌 데이타 비트들에 대해 손실 데이타가 없는 것을 나타내는 플래그“0”을 설정하는 272-비트 손실 플래그 메모리부와, 상기 정보기록매체로부터 데이타를 읽어들여 272 비트의 데이타를 기억하는 272-비트 데이타 메모리부와 상기 272-비트데이타 메모리부로 부터의 데이타와 상기 272-비트 손실 플래그메모리부로부터의 데이타와의 논리합을 수행하여 데이타 손실기간 동안 비트가 “1”로 된 대체용 데이타를 생성하는제어부를 구비하는 것을 특징으로 하는 에러정정회로.
  6. 제5항에 있어서 상기 에러정정부의 에러정정이 성공했는지 실패했는지 여부를 판단하는 신드롬 체크부를 더 포함하는 것을 특징으로 하는 에러정정회로.
  7. 제1항에 있어서 상기 대체 데이타생성부는 상기 데이타 손실기간 검출부로 부터 출력되는 판단결과를수신하여 상기 데이타 손실기간 검출부로부터의 판단결과가 데이타 손실기간을 나타낼 때 데이타 손실기간중의 각 데이타에 대해 손실 데이타를 나타내는 플래그 “1”을 설정하고 손실 데이타 비트가 데이타 비트들에 대해 손실 데이타가 없는 것을 나타내는 플래그“0”을 설정하는 272-비트 손실 플래그 메모리부와 상기 정보기록매체로부터 데이타를 읽어들여 272 비트의 데이타를 기억하는 272-비트 데이타 메모리부와 상기 272-비트데이타 메모리부로 부터의 데이타와 상기 272-비트 손실 플래그메모리부로부터의 데이타와의 논리합을 수행하여, 데이타 손실기간 동안 비트가 “1”로 된 대체용 데이타를 생성하는 제1제어부와, 상기 272-비트 데이타 메모리부로부터의 데이타와 상기 272-비트 손실 플래그 메모리부로부터의 데이타와의 논리합을 수행하여 데이타 손실기간동안 비트가 “0”로 된 대체용 데이타를 생성하는 제2제어부를 구비하며 상기 에러정정부는 데이타 손실기간중의 손실 데이타를 상기 제1제어부로 부터 얻은 대체용 데이타로 대체하는 제1에러정정부와 데이타 손실기간중의 손실 데이타를 상기 제2제어부로부터 얻은 대체용 데이타로 대체하는 제2에러정정부를 구비하는 것을 특징으로 하는 에러정정회로.
  8. 제7항에 있어서 상기 제1에러정정부의 에러정정이 성공했는지 실패했는지 여부를 판단하는 제1신드롬 체크부와, 상기 제2에러정정부의 에러정정이 성공했는지 실패했는지 여부를 판단하는 제2신드롬 체크부와를 더 포함하는 것을 특징으로 하는 에러정정회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940031484A 1993-11-29 1994-11-28 에러 정정회로 KR100233969B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29834593A JP3170123B2 (ja) 1993-11-29 1993-11-29 誤り訂正回路
JP93-298345 1993-11-29

Publications (2)

Publication Number Publication Date
KR950015345A true KR950015345A (ko) 1995-06-16
KR100233969B1 KR100233969B1 (ko) 1999-12-15

Family

ID=17858477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031484A KR100233969B1 (ko) 1993-11-29 1994-11-28 에러 정정회로

Country Status (9)

Country Link
US (1) US5574735A (ko)
EP (1) EP0655738B1 (ko)
JP (1) JP3170123B2 (ko)
KR (1) KR100233969B1 (ko)
CN (1) CN1048573C (ko)
AU (1) AU677723B2 (ko)
CA (1) CA2136058C (ko)
DE (1) DE69424630T2 (ko)
TW (1) TW255961B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639262B2 (en) 1993-12-10 2003-10-28 Symetrix Corporation Metal oxide integrated circuit on silicon germanium substrate
WO1999012265A1 (fr) * 1997-09-02 1999-03-11 Sony Corporation Codeur/decodeur turbo et procede de codage/decodage turbo
JP3450756B2 (ja) * 1999-09-08 2003-09-29 松下電器産業株式会社 誤り訂正方法および誤り訂正装置
US20060059365A1 (en) * 1999-12-06 2006-03-16 Bsi2000, Inc. Facility security with optical cards
JP3570324B2 (ja) * 2000-02-02 2004-09-29 日本電気株式会社 記憶装置及びそれを用いた記憶システム並びにそれらに用いるエラー発生通知方法
US20050197945A1 (en) * 2004-02-12 2005-09-08 Bsi2000, Inc. Optical banking card
US20050237338A1 (en) * 2004-04-26 2005-10-27 Bsi2000, Inc. Embedded holograms on optical cards
US20050247776A1 (en) * 2004-05-04 2005-11-10 Bsi2000, Inc. Authenticating optical-card reader
US20060039249A1 (en) * 2004-08-18 2006-02-23 Bsi2000,Inc. Systems and methods for reading optical-card data
KR101317039B1 (ko) 2007-03-30 2013-10-11 삼성전자주식회사 디코딩 장치 및 방법
US8276043B2 (en) 2008-03-01 2012-09-25 Kabushiki Kaisha Toshiba Memory system
JP5293360B2 (ja) * 2009-04-10 2013-09-18 富士通株式会社 復調装置
CN112929032A (zh) * 2021-01-26 2021-06-08 Tcl华星光电技术有限公司 数据编码方法、装置、存储介质及计算机设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775746A (en) * 1972-05-19 1973-11-27 Ibm Method and apparatus for detecting odd numbers of errors and burst errors of less than a predetermined length in scrambled digital sequences
NL8403818A (nl) * 1984-12-17 1986-07-16 Philips Nv Werkwijze en inrichting voor het decoderen van door een reed-solomon-code beschermde informatiestroom.
JP2563389B2 (ja) * 1987-11-13 1996-12-11 松下電器産業株式会社 誤り検出訂正方法
US4829523A (en) * 1987-11-18 1989-05-09 Zenith Electronics Corporation Error masking in digital signal transmission
JPH01208769A (ja) * 1988-02-16 1989-08-22 Csk Corp バーストエラー訂正装置
JPH0581774A (ja) * 1991-09-20 1993-04-02 Olympus Optical Co Ltd 情報記録再生装置
US5319504A (en) * 1992-02-28 1994-06-07 Ampex Systems Corporation Method and apparatus for marking a data block defective and re-recording data block in successive regions
US5379305A (en) * 1992-07-20 1995-01-03 Digital Equipment Corporation Error correction system with selectable error correction capabilities
US5835509A (en) * 1994-10-24 1998-11-10 Sony Corporation Method of and apparatus for recording and reproducing data and transmitting data

Also Published As

Publication number Publication date
AU7907994A (en) 1995-06-08
EP0655738A2 (en) 1995-05-31
JPH07154270A (ja) 1995-06-16
KR100233969B1 (ko) 1999-12-15
EP0655738B1 (en) 2000-05-24
CA2136058A1 (en) 1995-05-30
JP3170123B2 (ja) 2001-05-28
CN1048573C (zh) 2000-01-19
TW255961B (ko) 1995-09-01
AU677723B2 (en) 1997-05-01
CN1122941A (zh) 1996-05-22
EP0655738A3 (en) 1997-03-12
DE69424630D1 (de) 2000-06-29
DE69424630T2 (de) 2000-09-07
CA2136058C (en) 1998-04-14
US5574735A (en) 1996-11-12

Similar Documents

Publication Publication Date Title
KR960003094B1 (ko) 프로덕트 코드를 디코딩하는 디코더 및 방법
KR950015345A (ko) 에러정정회로
KR970002194B1 (ko) 디지탈데이터기록방법 및 그 장치
EP1500200B1 (en) Method and apparatus for embedding an additional layer of error correction into an error correcting code
KR890013903A (ko) 디코딩 장치
KR20070025145A (ko) 소프트 복호화 방법 및 장치, 에러 정정 방법 및 장치,소프트 출력 방법 및 장치
WO1993018589A1 (en) Data recovery after error correction failure
US20100050046A1 (en) Identification of potentially erroneous and/or erased data
KR870011607A (ko) 목표 어드레스 탐색 방법 및 장치
JP2001256068A5 (ko)
KR960706168A (ko) 데이타 기록ㆍ재생 방법, 데이타 재생 장치 및 기록매체(Data recording/reproducing method, data reproducing apparatus and recording medium)
US20100277823A1 (en) Magnetic disc controller and method
KR900003603B1 (ko) Pcm신호의 에러 플래그 처리를 위한 방법 및 장치
JPH0572030B2 (ko)
KR880008153A (ko) 정보기억장치
US6044487A (en) Majority voting scheme for hard error sites
KR100703577B1 (ko) 다중 모드 보코더들을 위한 연결된 에러 코드 보호
US6167549A (en) Memory access control device, and its control method
KR20040073451A (ko) 간단한 디코딩 방법 및 장치
KR0155933B1 (ko) 정정오류를 감소시킨 에러 트랩핑 인코더 및 디코더 장치
KR100259296B1 (ko) 오류정정 방법
US7203888B2 (en) System and method for correcting linear block code
WO1997017655A1 (en) Method and device for error protection of programmable memories
KR950003662B1 (ko) 에러 정정 시스템
US20110225474A1 (en) Method and aparatus for erasure decoding an ecc coded bitstream

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19980829

Effective date: 19990701

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050725

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee