KR100233283B1 - 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로 - Google Patents
플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로 Download PDFInfo
- Publication number
- KR100233283B1 KR100233283B1 KR1019960071406A KR19960071406A KR100233283B1 KR 100233283 B1 KR100233283 B1 KR 100233283B1 KR 1019960071406 A KR1019960071406 A KR 1019960071406A KR 19960071406 A KR19960071406 A KR 19960071406A KR 100233283 B1 KR100233283 B1 KR 100233283B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- transistor
- voltage signal
- flash
- initialization
- Prior art date
Links
- 230000008439 repair process Effects 0.000 title claims abstract description 42
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 2
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 2
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 2
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 2
- 102100030148 Integrator complex subunit 8 Human genes 0.000 description 2
- 101710092891 Integrator complex subunit 8 Proteins 0.000 description 2
- 102100030147 Integrator complex subunit 7 Human genes 0.000 description 1
- 101710092890 Integrator complex subunit 7 Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 리페어 퓨즈 회로를 초기화할 때 전압이 기설정된 레벨로 된 상태에서 초기화함으로써, 낮은 전압에서의 잘못 래치시에 다시 초기화를 수행할 수 있도록 한 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로에 관한 것으로, 이를 위하여 본 발명은, 낮은 전압에서의 잘못 래치로 인한 출력에러를 제거하기 위하여 리페어 퓨즈 회로를 초기화할 때 전압값이 기설정된 소정레벨까지 올라온 상태에서 초기화하는 기술수단을 구비하며, 이러한 기술수단에 의해 낮은 전압에서 래치가 잘못 되더라도 다시 리페어 퓨즈 회로를 초기화하여 정상적으로 래치되도록 제어할 수 있다. 따라서, 본 발명은 잘못 래치로 인한 출력에러를 방지하여 안정된 래치동작을 얻을 수 있는 것이다.
Description
본 발명은 플래쉬 메모리내의 리페어 퓨즈 초기화시키는 회로에 관한 것으로, 더욱 상세하게는 플래쉬 메모리 셀을 이용하여 리페어 퓨즈회로를 초기화시키는 데 적합한 초기화 회로에 관한 것이다.
통상적으로, 종래의 전형적인 플래쉬 메모리 셀의 리페어 회로는, 제5도에 도시된 바와같이, 크로스 래치 구조를 이용하는 데, 이러한 방법은 전압이 인가되면서 자연스럽게 크로스 래치가 이루어지도록 구성되어 있다.
즉, 제1(a)도에 도시된 바와같이, 종래의 리페어 회로는 두 개의 P형 모스 트랜지스터(MP1,MP2), 두 개의 플래쉬 셀(FC1,FC2), N형 모스 트랜지스터(MN1) 및 인버터(INT1)를 포함한다.
제1(a)도를 참조하면, P형 모스 트랜지스터 MP1 및 MP2의 각 드레인은, 제4(b)도에 도시된 바와같은, 공급전압 VCC에 공통으로 연결되며, P형 모스 트랜지스터(MP1)의 소오스는 플래쉬 셀(FC1)의 드레인에 연결되고, P형 모스 트랜지스터(MP2)의 소오스는 플래쉬 셀(FC2)의 드레인에 연결되는 데, 이러한 P형 모스 트랜지스터 MP1 및 MP2를 통해 두 플래쉬 셀(FC1,FC2)의 각 드레인에 전압이 각각 인가된다.
이때, 자외선에 의해 플래쉬 셀이 소거된 경우, 즉 리페어하기 전의 상태인 경우에는 플래쉬 셀(FC1) 부분은 셀이 하나이고 플래쉬 셀(FC2) 부분은 셀이 두 개이므로 플래쉬 셀(FC2)을 통해 흐르는 전류는 플래쉬 셀(FC1)을 통해 흐르는 전류의 2배이다.
따라서, 전류가 많이 흐르는 플래쉬 셀(FC2)의 드레인은 N형 모스 트랜지스터(MN1)를 통해 그라운드와 연결되므로 OV의 전위를 갖게 되고, 전류가 적게 흐르는 플래쉬 셀(FC1)의 드레인은 VCC가 된다. 이때, N형 모스 트랜지스터(MN1)의 게이트에는, 제4(b)도에 도시된 바와같은, 퓨즈 판독신호(FUSOUT)가 인가되고 있다. 또한, P형 모스 트랜지스터(MP2)의 소오스, 플래쉬 셀(FC2)의 드레인, P형 모스 트랜지스터(MP1)의 게이트 및 플래쉬 셀(FC1)의 게이트간을 연결하는 노드2(NODE2)와 P형 모스 트랜지스터(MP1)의 소오스, 플래쉬 셀(FC1)의 드레인, P형 모스 트랜지스터(MP2)의 게이트 및 플래쉬 셀(FC2)의 게이트을 연결하는 노드1(NODE1)에서의 파형은 제4(b)도에 도시된 바와같다. 그 결과, 인버터(INT1)를 통해 출력되는 퓨즈출력 신호(FUSEOUT)는 OV가 된다.
다음에 플래쉬 셀(FC2)을 프로그램하여 리페어를 하고 난 경우, 플래쉬 셀(FC2) 부분으로 흐르는 전류가 없으므로 플래쉬 셀(FC2) 부분의 드레인은 VCC가 되고, 반대로 플래쉬 셀(FC1) 부분의 드레인은 OV가 된다.
그러나, 상술한 바와같은 종래 리페어 퓨즈 초기화 회로에 있어서, 전압이 낮은 경우에 초기화하는 과정에서 래치가 반대로 된다면 리페어를 하지 않았는데도 불구하고 마치 리페어가 된 것처럼 나타날 수 있다. 즉, 전압이 낮은 경우에 리페어 퓨즈 초기화 회로가 초기화되는 데 그 초기화 단계에서 불안정한 전압으로 인해 잘못 래치가 될 수도 있고, 이때 잘못 래치된 결과는 VCC가 충분히 올라오더라도 바뀌지 않기 때문에 엉뚱한 출력이 나올 수 있다는 문제가 있다.
따라서, 본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 리페어 퓨즈 회로를 초기화할 때 전압이 기설정된 레벨로 된 상태에서 초기화함으로써, 낮은 전압에서의 잘못 래치시에 다시 초기화를 수행할 수 있는 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로를 제공하는 데 그 목적이 있다.
제1도는 종래의 전형적인 리페어 퓨즈 초기화 회로도 및 그 타이밍도.
제2도는 본 발명의 바람직한 일실시예에 따른 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로도 및 그 타이밍도.
제3도는 본 발명의 다른 실시예에 따른 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로도 및 그 타이밍도.
제4도는 본 발명에 이용되는 로우펄스 발생 및 그 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
MP : P형 모스 트랜지스터 MN : N형 모스 트랜지스터
FC : 플래쉬 셀 INT : 인버터
NAND : 낸드 게이트 20 : VCC 검출기
22 : 펄스 발생 블록
상기 목적을 달성하기 위한 본 발명은, 두 개의 플래쉬 셀, 각 플래쉬 셀에 공금전원전압(VCC)을 각각 제공하는 두 개의 트랜지스터, 상기 초기화를 위해 두 개의 플래쉬 셀에 그라운드 전위를 제공하는 하나의 트랜지스터로 퓨즈 회로의 출력을 인버팅하는 인버터로 된 크로스 래치 구조를 갖는 리페어 퓨즈 초기화 회로에 있어서, 상기 VCC 전압의 기설정된 소정레벨에서 로우레벨로 떨어지는 제1전압신호를 발생하고, 이 발생된 제1전압신호를 펄스 정형하여 상기 VCC 전압의 기설정된 소정레벨에서 소정폭의 로우펄스 레벨을 갖는 제2전압신호를 발생하는 로우펄스 발생 수단; 및 상기 발생된 제2전압신호에 따라 바이어스 되어, 상기 소정폭의 로우펄스가 인가되는 동안 상기 두 플래쉬 셀에 초기화를 위한 바이어스를 제공하는 수단을 포함하는 것을 특징으로 한다.
또한, 본 발명은, 두 개의 플래쉬 셀, 각 플래쉬 셀에 공급전원전압을 각각 제공하는 두 개의 트랜지스터, 상기 초기화를 위해 두 개의 플래쉬 셀에 그라운드 전위를 제공하는 하나의 트랜지스터로 퓨즈 회로의 출력을 인버팅하는 인버터로 된 크로스 래치 구조를 갖는 리페어 퓨즈 초기화 회로에 있어서, 상기 공급전원전압의 기설정된 소정레벨에서 로우레벨로 떨어지는 제1전압신호를 발생하는 전압 검출기; 및 상기 발생된 제1전압신호를 인버팅함으로써 상기 공급전원전압의 기설정된 소정레벨에서 하이레벨로 상승하는 제2전압신호를 발생하여 상기 그라운드 전위 제공용 트랜지스터에 제공하는 인버터 수단을 포함한다.
이하, 본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 상세히 설명한다.
먼저, 본 발명에서 가장 핵심적인 기술수단은 낮은 전압에서의 잘못 래치로 인한 출력에러를 제거하기 위하여 리페어 퓨즈 회로를 초기화할 때 전압값이 기설정된 소정레벨까지 올라온 상태에서 초기화한다는 데 있으며, 이러한 기술수단에 의해 낮은 전압에서 래치가 잘못 되더라도 다시 리페어 퓨즈 회로를 초기화하여 정상적으로 래치가 되도록 제어할 수 있다.
제2(a)도는 본 발명의 바람직한 일실시예에 따른 플래쉬 메모리 셀을 이용한 리페어 류즈 초기화 회로도이고, 제2(b)도는 그 타이밍도이다. 또한, 제3(a)도는 로우펄스발생 회로이고, 제3(b)도는 그 타이밍도이다.
제2(a)도를 참조하면, 본 실시예가 전술한 제1(a)도의 종래 회로와 다른점은, 드레인이 VCC에 연결되고 소오스가 노드1(NODE1)를 통해 플래쉬 셀(FC1)의 드레인에 연결된 P형 모스 트랜지스터(MP3) 및 드레인이 VCC에 연결되고 소오스가 노드2(NODE2)를 통해 플래쉬 셀(FC2)이 드레인에 연결된 P형 모스 트랜지스터(MP4)가 부가되고, 이 부가된 P형 모스 트랜지스터(MP3,MP4)의 게이트가, 제4(a)도에 도시된 바와같이, VCC 검출기(20) 및 펄스 발생 블록(22)으로 구성된 로우펄스 발생 회로에 공통으로 연결된다는 것이다.
이때, 로우펄스 발생 회로내의 펄스 발생 블록(22)는, 제3(a)도에 도시된 바와같이, 직열로 다단연결된 4개의 인버터(INT3~INT6), 인버터(INT4)의 출력과 그라운드 사이에 연결된 N형 모스 트랜지스터(MN21), 인버터(INT5)의 출력과 그라운드 상이에 연결된 N형 모스 트랜지스터(MN22), 인버터(INT3)의 출력과 인버터(INT6)의 출력을 각 입력으로 하는 낸드 게이트(NAND) 및 낸드 게이트(NAND)의 출력에 직열로 다단연결된 2개의 인버터(INT7,INT8)를 포함하며, 이러한 논리소자들을 이용하여 VCC 검출기(20)에서 제공되는 VCC 전압의 대략 70% 정도에서 로우레벨로 떨어지는 신호1(SIGNAL1)을 펄스 정형하여 VCC 전압의 대략 70% 정도에서 소정폭의 로우레벨을 갖는 신호2(SIGNAL2)를 생성한다.
따라서, 본 실시예는 이와같은 부가적인 구성을 통해 본 발명에서 얻고자하는 목적, 즉 낮은 전압에서의 잘못 래치로 인해 야기되는 출력에러를 방지하기 위하여 리페어 퓨즈 회로의 초기화 수행시에 전압이 기설정된 레벨까지 올라간 상태에서 초기화를 수행함으로써, 낮은 전압에서의 잘못 레치시에 다시 초기화를 수행하는 목적을 달성할 수 있다.
즉, 본 실시예는 상기한 바와같은 핵심적인 부분을 제외한 나머지 부분들은 실질적으로 전술한 종래기술에서와 마찬가지로 동일한 기능을 수행하는 동일소자들을 나타낸다. 따라서, 하기에서는 이해의 증진과 불필요한 중복기재를 피하기 위하여, 이러한 특징적인 구성부분을 중심으로 주로 설명하고자 한다.
먼저, 제3(a)도를 참조하면, VCC 검출기(20)에서는 VCC 전압에서 출력 신호1(SIGNAL1)(VCC 전압의 대략 70% 정도에서 로우레벨로 떨어지는 신호)을 검출하며, 여기에서 검출된 제3(b)도에 도시된 바와같은, 출력 신호1(SIGNAL1)이 펄스 발생 블록(22)으로 제공되면, 다수의 논리소자, 즉 6개의 인버터(INT3~INT8), 낸드 게이트(NAND) 및 두 개의 N형 모스 트랜지스터(MN21,MN22)로 구성된 펄스 발생 블록(22)에서는, 제3(b)도에 도시된 바와같이, VCC의 전압이 대략 70%정도에서 로우레벨로 떨어지는 출력 신호2(SIGNAL2)를 발생하며, 여기에서 발생된 로우펄스의 출력 신호2(SIGNAL2)는 제2(a)도의 P형 모스 트랜지스터(MP3,MP4)의 각 게이트로 제공된다.
따라서, 각 게이트에 로우펄스가 인가되는 동안 P형 모스 트랜지스터(MP3,MP4)R 바이어스 되므로써, 노드1(NODE1)을 통해 P형 모스 트랜지스터(MP3)의 소오스에 그드레인이 연결된 플래쉬 셀(FC1)의 드레인과 노드2(NODE2)을 통해 P형 모스 트랜지스터(MP4)의 소오스에 그 드레인이 연결된 플래쉬 셀(FC2)의 드레인에 각각 바이어스가 인가되어 다시 초기화를 수행하게 된다. 이때, 노드2(NODE2)에서의 파형은 제2(b)도에 도시된 바와같이 VCC 전압의 대략 70% 정도의 로우펄스 동안에 하이가 되는 파형으로 나타난다.
그러므로, 본 실시예에 따르면, 비교적 높은 전압, 즉 VCC 전압이 대략 70%정도에서 초기화를 하기 때문에 낮은 전압에서 초기화하는 경우에 비해 잘못 래치가 될 확률이 낮다. 즉, 안정된 전압에서 래치를 초기화함으로써 낮은 전압에서의 잘못 래치를 확실하게 차단할 수 있어 리페어 퓨즈 회로의 출력에러를 방지할 수 있다.
제4(a)도는 본 발명의 다른 실시예에 따른 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로도이고, 제4(b)도는 그 타이밍도이다.
제4(a)도를 참조하면, 본 실시예가 전술한 종래 회로와 다른점은, 상술한 일실시예와는 달리, 리페어 퓨즈 초기화를 위해 각 플래쉬 셀(FC1,FC2)에 그라운드 전위를 제공하는 N형 모스 트랜지스터(MN1)의 게이트에, 제3(a)도에 도시된 로우펄스 발생 회로내의 VCC 검출기(20)에서 제공되는 출력신호1(SIGNAL1)을 인버팅한 신호3(SIGNAL3)(제4(b)도)을 제공함으로써, 전압이 VCC의 대략 70% 정도 레벨로 올라오기 전까지는 리페어 퓨즈 회로의 초기화 동작을 억제하고, VCC 검출기(20)에서 신1(SIGNAL1)이 발생된 후에 리페어 퓨즈 회로의 동작이 실행되도록 함으로써, 안정된 초기화 동작이 일어날 수 있도록 제어한다는 것으로, 이를 위해 본 실시예에서는 N형 모스 트랜지스터(MN1)의 케이트에 인버터(INT2)가 구비되며, 이 인버터(INT2)는 제3(a)도의 VCC 검출기(20)의 출력을 그 입력으로 한다. 이때, 노드2(NODE2)에서의 파형은, 제4(a)도에 도시된 바와같이, VCC 검출기(20)의 출력펄스와 동일한 파형으로 된다.
따라서, 본 실시예에 따른 리페어 퓨즈 초기화 회로에서는 실질적으로 전술한 실시예1과 동일한 결과, 즉 안정된 전압에서 래치를 초기화함으로써 낮은 전압에서의 잘못 래치를 차단하여 리페어 퓨즈 회로의 출력에러를 확실하게 방지하는 효과를 얻을 수 있다.
이상 설명한 바와같이 본 발명에 따르면, 플래쉬 메모리를 이용한 리페어 퓨즈 회로를 초기화할 때 비교적 높은 전압(즉, VCC 전압의 대략 70% 정도)으로 올라온 후에 리페어 퓨즈 회로를 초기화함으로써, 잘못 래치로 인한 출력에러를 방지하여 안정된 래치동작을 얻을 수 있다.
Claims (7)
- 두 개의 플래쉬 셀, 각 플래쉬 셀에 공금전원전압(VCC)을 각각 제공하는 두 개의 트랜지스터, 상기 초기화를 위해 두 개의 플래쉬 셀에 그라운드 전위를 제공하는 하나의 트랜지스터로 퓨즈 회로의 출력을 인버팅하는 인버터로 된 크로스 래치 구조를 갖는 리페어 퓨즈 초기화 회로에 있어서, 상기 VCC 전압의 기설정된 소정레벨에서 로우레벨로 떨어지는 제1전압신호를 발생하고, 이 발생된 제1전압신호를 펄스 정형하여 상기 VCC 전압의 기설정된 소정레벨에서 소정폭의 로우펄스 레벨을 갖는 제2전압신호를 발생하는 로우펄스 발생 수단; 및 상기 발생된 제2전압신호에 따라 바이어스 되어, 상기 소정폭의 로우펄스가 인가되는 동안 상기 두 플래쉬 셀에 초기화를 위한 바이어스를 제공하는 수단을 포함하는 것을 특징으로 하는 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로.
- 제1항에 있어서, 상기 두 플래쉬 셀에 초기화를 위한 바이어스를 제공하는 수단은, 상기 발생된 제2전압신호에 따라 바이어스 되어, 상기 소정폭의 로우펄스가 인가되는 동안 상기 두 플래쉬 셀중 하나의 플래쉬 셀에 초기화를 위한 바이어스를 제공하는 제1트랜지스터; 및 상기 발생된 제2전압신호에 따라 바이어스 되어, 상기 소정폭의 로우펄스가 인가되는 동안 상기 두 플래쉬 셀중 다른 하나의 플래쉬 셀에 초기화를 위한 바이어스를 제공하는 제2트랜지스터로 이루어지는 것을 특징으로 하는 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로.
- 제1항에 있어서, 상기 로우펄스 발생수단은, 상기 VCC 전압의 70% 레벨에서 로우레벨로 떨어지는 제1전압신호를 검출하는 VCC 검출기; 및 다수의 논리소자로 구성되어, 상기 검출된 제1전압신호를 펄스 정형하여 상기 제2전압신호를 발생하는 펄스 발생 블록으로 구성된 것을 특징으로 하는 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로.
- 제3항에 있어서, 상기 펄스 발생 블록은, 상기 제1전압신호를 입력으로 하여 인버팅하는 직열로 다단연결된 제1내지 제4인버터; 상기 제2인버터의 출력과 그라운드 사이에 연결된 제3트랜지스터; 상기 제3인버터의 출력과 그라운드 사이에 연결된 제4트랜지스터; 상기 제1인버터의 출력을 일측 입력으로 하고, 상기 제4인버터의 출력을 타측 입력으로 하는 낸드 게이트; 및 상기 낸드 게이트의 출력에 직열로 다단연결된 제5 및 제6인버터로 구성된 것을 특징으로 하는 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로.
- 제4항에 있어서, 상기 제3트랜지스터는 게이트가 상기 제2인버터의 출력에 연결되고 소오스 및 드레인이 상기 그라운드에 공통으로 연결된 N형 모스 트랜지스터이고, 상기 제4트랜지스터는 게이트가 상기 제3인버터의 출력에 연결되고 소오스 및 드레인이 상기 그라운드에 공통으로 연결된 N형 모스 트랜지스터인 것을 특징으로 하는 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로.
- 제2항에 있어서, 상기 제1트랜지스터는 게이트가 상기 로우펄스 발생수단에 연결되고 드레인이 상기 VCC 전압에 연결되며 소오스가 상기 두 플래쉬 셀중 한 플래쉬 셀의 드레인에 연결된 P형 모스 트랜지스터이고, 상기 제2트랜지스터는 게이트가 상기 로우펄스 발생수단에 연결되고 드레인이 상기 VCC 전압에 연결되며 소오스가 상기 두 플래쉬 셀중 다른 플래쉬 셀의 드레인에 연결된 P형 모스 트랜지스터인 것을 특징으로 하는 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로.
- 두 개의 플래쉬 셀, 각 플래쉬 셀에 공급전원전압을 각각 제공하는 두 개의 트랜지스터, 상기 초기화를 위해 두 개의 플래쉬 셀에 그라운드 전위를 제공하는 하나의 트랜지스터로 퓨즈 회로의 출력을 인버팅하는 인버터로 된 크로스 래치 구조를 갖는 리페어 퓨즈 초기화 회로에 있어서, 상기 공급전원전압의 기설정된 소정레벨에서 로우레벨로 떨어지는 제1전압신호를 발생하는 전압 검출기; 및 상기 발생된 제1전압신호를 인버팅함으로써 상기 공급전원전압의 기설정된 소정레벨에서 하이레벨로 상승하는 제2전압신호를 발생하여 상기 그라운드 전위 제공용 트랜지스터에 제공하는 인버터 수단을 더 포함하는 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960071406A KR100233283B1 (ko) | 1996-12-24 | 1996-12-24 | 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로 |
US08/997,063 US5912841A (en) | 1996-12-24 | 1997-12-23 | Repair fuse circuit performing complete latch operation using flash memory cell |
CNA031587593A CN1505049A (zh) | 1996-12-24 | 1997-12-24 | 使用快速存储器单元的熔丝初始化电路 |
GB9727403A GB2320825B (en) | 1996-12-24 | 1997-12-24 | Repair fuse circuit performing complete latch operation using flash memory cell |
JP9366431A JPH10334691A (ja) | 1996-12-24 | 1997-12-24 | リペアヒューズ回路 |
CNB971208298A CN1159724C (zh) | 1996-12-24 | 1997-12-24 | 使用快速存储器单元的熔丝初始化电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960071406A KR100233283B1 (ko) | 1996-12-24 | 1996-12-24 | 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980052418A KR19980052418A (ko) | 1998-09-25 |
KR100233283B1 true KR100233283B1 (ko) | 1999-12-01 |
Family
ID=19490685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960071406A KR100233283B1 (ko) | 1996-12-24 | 1996-12-24 | 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5912841A (ko) |
JP (1) | JPH10334691A (ko) |
KR (1) | KR100233283B1 (ko) |
CN (2) | CN1505049A (ko) |
GB (1) | GB2320825B (ko) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100485184B1 (ko) * | 1997-12-12 | 2005-07-29 | 주식회사 하이닉스반도체 | 플래쉬메모리셀을이용한크로스래치회로 |
KR100451421B1 (ko) * | 1997-12-29 | 2004-12-17 | 주식회사 하이닉스반도체 | 전원 전압 레귤레이션 회로 |
US6026037A (en) * | 1999-02-01 | 2000-02-15 | Utron Technology Inc. | Repair circuit of memory cell array |
KR100630977B1 (ko) * | 2000-02-18 | 2006-10-04 | 매그나칩 반도체 유한회사 | 파워온 리셋 회로 |
JP2001358313A (ja) | 2000-06-14 | 2001-12-26 | Hitachi Ltd | 半導体装置 |
ITRM20010105A1 (it) | 2001-02-27 | 2002-08-27 | Micron Technology Inc | Circuito a fusibile per una cella di memoria flash. |
WO2002069347A2 (en) * | 2001-02-27 | 2002-09-06 | Micron Technology, Inc. | Flash cell fuse circuit |
ITRM20030329A1 (it) * | 2003-07-07 | 2005-01-08 | Micron Technology Inc | Cella "famos" senza precarica e circuito latch in un |
US6898143B2 (en) * | 2003-08-26 | 2005-05-24 | Lsi Logic Corporation | Sharing fuse blocks between memories in hard-BISR |
US7145370B2 (en) * | 2003-09-05 | 2006-12-05 | Impinj, Inc. | High-voltage switches in single-well CMOS processes |
US7388420B2 (en) * | 2004-03-30 | 2008-06-17 | Impinj, Inc. | Rewriteable electronic fuses |
US7242614B2 (en) * | 2004-03-30 | 2007-07-10 | Impinj, Inc. | Rewriteable electronic fuses |
US7177182B2 (en) * | 2004-03-30 | 2007-02-13 | Impinj, Inc. | Rewriteable electronic fuses |
US7283390B2 (en) * | 2004-04-21 | 2007-10-16 | Impinj, Inc. | Hybrid non-volatile memory |
US8111558B2 (en) * | 2004-05-05 | 2012-02-07 | Synopsys, Inc. | pFET nonvolatile memory |
US20060062198A1 (en) * | 2004-09-17 | 2006-03-23 | Shoei-Lai Chen | Network wireless telephone system for MSN platform and method for applying the same |
US7257033B2 (en) * | 2005-03-17 | 2007-08-14 | Impinj, Inc. | Inverter non-volatile memory cell and array system |
US7679957B2 (en) * | 2005-03-31 | 2010-03-16 | Virage Logic Corporation | Redundant non-volatile memory cell |
KR100713907B1 (ko) * | 2005-06-10 | 2007-05-07 | 주식회사 하이닉스반도체 | 반도체 장치의 라인 구동 회로 |
US8122307B1 (en) | 2006-08-15 | 2012-02-21 | Synopsys, Inc. | One time programmable memory test structures and methods |
US7719896B1 (en) | 2007-04-24 | 2010-05-18 | Virage Logic Corporation | Configurable single bit/dual bits memory |
JP5160164B2 (ja) * | 2007-08-06 | 2013-03-13 | ルネサスエレクトロニクス株式会社 | ヒューズ回路 |
US7894261B1 (en) | 2008-05-22 | 2011-02-22 | Synopsys, Inc. | PFET nonvolatile memory |
TW202208825A (zh) | 2011-01-21 | 2022-03-01 | 美商拉布拉多診斷有限責任公司 | 樣本使用最大化之系統及方法 |
KR101890820B1 (ko) * | 2012-04-30 | 2018-08-22 | 에스케이하이닉스 주식회사 | 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153880A (en) * | 1990-03-12 | 1992-10-06 | Xicor, Inc. | Field-programmable redundancy apparatus for memory arrays |
US5200922A (en) * | 1990-10-24 | 1993-04-06 | Rao Kameswara K | Redundancy circuit for high speed EPROM and flash memory devices |
US5237535A (en) * | 1991-10-09 | 1993-08-17 | Intel Corporation | Method of repairing overerased cells in a flash memory |
DE69421266T2 (de) * | 1994-02-18 | 2000-05-18 | St Microelectronics Srl | Lesetaktsteuerungsverfahren und Schaltung für nichtflüchtige Speicher |
JP3160160B2 (ja) * | 1994-09-28 | 2001-04-23 | シャープ株式会社 | 半導体記憶装置 |
-
1996
- 1996-12-24 KR KR1019960071406A patent/KR100233283B1/ko not_active IP Right Cessation
-
1997
- 1997-12-23 US US08/997,063 patent/US5912841A/en not_active Expired - Lifetime
- 1997-12-24 JP JP9366431A patent/JPH10334691A/ja active Pending
- 1997-12-24 CN CNA031587593A patent/CN1505049A/zh active Pending
- 1997-12-24 GB GB9727403A patent/GB2320825B/en not_active Expired - Fee Related
- 1997-12-24 CN CNB971208298A patent/CN1159724C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10334691A (ja) | 1998-12-18 |
CN1505049A (zh) | 2004-06-16 |
GB2320825A (en) | 1998-07-01 |
CN1192567A (zh) | 1998-09-09 |
CN1159724C (zh) | 2004-07-28 |
GB9727403D0 (en) | 1998-02-25 |
KR19980052418A (ko) | 1998-09-25 |
US5912841A (en) | 1999-06-15 |
GB2320825B (en) | 2000-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100233283B1 (ko) | 플래쉬 메모리 셀을 이용한 리페어 퓨즈 초기화 회로 | |
US5031142A (en) | Reset circuit for redundant memory using CAM cells | |
US6324102B1 (en) | Radiation tolerant flash FPGA | |
KR19990053150A (ko) | 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의 래치 회로 | |
US6211710B1 (en) | Circuit for generating a power-up configuration pulse | |
US6404680B1 (en) | Circuit to check overerasing of repair fuse cells | |
KR100852179B1 (ko) | 퓨즈 회로를 가지는 비휘발성 반도체 메모리 장치 및 그제어방법 | |
KR0152947B1 (ko) | 노이즈를 차단하는 어드레스 버퍼 | |
US5825698A (en) | Redundancy decoding circuit for a semiconductor memory device | |
KR0139889B1 (ko) | 플래쉬 메모리 장치 | |
US5159574A (en) | Address transition detection circuit | |
JPH07272492A (ja) | 半導体メモリ回路 | |
KR100192632B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
JP2534697B2 (ja) | 半導体記憶装置 | |
US5652535A (en) | Non-overlaping signal generation circuit | |
KR0179549B1 (ko) | 안정된 리페어 기능을 갖는 반도체 메모리 소자 | |
KR101115454B1 (ko) | 반도체 집적회로 | |
KR100266644B1 (ko) | 입력버퍼회로 | |
KR100480906B1 (ko) | 반도체 메모리 소자의 리페어 회로 | |
KR100646575B1 (ko) | 반도체 메모리 장치의 리페어를 위한 퓨즈 프로그래밍방법 및 퓨즈의 프로그래밍 성공여부 판단회로 | |
KR100567526B1 (ko) | 메모리 칩의 파워업 리세트 회로 | |
KR100735672B1 (ko) | 리던던트 컬럼이 사용된 반도체 메모리 장치에서의전원전압레벨 저하 방지회로 및 그에 따른 방법 | |
KR100255146B1 (ko) | 리페어 퓨즈 제어 회로 | |
KR100514413B1 (ko) | 리세트 신호 발생 회로 | |
KR100661668B1 (ko) | 온도감지부가 구비된 플래시 메모리의 감지증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |