KR0179549B1 - 안정된 리페어 기능을 갖는 반도체 메모리 소자 - Google Patents

안정된 리페어 기능을 갖는 반도체 메모리 소자 Download PDF

Info

Publication number
KR0179549B1
KR0179549B1 KR1019950066032A KR19950066032A KR0179549B1 KR 0179549 B1 KR0179549 B1 KR 0179549B1 KR 1019950066032 A KR1019950066032 A KR 1019950066032A KR 19950066032 A KR19950066032 A KR 19950066032A KR 0179549 B1 KR0179549 B1 KR 0179549B1
Authority
KR
South Korea
Prior art keywords
node
memory device
semiconductor memory
address
precharge
Prior art date
Application number
KR1019950066032A
Other languages
English (en)
Other versions
KR970051445A (ko
Inventor
최재명
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950066032A priority Critical patent/KR0179549B1/ko
Publication of KR970051445A publication Critical patent/KR970051445A/ko
Application granted granted Critical
Publication of KR0179549B1 publication Critical patent/KR0179549B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명의 안정된 리페어 기능을 갖는 반도체 메모리 소자로 제1제어 신호에 의해 제1노드로 프리차지 전위를 전달하는 제1프리차지 수단과, 제2제어 신호에 의해 상기 제1프리차지 수단의 출력신호를 상기 제1노드로 전달하는 제2프리차지 수단과, 상기 제1노드에 병렬로 접속되어 입력되는 어드레스에 의해 상기 제1노드로 접지전위를 공급하는 n개로 구성된 스위치 수단과, 상기 제1노드 및 상기 각각의 스위치 수단 사이에 접속되어 불량 어드레스를 검출하기 위한 퓨즈들과, 상기 제2제어 신호를 입력으로 하여 반전시키는 반전 딜레이 수단과, 상기 제1노드에 의해 출력 신호가 드라이브되고 난 후 상기 반전 딜레이 수단의 출력 신호에 의해 래치되는 래치 수단을 구비하여, 칩 내부에 노이즈가 발생되더라도 불량 셀을 선택하는 어드레스가 입력되면 리페어 동작이 가능함으로써 안정된 특성을 갖는 소자를 얻을 수 있다.

Description

안정된 리페어 기능을 갖는 반도체 메모리 소자
제1도는 종래기술에 의한 퓨즈 박스 및 리페어 검출회로도.
제2도는 종래기술에 의한 퓨즈 박스 및 리페어 검출회로의 동작 타이밍도.
제3도는 본 발명의 일실시예에 의한 퓨즈 박스 및 리페어 검출회로도.
제4도는 본 발명의 일실시예에 의한 퓨즈 박스 및 리페어 검출회로의 동작 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
11 : 퓨즈 박스부 12 : 리페어 검출부
13 : 반전 딜레이 회로부 14 : 래치 회로부
본 발명은 반도체 메모리 소자에 관한 것으로, 특히 불량셀 어드레스가 선택될 때 불량셀을 대체하는 스페어 셀이 소자 내부에 발생된 노이즈로 인해 정상적인 동작을 못함으로써 생기는 오동작을 방지시킨 안정된 리페어 기능을 갖는 반도체 메모리 소자에 관한 것이다.
본 발명은 불량 셀을 대체하기위한 리페어 구조를 갖는 모든 반도체 메모리 소자에 적용되며, 특히 디램(DRAM), 에스램(SRAM) 등에 사용이 가능하다.
제1도는 종래기술에 의한 퓨즈 박스 및 리페어 검출회로도를 나타낸 것으로, 제1, 제2프리차지 신호(IN1,IN2)를 각각 입력하는 제2, 제3노드(N2,N3)와, 전원전압(Vcc) 및 제1노드(N1) 사이에 접속되며 게이트가 상기 제2노드(N2)에 연결된 제1PMOS형 트랜지스터로 구성된 제1프리차지 트랜지스터(MP1)와, 상기 제1프리차지 트랜지스터(MP1) 및 상기 제1노드(N1) 사이에 접속되며 게이트가 상기 제3노드(N3)에 연결된 제2PMOS형 트랜지스터로 구성된 제2프리차지 트랜지스터(MP2)와, 상기 제1노드(N1) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 제2노드(N2) 사이에 연결된 제1NMOS형 트랜지스터(MN1)와, 상기 제1노드(N1)에 각각 병렬로 접속되어 불량 어드레스를 검출하기 위한 퓨즈가 j개로 구성된 퓨즈 박스부(11)와, 상기 퓨즈 박스부(11)의 각각의 퓨즈 및 접지전압 사이에 접속되며 게이트로 j개의 어드레스 신호가 각각 인가되는 NMOS형 트랜지스터로 구성된 리페어 검출부(12)와, 상기 제1노드(N1) 및 출력 단자(N4) 사이에 접속된 제1인버터(I1)와, 전원전압 및 상기 제1노드(N1) 사이에 접속되며 게이트가 상기 출력 단자(N4)에 연결된 PMOS형 트랜지스터(MP3)로 구성된다.
상기 구성에 의한 동작은 제2도에 도시된 동작 타이밍도를 참조로 하여 설명하기로 한다.
먼저, 제1, 제2프리차지 신호(IN1,IN2)에 의해 제1노드(N1)가 전원 전위(Vcc)로 프리차지(precharge)된 후, 어드레스가 들어오면 퓨즈 브로윙(fuse blowing) 여부에 의해 제1노드(N1)가 '하이' 또는 '로우'가 되어 출력 신호(out)를 드라이브한다.
만약 불량 셀을 선택하는 어드레스가 A0b1, Aijb라 하면, 이 불량된 셀을 리페어 셀로 대체시켜 주기 위해서는 퓨즈 F1, Fi를 끊어 주어야 한다. 이 상태에서 입력되는 어드레스 A0b1, Aijb가 '하이'로 입력되면(이때, 나머지 어드레스는 '로우'상태임), 제1노드(N1)는 상기 제1, 제2프리차지 트랜지스터(MP1,MP2)를 통해 전달된 프리차지 전위(Vcc)에 의해 '하이'상태를 그대로 유지하여 출력 신호(out)를 '로우'로 유지시킴으로써, 불량셀을 대체하기 위한 리페어 회로가 동작한다.
퓨즈 F1, Fi가 끊어진 상태에서 다른 정상 셀을 선택하는 어드레스 신호, 즉 어드레스 A01, Aij가 '하이'로 입력되면 상기 리페어 트랜지스터(MN2와 MN7)가 턴-온되어 결국 제1노드(N1)를 '로우'로 만들고 출력신호(out)를 '하이'로 만듬으로서 리페어 회로가 동작을 하지 않게 한다.
상기 동작과 같이, 어드레스 A01b, Aijb가 '하이'로 입력되는 리페어 동작에서 제1노드(N1)의 '하이'전위는 출력 단자(N4)가 게이트에 연결되는 제3PMOS형 트랜지스터(MP3)에 의해 계속 '하이'상태를 유지해야 한다. 그런데, 칩 내부에 노이즈가 발생되어 '로우'로 있어야하는 다른 어드레스가 그라운드(ground) 전위가 아닌 문턱 전위(Vtn) 이상의 전위를 갖게되면 이 어드레스를 게이트로 입력하는 리페어 트랜지스터가 턴-온됨으로써, 제1노드(N1)를 '로우'로 디스차지(discharge)시키게 되어 출력신호(out)를 '로우'에서 '하이'로 상태를 바꾸게 된다.
결국, 불량 셀을 선택하는 어드레스 A01b, Aijb가 입력되어도 칩 내부에서 발생된 노이즈로 인해 출력 신호가 바뀌게 됨으로써 리페어 회로가 동작을 못하게되는 결함이 발생된다.
따라서 본 발명에서는 칩 내부에 노이즈가 발생되더라도 불량 셀을 선택하는 어드레스가 입력되면 리페어 동작이 가능하도록 한 안정된 리페어 기능을 갖는 반도체 메모리 소자를 제공하는데에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 반도체 메모리 소자에서는 제1제어 신호에 의해 제1노드로 프리차지 전위를 전달하는 제1프리차지 수단과, 제2제어 신호에 의해 상기 제1프리차지 수단의 출력신호를 상기 제1노드로 전달하는 제2프리차지 수단과, 상기 제1노드에 병렬로 접속되어 입력되는 어드레스에 의해 상기 제1노드로 접지전위를 공급하는 n개로 구성된 스위치 수단과, 상기 제1노드 및 상기 각각의 스위치 수단 사이에 접속되어 불량 어드레스를 검출하기 위한 퓨즈들과, 상기 제2제어 신호를 입력으로 하여 반전시키는 반전 지연 수단과, 상기 제1노드에 의해 출력 신호가 드라이브된 후 상기 반전 딜레이 수단의 출력 신호에 의해 래치되는 래치 수단을 구비하였다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
제3도는 본 발명의 일실시예에 의한 퓨즈 박스 및 리페어 검출회로도로서, 제1, 제2프리차지 신호(IN1,IN2)를 각각 입력하는 제2, 제3노드(N2,N3)와, 전원전압(Vcc) 및 제1노드(N1) 사이에 접속되며 게이트가 상기 제2노드(N2)에 연결된 제1PMOS형 트랜지스터로 구성된 제2프리차지 트랜지스터(MP1)와, 상기 제1프리차지 트랜지스터(MP1) 및 상기 제1노드(N1) 사이에 접속되며 게이트가 상기 제3노드(N3)에 연결된 제2PMO형 트랜지스터로 구성된 제2프리차지 트랜지스터(MP2)와, 상기 제1노드(N1) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 제2노드(N2) 사이에 연결된 제1NMOS형 트랜지스터(MN1)와, 상기 제1노드(N1)에 각각 병렬로 접속되어 불량 어드레스를 검출하기 위한 퓨즈로 구성된 퓨즈 박스부(11)와, 상기 퓨즈 박스부(11)의 각각의 퓨즈 및 접지전압 사이에 접속되며 게이트로 어드레스 신호가 각각 인가되는 NMOS형 트랜지스터로 구성된 리페어 검출부(12)와, 상기 제3노드(N3) 및 제5노드(N5) 사이에 접속된 반전 지연 회로부(13)와, 상기 제1노드(N1)와 상기 제5노드(N5)를 각각 입력하는 제1, 제2NOR 게이트(NO1,NO2)로 구성되며 상기 제1NOR 게이트(NO1)의 출력 단자(N4)의 신호는 상기 제2NOR 게이트(NO2)의 입력으로 인가되며 상기 제2NOR 게이트(NO2)의 출력 신호(N6)는 상기 제1NOR 게이트(NO1)의 입력으로 인가되는 래치 회로부(14)로 구성된다.
상기 구성에 의한 동작을 제4도에 도시된 동작 타이밍도를 참조로 하여 살펴보면, 먼저 제1프리차지 신호(IN1)가 '하이'에서 '로우'로 된 뒤 제2프리차지 신호(IN2)가 '하이'에서 '로우'로 되면 제1노드(N1)는 '하이'상태로 전이된다. 그리고 제5노드(N5)는 반전 지연 회로부(13)에 의해 '하이'가 되며, 출력 신호(out)는 초기에 '하이'상태이므로 제6노드(N6)는 초기에 '로우'로 있게 된다.
이 상태에서 리페어 동작일 때, 즉 퓨즈 F1, Fi가 끊어졌을 때, 어드레스 A01b, Aijb가 '하이'로 입력되면 제1노드(N1)는 '하이'가 되고, 따라서 출력 신호(out)는 '로우'가 된 뒤 제2프리차지 신호(IN2)가 '하이'가 되면 제5노드(N5)는 '하이'에서 '로우'가 되어 제2NOR 게이트(NO2)의 입력인 제4노드(N4)의 출력 신호(out)와 제5노드(N5)의 신호가 모두 '로우'이므로 제6노드(N6)는 하이가 되어 계속 출력 신호(out)는 '로우'를 유지하게 된다.
리페어 동작이 아닐때는, 예를 들어 어드레스 A01, Aij가 '하이'이면 제1노드(N1)는 '로우'가 되고 초기에 제6노드(N6)도 '로우'이므로, 출력신호(out)는 '하이'가 되고, 따라서 제6노드(N6)는 계속 '로우'로 있게되어 출력 신호(out)는 '하이'를 계속 유지하게 되어 결국 리페어 동작을 하지 못하도록 한다.
그런데, 만일 리페어 동작일 때 칩 내부에 노이즈가 발생하여 선택되지 않은 어드레스에 문턱전위(Vtn) 이상의 전위가 인가되게되면 그 노이즈가 실린 어드레스에 의해 제1노드(N1)는 '하이'에서 '로우'로 되게 된다. 그러나 그 이전에 제2프리차지 신호(IN2)가 '하이'가 되어 제5노드(N5)가 '로우'가 되어 있고, 출력 신호(out)가 노이즈가 인가되기 전에 리페어 동작이므로 '하이'에서 '로우'상태로 가있게되어 결국 제6노드(N6)가 '하이'로 있게 되어 비록 제1노드(N1)가 '로우'가 될지라도 출력신호(out)는 계속 '로우'를 유지하고 있으므로 리페어 동작을 하게한다.
이상에서 설명한 바와 같이, 본 발명에 의한 안정된 리페어 기능을 갖는 반도체 메모리 소자를 이용하게 되면 칩에 발생되는 노이즈에 의해 종래에는 소자가 오동작을 하게되어 결함이 되던 것을 노이즈에 상관없이 결함 셀을 리페어하는 동작이 가능하게 되어 안정된 특성을 갖는 소자를 얻을 수 있다.

Claims (12)

  1. 반도체 메모리 소자에 있어서, 제1제어 신호에 의해 제1노드로 프리차지 전위를 전달하는 제1프리차지 수단과, 제2제어 신호에 의해 상기 제1프리차지 수단의 출력신호를 상기 제1노드로 전달하는 제2프리차지 수단과, 상기 제1노드에 병렬로 접속되어 입력되는 어드레스에 의해 상기 제1노드로 접지전위를 공급하는 n개로 구성된 스위치 수단과, 상기 제1노드 및 상기 각각의 스위치 수단 사이에 접속되어 불량 어드레스를 검출하기 위한 퓨즈들과, 상기 제2제어 신호를 입력으로 하여 반전시키는 반전 딜레이 수단과, 상기 제1노드의 버퍼링된 출력 신호가 드라이브된 후 상기 반전 지연 수단의 출력 신호에 의해 래치되는 래치 수단을 구비하는 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
  2. 제1항에 있어서, 상기 제1제어 신호에 의해 상기 제1노드로 접지 전위를 공급하는 NMOS형 트랜지스터를 추가로 구비하는 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
  3. 제1항에 있어서, 상기 제2제어 신호는 상기 제1제어 신호가 먼저 '하이'에서 '로우'로 전이된 후 일정기간동안에만 '하이'에서 '로우'로 전이되는 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
  4. 제1항에 있어서, 상기 프리차지 전위는 전원전위(Vcc)인 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
  5. 제1항에 있어서, 상기 스위치 수단은 NMOS형 트랜지스터인 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
  6. 제1항에 있어서, 상기 n개의 스위치 수단은 입력 어드레스의 수와 동일한 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
  7. 제1항에 있어서, 상기 퓨즈는 그 자신에 접속된 상기 스위치 수단으로 불량 셀을 선택하는 어드레스가 입력되는 경우 퓨즈를 끊는 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
  8. 제1항에 있어서, 상기 반전 지연 수단은 홀수개의 인버터로 구성된 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
  9. 제1항에 있어서, 상기 래치 수단은, 두개의 NOR 게이트로 구성되며, 이 두개의 NOR 게이트의 출력은 서로 크로스-커플되어 입력되고 각각의 NOR 게이트의 또다른 입력으로 상기 제1노드의 신호와 상기 반전 딜레이 수단의 출력신호가 인가되는 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
  10. 제1항에 있어서, 상기 래치 수단은, 두개의 NAND 게이트로 구성되며, 이 두개의 NAND 게이트의 출력은 서로 크로스-커플되어 입력되고 각각의 NAND 게이트의 또다른 입력으로 상기 제1노드의 신호와 상기 반전 지연 수단의 출력신호가 인가되는 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
  11. 제1항에 있어서, 상기 어드레스는 로오 어드레스인 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
  12. 제1항에 있어서, 상기 어드레스는 컬럼 어드레스인 것을 특징으로 하는 안정된 리페어 기능을 갖는 반도체 메모리 소자.
KR1019950066032A 1995-12-29 1995-12-29 안정된 리페어 기능을 갖는 반도체 메모리 소자 KR0179549B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066032A KR0179549B1 (ko) 1995-12-29 1995-12-29 안정된 리페어 기능을 갖는 반도체 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066032A KR0179549B1 (ko) 1995-12-29 1995-12-29 안정된 리페어 기능을 갖는 반도체 메모리 소자

Publications (2)

Publication Number Publication Date
KR970051445A KR970051445A (ko) 1997-07-29
KR0179549B1 true KR0179549B1 (ko) 1999-04-15

Family

ID=19447206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066032A KR0179549B1 (ko) 1995-12-29 1995-12-29 안정된 리페어 기능을 갖는 반도체 메모리 소자

Country Status (1)

Country Link
KR (1) KR0179549B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546103B1 (ko) * 1999-08-18 2006-01-24 주식회사 하이닉스반도체 로오 리던던시 회로
KR100769093B1 (ko) * 2001-11-20 2007-10-23 후지쯔 가부시끼가이샤 퓨즈 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345369B1 (ko) * 1999-06-30 2002-07-26 주식회사 하이닉스반도체 퓨즈 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546103B1 (ko) * 1999-08-18 2006-01-24 주식회사 하이닉스반도체 로오 리던던시 회로
KR100769093B1 (ko) * 2001-11-20 2007-10-23 후지쯔 가부시끼가이샤 퓨즈 회로

Also Published As

Publication number Publication date
KR970051445A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR0147194B1 (ko) 반도체 메모리 소자
KR101227291B1 (ko) Ｓｒａｍ용 워드선 구동 회로 및 그를 위한 방법
US5387823A (en) Fuse-programmable redundancy control circuit
US7193908B2 (en) Semiconductor memory
US6285603B1 (en) Repair circuit of semiconductor memory device
JPH10289593A (ja) メモリ集積回路の冗長メモリセルの制御方法とその回路、及びメモリ集積回路
US5768197A (en) Redundancy circuit for semiconductor memory device
KR0179549B1 (ko) 안정된 리페어 기능을 갖는 반도체 메모리 소자
KR19990003769A (ko) 반도체 소자의 리던던트 장치
JP3673637B2 (ja) 冗長回路を備えた半導体メモリ装置
US7495472B2 (en) Circuits/methods for electrically isolating fuses in integrated circuits
US6084808A (en) Circuits and methods for burn-in of integrated circuits using potential differences between adjacent main word lines
KR100535021B1 (ko) 리페어 장치
US6862231B2 (en) Repair circuit
KR100196515B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR100480906B1 (ko) 반도체 메모리 소자의 리페어 회로
KR0177407B1 (ko) 리던던시 재 리페어 회로
KR100224791B1 (ko) 반도체 메모리에서 워드라인 구동 회로
KR0161734B1 (ko) 반도체 기억장치의 컬럼 리던던시 회로
KR101096205B1 (ko) 반도체 장치
KR100865708B1 (ko) 반도체 장치
KR20020058988A (ko) 리던던시 회로
KR20050102305A (ko) 리페어 퓨즈의 손상을 감지하는 반도체메모리소자
KR100301598B1 (ko) 리페어어드레스선택회로
KR20030049667A (ko) 퓨즈박스 내의 전류소모를 최소화한 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee