KR100224791B1 - 반도체 메모리에서 워드라인 구동 회로 - Google Patents

반도체 메모리에서 워드라인 구동 회로 Download PDF

Info

Publication number
KR100224791B1
KR100224791B1 KR1019960080262A KR19960080262A KR100224791B1 KR 100224791 B1 KR100224791 B1 KR 100224791B1 KR 1019960080262 A KR1019960080262 A KR 1019960080262A KR 19960080262 A KR19960080262 A KR 19960080262A KR 100224791 B1 KR100224791 B1 KR 100224791B1
Authority
KR
South Korea
Prior art keywords
word line
signal
voltage
control signal
mos transistor
Prior art date
Application number
KR1019960080262A
Other languages
English (en)
Other versions
KR19980060895A (ko
Inventor
남종기
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960080262A priority Critical patent/KR100224791B1/ko
Publication of KR19980060895A publication Critical patent/KR19980060895A/ko
Application granted granted Critical
Publication of KR100224791B1 publication Critical patent/KR100224791B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Abstract

본 발명은 반도체 메모리에서 워드라인 구동 회로에 관한 것으로, 특히 동시에 동작중이던 워드라인 중 어느 하나에 에러가 발생하여 리페어를 시켜야 할 시, 종래에 동시에 동작중이던 워드라인을 모두 리페어 시켰던 비효율적인 방식을 감안하여, 워드라인을 동작시키고 난후, 상기 워드라인을 구동 소스부와 분리시켜 에러 발생여부를 감지하고, 감지결과 실제로 에러가 발생된 워드라인만을 찾아 리페어 시키도록 하므로써 리페어 효율성을 향상시키는 잇점이 있다.

Description

반도체 메모리에서 워드라인 구동 회로
본 발명은 반도체 메모리에서 워드라인 구동 회로에 관한 것으로, 특히 복수 개의 워드라인이 동작되는 회로에서 하나의 워드라인에 에러가 발생하였을 경우 이 에러가 발생된 워드라인 만을 찾아 리페어 시킬 수 있도록 하므로써, 리페어 효율을 향상시킨 반도체 메모리에서 워드라인 구동 회로에 관한 것이다.
일반적으로 반도체 디-램에서 워드라인을 구동하는 전압레벨은 전압 Vcc+ΔV로 Vcc 보다 약 2VT이상이 높은 레벨이 되며, 제1도에 도시된 바와 같이 워드라인을 구동하는 구동 소스부(10)가 하나이고 이 하나의 구동 소스부(10)에서 인가되는 전압에 따라 각각의 셀 블럭(30)에 존재하는 워드라인을 구동시키는 워드라인 구동부(20)가 셀 블럭(30)에 대응하는 갯수로 존재하는 상태에서, 워드라인 구동부(20)의 동작으로 인해 복수개의 워드라인이 동시에 구동될때 만약 어떤 워드라인에서 누설이 발생하였다면 상기 누설이 발생된 워드라인과 동시에 구동된 워드라인 모두도 에러가 발생된 것처럼 보인다.
여기서 상기 워드라인 구동부(20)의 회로를 보면, 제2도에 도시된 바와 같이 워드라인 드라이버 인에이블 신호(S1)를 입력받아 부스팅 신호(PX) 출력단에 연결된 P 모드 트랜지스터(P1)의 턴-온/오프를 제어하는 레벨 쉬프터부(21)와, 상기 레벨 쉬프터부(21)의 최종 출력신호에 따라 턴-온/오프 되어 부스팅 신호(PX)의 출력단으로 전압 VPP를 인가하는 전달역할의 P 모스 트랜지스터(P1), 및 워드라인 드라이버 인에이블 신호(S1)와, 복수개의 인버터(INT23, INT1, INT2)를 통한 인에이블 신호를 게이트단으로 입력받아 턴-온/오프 되어 상기 전압 VPP를 접지단으로 연결하는 각각의 N 모스 트랜지스터(N1, N2)를 포함한다.
상기 레벨 쉬프터부(21)는 워드라인 드라이버 인에이블 신호(S1)를 인버팅하는 복수개의 인버터(INT21∼INT24)들과, 일측단으로 전압 VPP를 인가받는 래치형의 P 모스 트랜지스터(P21, P22)와, 상기 P 모스 트랜지스터(P21)의 일측단에 연결되고, 게이트단으로는 전원전압을 인가받는 N 모스 트랜지스터(N21)와, 상기 N 모스 트랜지스터(N21)에 직렬로 연결된 N 모스 트랜지스터(N22), 및 상기 인버터(INT22)와 인버터(INT24)의 출력을 게이트단으로 각각 입력받으며, 일측은 상기 P 모스 트랜지스터(P22)에 연결되고, 일측은 접지단으로 연결된 복수개의 N 모스 트랜지스터(N23, N24, N25)를 포함한다.
상기와 같이 구성된 워드라인 구동부(20)는 워드라인 드라이버 인에이블 신호(S1)가 '하이' 상태가 되면 복수개의 인버터(INT21∼INT24)와 래치형의 P 모스 트랜지스터(P21, P22)들을 거친 후 '노드1'의 상태를 '로우' 상태로 만든다.
그리고 상기 워드라인 드라이버 인에이블 신호(S1)는 레벨 쉬프터부(21) 내의 인버터(INT23) 출력을 게이트 단으로 입력받는 N 모스 트랜지스터(N1)와 상기 인버터(INT23)의 출력을 다시 인버팅하는 복수개의 인버터(INT1, INT2)를 통한 신호를 게이트단으로 입력받는 N 모스 트랜지스터(N2)에 인가되어 각각의 N 모스 트랜지스터(N1, N2)들을 차단시킨다.
따라서 상기 워드라인을 구동시키기 위한 구동 소스부(10)에서 인가되는 전압 VPP는 턴-온된 P 모스 트랜지스터(P1)를 지나 부스팅 단자로 인가되며, 상기 부스팅 신호(PX)를 인가받은 워드라인 구동부(20)들은 각기 연결된 워드라인들을 구동시킨다.
이때 경우에 따라서는(예 : 리프레쉬 동작 등) 구동 소스부(10)의 전압 인가에 따라 복수개의 워드라인 구동부(20)가 동시에 동작되어 이에 따른 워드라인이 동시에 구동하는 경우가 발생한다.
이런 경우 동작중이던 어떤 워드라인에 에러가 발생되면, 종래에는 상기 동시에 동작된 모든 워드라인을 리페어 처리하여 리던던시 워드라인과 교체하였는 바, 이는 실제로 에러가 발생된 워드라인을 찾을 수가 없어 리페어가 발생된 부분의 워드라인과 동시에 동작하고 있는 워드라인까지 리페어 시키는 것으로, 리던던시 워드라인을 사용함에 있어 비효율적인 문제점이 있었다.
본 발명에서는 상술한 바와 같은 종래 문제점을 해결하기 위해, 동시에 동작된 워드라인이라 할지라도 어떤 워드라인에서 에러가 발생되면 이 에러가 발생된 실제 워드라인을 찾은 후, 상기 워드라인만 리페어 시킬수 있도록 하므로써, 정상적으로 동작하고 있는 워드라인은 그대로 동작을 지속하도록 하고, 에러가 발생된 워드라인만 리페어 시키도록 하여 리던던시 워드라인을 효율적으로 사용할 수 있도록 하는 것을 목적으로 한다.
제1도는 종래 워드라인 구동회로의 개략도.
제2도는 종래 워드라인 구동부의 상세 회로도.
제3a도는 본 발명에 의한 워드라인 구동회로의 개략도.
제3b도는 본 발명에 의한 워드라인 구동회로의 동작 상태를 나타내는 개략적인 타이밍도.
제4a도는 본 발명에 의한 워드라인 구동부의 상세 회로도.
제4b도는 본 발명에 의한 전압제어신호 생성부의 상세 회로도.
제5도는 본 발명의 동작 상태를 나타내는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : 구동 소스부 30 : 셀 블럭
40 : 워드라인 구동부 41 : 레벨 쉬프터부
50 : 전압제어신호 생성부 51 : 래치
S1 : 워드라인 드라이버 인에이블 신호 S2 : 전압제어신호
P1, P21, P22 : P모스 트랜지스터
N1, N2, N21, N22, N41, N42 : N모스 트랜지스터
INT3∼INT7, INT41∼INT43, INT50 : 인버터
NAND41, NAND50∼NAND53 : 낸드 게이트
PX : 부스팅 신호
상기와 같은 목적을 달성하기 위해 본 발명에서는 디-램이 /라스(/RAS) 신호에 의해 선택되어 센싱이 완료되면, 상기 동작중인 각각의 워드라인을 상기 워드라인을 구동시키는 구동부와 분리시켜 에러가 발생된 워드라인의 레벨은 낮아지도로 하고, 다른 정상적인 워드라인의 레벨은 계속 유지시켜 주게 하므로써 실제로 에러가 발생된 워드라인만 리페어 시키도록 하는 것이다.
이와 같이 동작하도록 하는 본 발명의 워드라인 구동 회로는 반도체 메모리의 워드라인 구동회로에 있어서, 구동중인 복수개의 워드라인 중 실제 에러가 발생된 워드라인만 검출하여 이를 리페어 시킬 수 있도록, 소정시간 지연된 라스신호와, 센스앰프 동작신호를 입력으로 하여, 워드라인 드라이버 인에이블 신호에 의해 복수개 인에이블된 셀 블럭들을 전원단과 차단시키는 전압제어신호 생성부, 워드라인 드라이버 인에이블 신호와 상기 전압제어신호 생성부에서 출력된 전압제어신호를 입력받아 부스팅 신호 출력단에 연결된 트랜지스터의 턴-온/오프를 제어하는 레벨 쉬프터부와, 상기 레벨 쉬프터부의 최종 출력신호에 따라 턴-온/오프 되어 부스팅 신호의 출력단으로 전압을 인가하는 전달 역할의 트랜지스터, 및 복수개의 인버터를 통한 워드라인 드라이버 인에이블 신호를 게이트단으로 입력받아 턴-온/오프 되어 상기 전압을 접지단으로 연결하는 복수개의 트랜지스터를 포함하는 것을 특징으로 한다.
상술한 목적 및 특징, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하며 종래와 같은 구성은 동일부호를 부여하여 설명한다.
제3a도는 본 발명에서 구현하고자 하는 워드라인 구동회로를 간략하게 도시한 개략도이고, 제3b도는 상기 구동회로의 동작 상태를 개략적으로 설명하는 타이밍도로, 구동 소스부(10)에서 인가되는 전압에 따라 워드라인을 구동하는 워드라인 구동부(40)를 통해 제 1 부스팅 신호(PX1)와, 제 3 부스팅 신호(PX3)가 동시에 인에이블되어 셀 블럭(30) 중 첫번째와 세번째 셀 블럭이 동시에 동작하게 되고, 이런 상태에서 만약 세번째 셀 블럭의 워드라인 3에 에러가 발생되었다면 본 발명을 통해 에러가 발생된 워드라인을 찾는 동작은 다음과 같다.
제3b도를 보면 제 1 부스팅 신호(PX1)(제3b도(가))와, 제 3 부스팅 신호(PX3)(제3b도(나))는 인가되는 전압레벨로 '하이' 상태를 유지하게 되고, 이에 따라 워드라인 1(제3b도(라))과 워드라인 3(제3b도(마)) 또한 액티브 되어 동일한 전압레벨이 된다.
그러나 워드라인 2와 워드라인 4(제3b도(바))는 제 2 부스팅 신호(PX2)와 제 4 부스팅 신호(PX4)(제 3b도(다))가 액티브 상태가 아니므로 전압이 인가되지 않아 로우 상태를 그대로 유지하게 된다.
이러한 상태에서 각 워드라인에 인가되던 전압을 차단하고서 에러가 발생된 워드라인과 발생하지 않은 워드라인을 구분하게 되는데, 상기에 언급한 바와 같이 워드라인 3(제3b도(마))에 에러가 발생하였다면, 도면에 도시된 것 처럼 전압제어신호(S2)에 따라 제 3 부스팅 신호(PX3)(제3b도(나))의 출력이 '하이' 상태에서 다시 '로우' 상태로 천이됨과 동시에 워드라인 3(제3b도(마)) 또한 하이 상태에서 로우 상태로 천이되고, 이와 같은 상태 변화에 따라 동작중이던 워드라인에 에러가 발생되었음을 알 수 있다.
따라서 상기 에러가 발생된 워드라인 3(제3b도(마))만 리페어 회로를 통해 리던던시 워드라인과 교체되도록 하고, 상기 워드라인 3(제3b도(마))와 동시에 동작했던 워드라인 1(제3b도(라))은 계속 '하이' 상태를 유지하고 있으므로 에러가 발생하지 않은것으로 인지하고 지속적으로 동작되도록 한다.
이때 워드라인 1(제3b도(라))에 점선으로 도시된 것은 종래에는 동시에 동작되었던 워드라인 중 어느 하나에 에러가 발생되면 에러가 발생하지 않은 워드라인이라 할지라도 전압이 동시에 인가되지 않으므로(제3b도(가))의 점선) 에러가 발생된 것처럼 '로우' 값으로 다운되어 두 워드라인 모두 리페어 시키도록 하였음을 나타내는 것이다.
그리고 역시 워드라인 2와, 워드라인 4(제3b도(바))는 동작중이 아니었기 때문에 '로우' 값을 계속 유지하고 있다.
상기와 같이 동작되도록 하는 본 발명의 워드라인 구동부(40)의 상세 회로를 보면 제4a도, 제4b도에 도시된 바와 같이, 소정시간 지연된 라스신호와, 센스앰프 동작신호를 입력으로 하여, 워드라인 드라이버 인에이블 신호에 의해 복수개 인에이블된 셀 블럭들을 전원단과 차단시키는 전압제어신호 생성부(50), 워드라인 드라이버 인에이블 신호(S1)와 상기 전압제어신호 생성부(50)에서 출력되는 전압제어신호(S2)를 입력받아 부스팅 신호(PX) 출력단에 연결된 P 모스 트랜지스터(P1)의 턴-온/오프를 제어하는 레벨 쉬프터부(41)와, 상기 레벨 쉬프터부(41)의 최종 출력신호에 따라 턴-온/오프 되어 부스팅 신호(PX)의 출력단으로 전압 VPP를 인가하는 전달역할의 P 모스 트랜지스터(P1), 및 복수개의 인버터(INT3∼INT7)를 통한 워드라인 드라이버 인에이블 신호(S1)를 게이트단으로 입력받아 턴-온/오프 되어 상기 전압 VPP를 접지단으로 연결하는 각각의 N 모스 트랜지스터(N1, N2)를 포함한다.
상기 전압제어신호 생성부(50)는 제 1 라스신호(RAS1)와 센스엠프 동작신호를 입력받아 낸드 연산하는 낸드 게이트(NAND50)와, 상기 센스엠프 동작신호와 부스팅 신호(PX)를 입력으로 하며, 각각의 출력이 상호 교차되어 재 입력되도록 각각의 낸드 게이트(NAND51, NAND52)로 이루어진 래치(51)와, 상기 낸드 게이트(NAND50)와 상기 래치(51)의 출력을 입력받아 낸드 연산하는 낸드 게이트(NAND53), 및 상기 낸드 게이트(NAND53)의 출력을 반전시켜 최종적인 전압제어신호(S2)로 출력하는 인버터(INT50)를 포함한다.
상기 레벨 쉬프터부(41)는 워드라인 드라이버 인에이블 신호(S1)와 전압제어신호(S2)를 입력받아 낸드 연산하는 낸드 게이트(NAND41)와, 일측단으로 전압 VPP를 인가받는 래치형의 P 모스 트랜지스터(P21, P22)와, 상기 P 모스 트랜지스터(P21)의 일측단에 연결되고, 게이트단으로는 전원전압을 인가받는 N 모스 트랜지스터(N21)와, 상기 N 모스 트랜지스터(N21)에 직렬로 연결된 N 모스 트랜지스터(N22), 및 상기 인버터(INT41)와 인버터(INT43)의 출력을 게이트단으로 각각 입력받으며, 일측은 상기 P 모스 트랜지스터(P22)에 연결되고, 일측은 접지단으로 연결된 복수개의 N 모스 트랜지스터(N41, N42)를 포함한다.
이와 같이 구현된 본 발명의 워드라인 구동회로의 동작을 제5도의 타이밍도를 참조하여 설명하면, 라스신호(/RAS)(제5도(가))가 인에이블 되면서 어드레스가 입력되고, 이어 워드라인 드라이버 인에이블 신호(S1)(제5도(나))가 액티브 되면 노드1이 '로우' 상태(제5도(바))가 되어 P 모스 트랜지스터(P1)가 턴-온된다.
이에따라 상기 P 모스 트랜지스터(P1)를 통해 전압 VPP가 부스팅 단자로 인가되고(제5도(사)), 이 전압은 상기 어드레스에 의해 선정된 셀 블럭의 워드라인 구동부로 입력된다.
그런 다음 센스앰프 구동신호(제5도(나))가 '하이' 상태로 인에이블되면서 데이타를 증폭하며, 이러한 상태에서 센스앰프 구동신호에 따라 전압제어신호(S2)(제5도(마))가 '로우'로 다운되 레벨 쉬프터부(40)로 입력되고, 다시 이 값에 의해 노드1의 상태가 '하이' 상태(제5도(바))로 천이되어, P 모스 트랜지스터(P1)가 차단되면서 부스팅 단자로 인가되던 상기 전압 VPP가 차단된다.
이러한 상태를 가지고 워드라인에 에러가 발생하였는지 아닌지의 여부를 판단하게 되는데 만약 워드라인에 에러가 발생되었다면 현재까지 인가되던 전압은 모두 외부로 빠져 제5도(사)에 점선으로 도시된 바와 같이 부스팅 신호(PX)는 '로우' 상태로 천이되고, 전압제어신호 생성부(50)로 입력되는 부스팅 신호(PX)가 역시 '로우' 값이므로 전압제어신호 생성부(50)는 계속 '로우' 값인 전압제어신호(S2)를 출력한다. 따라서 에러가 발생된 워드라인에서는 부스팅 신호(제5도(사))가 연속적으로 '로우' 값을 유지하게 된다.
상기와 반대로 워드라인에 에러가 발생하지 않았다면 인가되었던 전압이 그대로 플로팅 상태로 남아있게 된다.
상기와 같은 동작이 완료되면 에러가 발생된 워드라인은 리페어 회로에 의해 리던던시 워드라인과 교체 되도록 하고, 에러가 발생되지 않은 워드라인은 제 1 라스신호(RAS1)(제5도(라))의 천이 상태에 따라 다시 '하이' 값으로 천이되어 워드라인에 전압이 인가되도록 한다.
여기서 상기 제 1 라스신호(RAS1)는 도면에 도시된 바와 같이 라스신호(제5도(가))의 반전된 신호로써, 라스신호가 인에이블된 다음 소정시간이 지난 후 인에이블 되는 신호이다.
[발명의 효과]
이상에서 상세히 설명한 바와 같이 본 발명은 동시에 동작중이던 워드라인 중 어느 하나에 이상이 발생하여 리페어를 시켜야 할 시, 종래에 동시에 동작중이던 워드라인을 모두 리페어 시켰던 비효율적인 방식을 감안하여, 워드라인을 동작시키고 난후, 상기 워드라인을 구동 소스부와 분리시켜 에러 발생여부를 감지하도록 하므로써, 실제로 에러가 발생된 워드라인만 리페어 시킬 수 있도록 하여 리페어 효율성을 향상시키는 잇점이 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 반도체 메모리의 워드라인 구동회로에 있어서, 구동중인 복수개의 워드라인 중 실제 에러가 발생된 워드라인만 검출하여 이를 리페어 시킬 수 있도록, 소정시간 지연된 라스신호와, 센스앰프 동작신호를 입력으로 하여, 워드라인 드라이버 인에이블 신호에 의해 복수개 인에이블된 셀 블럭들을 전원단과 차단시키는 전압제어신호 생성부, 워드라인 드라이버 인에이블 신호와 상기 전압제어신호 생성부에서 출력된 전압제어신호를 입력받아 부스팅 신호 출력단에 연결된 트랜지스터의 턴-온/오프를 제어하는 레벨 쉬프터부와, 상기 레벨 쉬프터부의 최종 출력신호에 따라 턴-온/오프 되어 부스팅 신호의 출력단으로 전압을 인가하는 전달 역할의 트랜지스터, 및 다수개의 인버터를 통한 워드라인 드라이버 인에이블 신호를 게이트단으로 입력받아 턴-온/오프 되어 상기 전압을 접지단으로 연결하는 다수개의 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리에서 워드라인 구동 회로.
  2. 제 1 항에 있어서, 상기 전압제어신호 생성부는 소정시간 지연된 라스신호와 센스앰프 동작신호를 입력받아 낸드 연산하는 제 1 낸드 게이트와, 상기 센스앰프 동작신호와 부스팅 신호를 입력으로 하며, 복수개의 낸드 게이트로 이루어진 래치와, 상기 제 1 낸드 게이트와 상기 래치의 출력을 입력받아 낸드 연산하는 제 2 낸드 게이트, 및 상기 제 2 낸드 게이트의 출력을 반전시켜 최종적인 전압제어신호로 출력하는 인버터를 포함하는 것을 특징으로 하는 반도체 메모리에서 워드라인 구동 회로.
  3. 제 1 항에 있어서, 상기 레벨 쉬프트부는 워드라인 드라이버 인에이블 신호와 전압제어신호를 입력받아 낸드 연산하는 낸드 게이트와, 일측단으로 전압을 인가받는 래치형의 P 모스 트랜지스터와, 상기 P 모스 트랜지스터의 일측단에 연결되고, 게이트단으로는 전원전압을 인가받는 N 모스 트랜지스터와, 상기 N 모스 트랜지스터에 직렬로 연결된 N 모스 트랜지스터, 및 상기 복수개의 인버터 출력을 게이트단으로 각각 입력받으며, 일측은 상기 P 모스 트랜지스터에 연결되고, 일측은 접지단으로 연결된 복수개의 N 모스 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리에서 워드라인 구동 회로.
  4. 제 1 항에 있어서, 상기 전압제어신호에 따라 워드라인에 인가 중이던 전압 차단 후, 워드라인에 에러가 발생되었음을 검출하는 것은 이전에 인가되었던 전압이 '로우' 상태로 다운되면 그 워드라인에 에러가 발생된 것으로 인지하고, '하이' 상태로 플로팅된 상태면 에러가 발생하지 않은 것으로 인지하는 것을 특징으로 하는 반도체 메모리에서 워드라인 구동 회로.
KR1019960080262A 1996-12-31 1996-12-31 반도체 메모리에서 워드라인 구동 회로 KR100224791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960080262A KR100224791B1 (ko) 1996-12-31 1996-12-31 반도체 메모리에서 워드라인 구동 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080262A KR100224791B1 (ko) 1996-12-31 1996-12-31 반도체 메모리에서 워드라인 구동 회로

Publications (2)

Publication Number Publication Date
KR19980060895A KR19980060895A (ko) 1998-10-07
KR100224791B1 true KR100224791B1 (ko) 1999-10-15

Family

ID=19493514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960080262A KR100224791B1 (ko) 1996-12-31 1996-12-31 반도체 메모리에서 워드라인 구동 회로

Country Status (1)

Country Link
KR (1) KR100224791B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546664B (en) * 2001-01-17 2003-08-11 Toshiba Corp Semiconductor storage device formed to optimize test technique and redundancy technology
KR100833592B1 (ko) * 2006-12-27 2008-05-30 주식회사 하이닉스반도체 반도체 메모리 장치 및 반도체 메모리의 리프레시 방법

Also Published As

Publication number Publication date
KR19980060895A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
EP0649146B1 (en) Semiconductor integrated circuit device
CN100527275C (zh) 按内容寻址的存储器器件
KR0167295B1 (ko) 저전력용 센스앰프회로
KR20040004813A (ko) 워드라인 구동 회로
US5294847A (en) Latching sense amplifier
KR19980027930A (ko) 동기형 반도체 메모리 장치의 다이내믹 컬럼 리던던시 구동 회로
US5909402A (en) Circuit for driving/controlling sensing amplifier
KR100505684B1 (ko) 칼럼 결함 복구가 가능한 캠 및 캄럼 결함 복구 방법
US6269033B1 (en) Semiconductor memory device having redundancy unit for data line compensation
US6055189A (en) Nonvolatile semiconductor memory device
KR100224791B1 (ko) 반도체 메모리에서 워드라인 구동 회로
KR100384559B1 (ko) 반도체 메모리 소자의 컬럼 디코딩 장치
US5305265A (en) Semiconductor memory device having column selection circuit activated subsequently to sense amplifier after first or second period of time
KR100302424B1 (ko) 논리하이브리드메모리용반도체메모리
JP3740312B2 (ja) Ｃａｍセル回路
US6862231B2 (en) Repair circuit
KR0179549B1 (ko) 안정된 리페어 기능을 갖는 반도체 메모리 소자
KR970005650B1 (ko) 어드레스의 래치 및 매칭 겸용 회로
JPH05128866A (ja) ランダムアクセスメモリの書き込み、読出し制御回路
KR100526455B1 (ko) 리던던시 인에이블 회로를 포함하는 반도체장치
KR100238243B1 (ko) 반도체 메모리장치 및 방법
KR100652428B1 (ko) 반도체 메모리 장치의 리던던시 회로
US20020036932A1 (en) Semiconductor memory device and method of repairing same
KR960011957B1 (ko) 반도체 메모리 소자의 스페어 워드선 선택방법
KR19980060583A (ko) 비트라인 센스앰프 인에이블신호 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee