KR100233242B1 - 일반 프로세서가 용이하게 억세스할 수 있는 정보 보호 알고리즘 칩의 외부 접속 장치 - Google Patents

일반 프로세서가 용이하게 억세스할 수 있는 정보 보호 알고리즘 칩의 외부 접속 장치 Download PDF

Info

Publication number
KR100233242B1
KR100233242B1 KR1019960069799A KR19960069799A KR100233242B1 KR 100233242 B1 KR100233242 B1 KR 100233242B1 KR 1019960069799 A KR1019960069799 A KR 1019960069799A KR 19960069799 A KR19960069799 A KR 19960069799A KR 100233242 B1 KR100233242 B1 KR 100233242B1
Authority
KR
South Korea
Prior art keywords
data
input
shift register
algorithm chip
feedback shift
Prior art date
Application number
KR1019960069799A
Other languages
English (en)
Other versions
KR19980050951A (ko
Inventor
신기수
손기욱
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960069799A priority Critical patent/KR100233242B1/ko
Publication of KR19980050951A publication Critical patent/KR19980050951A/ko
Application granted granted Critical
Publication of KR100233242B1 publication Critical patent/KR100233242B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
고객 주문형 칩.
2. 발명이 해결하고자 하는 기술적 과제
암호 알고리즘 칩의 경우 제어 목적에 따라 여러 가지의 제어신호들이 요구되므로, 일반 프로세서에서 제어하기 위하여는 별도의 소프트웨어와 하드웨어가 필요하였고 또한 이들 관계를 잘 알아야만 알고리즘 칩을 구동할 수 있다.
3. 발명의 해결 방법의 요지
프로세서에서 암호 알고리즘 칩을 동작시키는 명령을 일반 메모리칩과 같이 데이터의 기록(Write)과 읽음(Read) 두가지 동작으로 단순화시킨다.
4. 발명의 중요한 용도
정보 보호 기능이 요구되는 음성, 영상, 데이터 및 팩시밀리 등의 다양한 종류의 통신시스템.

Description

일반 프로세서가 용이하게 억세스할 수 있는 정보 보호 알고리즘 칩의 외부 접속 장치
본 발명은 알고리즘의 고객 주문형 칩(Custom IC) 설계에 관한 것으로, 특히 일반 프로세서 칩의 주변회로를 변경하지 않고 용이하게 정보보호 알고리즘칩과 접속할 수 있도록 하는 외부 접속 장치에 관한 것이다.
최근에 통신의 부가 기능으로서 요구되는 정보보호 기능을 구현하기 위한 알고리즘 칩의 사용이 점차 증가하고 있다. 그러나, 정보보호 시스템에 있어서 알고리즘의 초기값이 여러 종류의 키 값으로 구성되어 데이터의 종류가 다양하며 입력, 동작, 출력 데이터 전이 명령 등 처리 명령도 다양하다. 또한 제어 목적에 따라 여러 가지의 제어신호들이 필요하였다. 즉, 레지스터 선정신호, 병렬/직렬 선택신호, 키종류 선택 신호 등 다양한 제어 신호들이 필요하였기 때문에 프로세서에서 제어하기 위하여는 별도의 소프트웨어와 하드웨어가 필요하였고 또한 이들 관게를 잘 알아야만 알고리즘 칩을 구동할 수 있다. 그러므로, 정보보호 알고리즘 칩은 알고리즘의 동작을 제어하기 위한 복잡한 형태의 접속회로를 포함하므로 이 칩을 적용하기 위하여는 기존의 통신 처리 회로를 대폭 변경하여야만 한다.
따라서, 프로세서에서 정보보호 알고리즘 칩을 동작시키는 명령을 일반 메모리 칩과 같은 데이터의 기록(Write) 및 판독(Read) 두가지 동작으로 단순화시킴으로써 정보보호 알고리즘 칩을 이용하여 정보보호시스템의 설계를 용이하게 할 수 있는 정보보호 알고리즘 칩 내부에 있는 효율적인 외부 접속회로가 절실히 요구된다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 여러 종류의 키 데이터에서의 초기값 발생은 프로세서에서 수행하게 하고, 일반 메모리에 데이터를 기록하는 것과 같이 프로세서 동작의 결과인 초기값만을 알고리즘 칩에 기록(write)한다. 또한 별도의 알고리즘 동작 명령이 없이 단순히 키스트림을 읽기만 하면 알고리즘 동작은 자동으로 수행할 수 있게하여 정보보호 시스템 설계자가 알고리즘 칩을 용이하게 사용할 수 있는 외부 접속회로를 제공하는데 있다.
제1도는 본 발명에 따른 암호 알고리즘 칩의 세부도.
제2도는 본 발명에 따른 입력 레지스터의 세부도.
제3도는 본 발명에 따른 출력 레지스터의 세부도.
제4도는 본 발명에 따른 출력 래치의 세부도.
제5도는 본 발명에 따른 기록 신호 및 읽기 신호 발생기의 세부도.
제6도는 본 발명에 따른 제어 신호 발생기(207)중 초기값 기록 신호 발생기의 구성도.
제7도는 제6도에 도시된 초기값 기록 신호 발생기의 타이밍도.
제8도는 본 발명에 따른 제어 신호 발생기(207) 중 키스트림 읽기 신호 발생기의 구성도.
제9도는 제8도에 도시된 키스트림 읽기 신호 발생기의 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
101 : 입력 레지스터 102 : 선형 궤환 쉬프트 레지스터
103 : 선형 연결 로직 104 : 쉬프트 레지스터
105 : 출력 레지스터 106 : 출력 래치
107 : 제어신호 발생기 108 : 기록 신호 및 읽기 신호 발생기
109 : 클럭 분주기 110 : 동작/입력 선택 회로
상기의 목적을 달성하기 위하여, 본 발명은 외부의 프로세서로부터 입력된 병렬 데이터를 직렬로 변환하여 출력하는 입력 레지스터 수단; 직렬 데이터를 입력받아 선형 궤환시켜 출력하는 선형 궤환 쉬프트 레지스터 수단; 상기 선형 궤환 쉬프트 레지스터 수단으로부터 직렬 데이터를 입력받아 병렬 데이터로 변환하여 외부로 출력하는 출력 수단; 외부의 프로세서로부터 제어 신호를 입력받아 상기 입력 레지스터 수단, 상기 선형 궤환 쉬프트 레지스터 수단, 및 상기 출력 수단을 제어하기 위해 필요한 제어 신호를 발생시키는 제어 신호 발생 수단을 구비한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명에 따른 암호 알고리즘 칩의 세부도로서, 입력 레지스터(101)는 프로세서로부터 들어오는 16비트 병렬 데이터를 받아 자동으로 선형 궤환 쉬프트 레지스터(102)로 직렬로 옮기는 역할을 수행한다. 알고리즘의 기본 동작이 이루어지는 부분은 원래 선형 궤환 쉬프트 레지스터(102)가 여러개 비선형적으로 결합되는 것이 보통이나 본 발명의 범위가 아니므로 도면에는 하나의 선형 궤환 쉬프트 레지스터(102)만 나타내었다. 선형 궤환 쉬프트 레지스터(102)는 스트림 암호의 가장 기본이 되는 단위로서 일반 쉬프트 레지스터(104)와 원시 다항식을 만족시키는 선형 연결 로직(103)(linear connection logic)으로서 구성되었다. 출력 레지스터(105)는 키스트림을 받아 출력 래치(106)를 통하여 프로세서가 읽을 수 있도록 하여준다. 제어 신호 발생기(107)는 프로세서가 보낸 제어신호(CE, R/W)를 받아 알고리즘 칩 내부에서 필요한 제어신호를 만드는 역할을 수행하다. 선형 궤환 쉬프트 레지스터(102)의 크기가 만약에 64비트라 하면 프로세서는 이 알고리즘 칩에 4워드(4×16=64 비트)의 초기값을 기록한다. 매 기록마다 제어 신호 발생기(107)에서 만들어진 신호들에 의하여 64비트는 16비트 단위로 차례로 선형 궤환 쉬프트 레지스터(102)로 직렬로 옮겨진다. 이때 프로세서가 이 알고리즘 칩을 한 번 가상으로 읽으면(dummy read)선형 궤환 쉬프트 레지스터(102)가 동작을 하여 16비트의 키스트림이 선형 궤환 쉬프트 레지스터(102)로부터 출력 레지스터(105)로 옮겨지고 마지막으로 출력 래치(106)에 병렬로 입력된다. 이 다음부터는 프로세서는 출력 래치(106)에 있던 키스트림을 읽어내면 선형 궤환 쉬프트 레지스터(102)는 자동으로 16비트의 다음 키스트림을 발생하여 이것을 출력 레지스터(105)를 통하여 출력 래치(106)에 입력된다. 따라서 프로세서 입장에서는 메모리를 읽어 오듯이 알고리즘 칩의 출력 래치(106)를 읽기만 하면 연속적인 키스트림을 구할 수 있다.
제2도는 본 발명에 따른 입력 레지스터 회로의 세부도로서, 2개의 8비트 쉬프트 레지스터 칩으로 구성할 수 있다. 외부로부터 데이터 버스(D0 내지 D7, D8 내지 D15)를 통해 병렬로 데이터를 입력받고, 도면 부호 SO(Serial Output)에서 데이터를 직렬로 출력한다. 제1도를 참조하여 설명한 제어신호 발생기(107)로부터 클럭 신호(CLK) 및 쉬프트/로드(SHIFT/LOAD) 신호에 따라 제어된다.
제3도는 본 발명에 따른 출력 레지스터 회로의 세부도로서, 2개의 직렬 입력 병렬 출력 레지스터 칩으로 구성할 수 있다. 도면 부호 SI(Serial Input)에서 데이터 직렬로 입력받고, 데이터 버스(D0 내지 D7, D8 내지 D15)를 통해 병렬로 데이터를 출력 래치(106)로 출력한다. 제1도를 참조하여 설명한 제어신호 발생기(107)로부터 제공된 클럭신호(CLK)에 따라 제어된다.
제4도는 본 발명에 따른 출력 래치 회로의 세부도로서, 데이터 버스(DI0 내지 DI7, DI8 내지 DI15)를 통해 레지스터(105)로부터 데이터를 병렬로 입력받아 외부로 병렬 데이터를 출력한다. 제1도를 참조하여 설명된 제어신호 발생기(107)로부터 제공된 클럭 신호(CLKLA)에 따라 동기되고, 기록신호 및 읽기 신호 발생기(108)로부터 제공된 신호를 출력 인에이블 신호로 사용한다.
제5도는 본 발명에 따른 기록신호 및 읽기신호 발생기의 세부도이다. 외부로부터 칩_인에이블 신호(CHIP_ENABLE, CE) 및 판독/기록 신호(READ/WRITE)를 입력받는다. 제1부정논리곱 게이트(501)는 칩_인에이블 신호(CE)와 반전된 판독/기록 신호(READ/WRITE)를 입력받아 부정논리곱하여 판독 신호(KSR )로 출력한다. 제2부정 논리곱 게이트(502)는 칩_인에이블 신호(CE)와 반전된 판독/기록 신호(READ/WRITE)를 입력받아 부정논리곱하여 기록신호(IVW)로 출력한다.
제6도는 초기값 기록신호 발생기의 세부도로서, 동기식 이진 카운터(601), 다수의 D-플립플롭(602,603,604,605,608,609,611,612,614,615,616), AND 게이트(610,612) 및 NAND 게이트(606,607)를 구비한다. 프로세서가 초기값을 쓰기 위하여 신호를 보내면 기록신호(IVW)가 이 회로의 입력으로 들어오고 이신호에의하여 병렬입력가능신호(PE)가 만들어지며, 16개의 연속 펄스로 구성된 입력 레지스터 클럭(CLKIR)과 이 클럭에 위상이 반 클럭 뒤지는 선형 궤환 쉬프트 레지스터 입력 클럭(CLKSR)이 만들어진다. 또한 선형 궤환 쉬프트 레지스터(102)의 모드를 동작/입력 선택회로(110)에서 입력 모드 변환시켜 주는 선택신호(SEL)을 만들어 준다.
제7도에서 보면 초기값 기록신호(IVW)가 로우(low)가 될 때 이 신호에 의하여 클럭 A의 한 주기 만큼의 PE신호가 생기며 또한 16개의 펄스로 구성된 입력 레지스터 클럭(CLKIR)이 발생한다. CLKIR의 첫 펄스의 올라가는 부분(rising edge)이 PE가 로우(low)일 때 이므로 제2도의 입력 레지스터 회로의 16비트 데이터 버스의 데이터가 입력 레지스터에 병렬로 입력된다. 이 16비트의 데이터는 입력 레지스터 클럭(CLKIR)과 선형 궤환 쉬프트 레지스터 입력 클럭(CLKSR)에 의하여 선형 궤환 쉬프트 레지스터(102)를 옮겨간다. 이때 선형 궤환 쉬프트 레지스터 입력 클럭(CLKSR)이 동작할 때에는 선택신호(SEL)가 로우(low)가 되어야 한다.
제8도는 본 발명에 따른 키스트림 판독 신호 발생기의 세부도로서, 동기식 이진 카운터(801), 다수의 D-플립플롭(802,803,804,806,807,809,810,811,812, 815,816,819,820), 다수의 AND 게이트(808,813,814), NAND 게이트(805), 및 OR 게이트(817)을 구비한다. 프로세서가 키스트림을 읽기 위하여 신호를 보내면 읽기 신호(KSR)가 만들어져 이 회로의 입력으로 들어오고 이 신호에 의하여 16개의 연속 펄스로 구성된 출력 레지스터 클럭(CLKOR)과 출력 래치의 입력 클럭(CLKLA)이 만들어진다. 출력 레지스터 클럭(CLKOR)은 선형 궤환 쉬프트 레지스터(202)에서 알고리즘이 동작하고 난 후의 한 비트씩 데이터를 받아오는 기능을 수행한다. 따라서 출력 레지스터 클럭(CLKOR)의 한 주기 내에는 알고리즘을 동작시키는 별도의 클럭이 있어야 한다. 이러한 클럭을 선형궤환 쉬프트 레지스터의 동작 클럭(CLKWR)이라 명하였으며 본 발명에서는 두 개만 명시하였다(CLKWR1, CLKWR2). 이 클럭들은 항상 동작하는 것이 아니라 외부조건 등에 의하여 동작되도록 설계하는 것이 보통이다.
제9도에서 보면 입력신호인 읽기 신호(KSR)과 클럭A(CLKA)와 클럭B(CLKB)로부터 출력 레지스터 클럭(CLKOR), 출력 래치의 입력 클럭(CLKLA), 선형 궤환 쉬프트 레지스터의 동작 클럭(CLKWR)이 발생되는 과정을 그렸다.
키스트림이 필요한 경우 알고리즘 칩을 읽기만 하면 얻어질 수 있으므로 키스트림을 저장하여야 하는 별도의 메모리 공간이 필요없게 되며, 별도의 하드웨어 및 소프트웨어를 요구하지 않고 기존의 통신 처리 시스템을 이용하여 정보보호 시스템을 수행할 수 있는 효과가 있다.

Claims (1)

  1. 외부의 프로세서로부터 입력된 병렬 데이터를 직렬로 변환하여 출력하는 입력 레지스터 수단; 직렬 데이터를 입력받아 선형 궤환시켜 출력하는 선형 궤환 쉬프트 레지스터 수단; 상기 선형 궤환 쉬프트 레지스터 수단으로부터 직렬 데이터를 입력받아 병렬 데이터로 변환하여 외부로 출력하는 출력수단; 외부의 프로세서로부터 일반 메모리의 제어 신호인 읽기/쓰기(R/W) 신호만을 입력받아 상기 입력 레지스터 수단, 상기 선형 궤환 쉬프트 레지스터 수단, 및 상기 출력 수단을 제어하기 위하여 필요한 제어 신호를 발생시키는 제어 신호 발생 수단을 구비하여 이루어진 일반 프로세서가 용이하게 억세스할 수 있는 정보 보호 알고리즘 칩의 외부 접속 장치.
KR1019960069799A 1996-12-21 1996-12-21 일반 프로세서가 용이하게 억세스할 수 있는 정보 보호 알고리즘 칩의 외부 접속 장치 KR100233242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960069799A KR100233242B1 (ko) 1996-12-21 1996-12-21 일반 프로세서가 용이하게 억세스할 수 있는 정보 보호 알고리즘 칩의 외부 접속 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960069799A KR100233242B1 (ko) 1996-12-21 1996-12-21 일반 프로세서가 용이하게 억세스할 수 있는 정보 보호 알고리즘 칩의 외부 접속 장치

Publications (2)

Publication Number Publication Date
KR19980050951A KR19980050951A (ko) 1998-09-15
KR100233242B1 true KR100233242B1 (ko) 1999-12-01

Family

ID=19490127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960069799A KR100233242B1 (ko) 1996-12-21 1996-12-21 일반 프로세서가 용이하게 억세스할 수 있는 정보 보호 알고리즘 칩의 외부 접속 장치

Country Status (1)

Country Link
KR (1) KR100233242B1 (ko)

Also Published As

Publication number Publication date
KR19980050951A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR100694440B1 (ko) 반도체기억장치
KR100318627B1 (ko) 부호화장치
CN100576140C (zh) 产生数字信号处理器和存储器的时钟信号的电路和方法
US4899339A (en) Digital multiplexer
KR100238869B1 (ko) 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치
KR100233242B1 (ko) 일반 프로세서가 용이하게 억세스할 수 있는 정보 보호 알고리즘 칩의 외부 접속 장치
JPH0573268A (ja) 加算器
US5305245A (en) Digital correlating device
US5577005A (en) Circuit for using chip information
KR100429867B1 (ko) 더블 데이터 레이트 반도체 장치용 출력 버퍼
JP3101957B2 (ja) シリアルデータシフト回路
KR970051226A (ko) 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로
KR20010004908A (ko) 펄스 이퀄라이즈 발생 회로
JP2909218B2 (ja) 半導体試験装置用周期発生器
EP0254886A2 (en) Serially-accessed type memory device
JP2577986B2 (ja) 擬似ランダム雑音符号発生器
US6801055B1 (en) Data driven clocking
JPH066333A (ja) クロック乗換回路
KR0146200B1 (ko) 직렬 인터페이스 회로
KR930007593Y1 (ko) 장치간 데이타 입출력 인터페이스 회로
KR100247485B1 (ko) 기억장치를 사용한 프레임 위상 정렬기
KR20000045407A (ko) 지연장치
KR0124771Y1 (ko) 병렬 데이타 선입 선출 장치
KR930006540A (ko) 승산 회로의 부분 승수 선택 회로
KR970002073B1 (ko) 파이프 라인 구조를 이용한 브이 엘 디 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee