KR100230469B1 - 고체촬상장치 - Google Patents

고체촬상장치 Download PDF

Info

Publication number
KR100230469B1
KR100230469B1 KR1019960007284A KR19960007284A KR100230469B1 KR 100230469 B1 KR100230469 B1 KR 100230469B1 KR 1019960007284 A KR1019960007284 A KR 1019960007284A KR 19960007284 A KR19960007284 A KR 19960007284A KR 100230469 B1 KR100230469 B1 KR 100230469B1
Authority
KR
South Korea
Prior art keywords
horizontal
main electrode
signal line
switch
horizontal signal
Prior art date
Application number
KR1019960007284A
Other languages
English (en)
Other versions
KR960036107A (ko
Inventor
가즈야 요네모도
Original Assignee
이데이 노부유끼
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13219629&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100230469(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 이데이 노부유끼, 소니 가부시키가이샤 filed Critical 이데이 노부유끼
Publication of KR960036107A publication Critical patent/KR960036107A/ko
Application granted granted Critical
Publication of KR100230469B1 publication Critical patent/KR100230469B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체촬상장치에 있어서, 수평신호선의 기생(寄生)용량을 감소하여 신호검출수단으로부터의 검출감도의 향상을 도모한다.
복수의 화소가 행렬형으로 배열되고, 화소의 신호를 수평스위치(39)를 통하여 수평신호선(40)에 신호전하로서 흐르게 하고, 수평신호선(40)의 끝에 접속된 신호검출수단에 의하여 신호를 출력하는 고체촬상장치로서, 수평스위치(39)를 구성하는 절연게이트형 전계효과트랜지스터가 이 트랜지스터의 수평신호선(40)에 접속되는 소스전극과 다른 드레인전극과의 사이의 채널을 최소한 2방향으로 형성하도록 구성한다.

Description

고체촬상장치
제1도는 비교예에 관한 증폭형 고체촬상장치의 구성도.
제2도는 제1도의 수평 MOS스위치의 평면레이아웃을 나타낸 요부의 구성도.
제3도는 본 발명의 관한 증폭형 고체촬상장치의 일실시예를 나타낸 구성도.
제4도는 제3도의 수평 MOS스위치의 평면레이아웃을 나타낸 요부의 구성도.
제5도는 화소 MOS트랜지스터의 반도체구조를 나타낸 단면도.
제6도는 제3도의 증폭형 고체촬상장치의 구동타이밍차트.
제7도는 본 발명의 설명을 위한 등가회로도.
제8도는 소스용량에 관한 설명도.
제9도는 본 발명에 관한 수평 MOS스위치의 평면레이아웃패턴의 제2실시예를 나타낸 요부의 구성도.
제10도는 본 발명에 관한 수평 MOS스위치의 평면레이아웃패턴의제3실시예를 나타낸 요부의 구성도.
제11도는 본 발명에 관한 수평 MOS스위치의 평면레이아웃패턴의 제4실시예를 나타낸 요부의 구성도.
제12도는 본 발명에 관한 수평 MOS스위치의 평면레이아웃패턴의 제5실시예를 나타낸 요부의 구성도.
제13도는 본 발명에 관한 수평 MOS스위치의 평면레이아웃패턴의 제6실시예를 나타낸 요부의 구성도.
제14도는 본 발명에 관한 수평 MOS스위치의 평면레이아웃패턴의 제7실시예를 나타낸 요부의 구성도.
* 도면의 주요부분에 대한 부호의 설명
31 : 증폭형 고체촬상장치 32 : 화소 MOS트랜지스터
33 : 수직주사회로 34 : 신호선택선
35 : 수직신호선 37 : 동작 MOS스위치
38 : 부하용량소자 39 : 수평 MOS스위치
40 : 수평신호선 41 : 수평주사회로
46 : 전하검출회로 62S : 소스영역
62D1,62D2,62D3,62D4,62D5: 드레인영역
63G1,63G2,63G3,63G4,63G5: 게이트전극
63S : 소스전극 63D1,63D2,63D3,63D4,63D5: 드레인전극
본 발명은 고체촬상장치에 관한 것이다. 보다 상세하게는, 증폭형 고체촬상장치, 또는 MOS(metal oxide semiconductor)형 고체촬상장치 등의 고체촬상장치에 관한 것이다.
고체촬상소자의 고해상도화의 요구에 따라서, 화소마다 광신호전하를 증폭하는 내부증폭형 고체촬상소자의 개발이 진행되고 있다. 기타의 MOS형 고체촬상소자도 알려져 있다.
내부증폭형 고체촬상장치의 주된 것으로서는, 정전유도(靜電誘導) 트랜지스터(SIT) 증폭형 MOS이미지(AMI), 전하변조디바이스(CMD), 바이폴라트랜지스터를 화소에 사용한 BASIS(base-stored image sensor) 등의 각종 촬상디바이스구조가 알려져 있다.
또, 다음과 같은 증폭형 고체촬상소자도 그 하나이다. 이 증폭형 고체촬상소자에서는, 광전변환에 의하여 얻어진 홀(신호전하)을 n채널 MOS트랜지스터(화소 MOS트랜지스터)의 p형 포텐셜웰에 축적하여 두고, 이 p형 포텐셜웰에 있어서이 전위변동 (즉, 벡게이트의 전위변화)에 따른 채널전류의 변화를 화소신호로서 출력하도록 하고 있다.
한편, 본 출원인은 먼저 감도의 균일화, 고감도화, 저소비전력화 등을 가능하게 한 용량부하동작방식의 증폭형 고체촬상장치를 제안하였다.
제1도는 용량부하동작방식의 증폭형 고체촬상장치의 예를 나타낸다. 이 증폭형 고체촬상장치(1)는 제1도에 나타낸 바와 같이, 복수의 단위화소(셀)를 구성하는 수광소자, 예를 들면 화소트랜지스터, 본 예에서는 화소 MOS트랜지스터(2)가 행렬형으로 배열되고, 각 행의 화소 MOS트랜지스(2)의 게이트가 시프트레지스터 등으로 구성되는 수직주사회로(3)에서 선택되는 수직선택선(4)에 접속되고, 그 드레인이 전원 VDD에 접속되고, 그 각 열마다이 소스가 수직신호선(5)에 접속된다.
수직신호선(5)에는, 동작 MOS스위치(7)를 통하여 신호전압(전하)을 유지하는 부하용량소자(8)가 접속된다. 동작 MOS스위(치)의 게이트에는 동작펄스 øOP가 인가된다. 부하용량소자(8)는 수평 MOS스위치(9)의 드레인에 접속되고, 이 수평 MOS스위치(9)의 소스가 수평신호선(10)에 접속된다.
제1도에 있어서, (11)은 시프트레지스터 등으로 구성된 수평주사회로이고, 이 수평주사회로(11)는 수평신호선(10)에 접속된 수평 MOS스위치(9)의 게이트에 순차 수평주사펄스 øH[øH1, …øH1, øHi-1, …]를 공급한다.
수평신호선(10)의 출력단에는, 신호검출수단, 이 예에서는 반정증폭기, 예를 들면 차동증폭기 등을 사용한 연산증폭기(13)와 검출용량소자(14)와 리셋스위치(15)와를 구비한 전하검출회로(16)가 접속된다.
즉, 수평신호선(10)이 전하검출회로(16)의 연산증폭기(13)의 반전입력단자에 접속되고, 그 비반전입력단자에 소정의 바이어스전압 VB으로부터 주어딘다. 이 바이어스전압 VB은 수평신호선(10)의 전이를 결정하기 위한 것이다. 이 연상증폭기(13)에 병렬로, 즉 연산증폭기(13)의 반전입력단자와 출력단자 t1사이에 검출용량소자(14)가 접속되고, 이 검출용량소자(14)에 수평신호선(10)과 검출용량소자(14)를 리셋하는 리셋스위치, 예를 들면 MOS트랜지스터(15)가 병렬접속된다.
이 증폭형 고체촬상장치(1)에서는, 독출동작이 행해지는 수평블랭킹기간중에, 각 행의 선택선(4)에 순차 수직주사회로(3)로부터의 수직주사신호 (즉 수직선택펄스) øV[øV1, …øVn, øVn-1, …]가 인가되어, 각 행의 화소 MOS트랜지스터(2)가 순차 선택되는 동시에, 동작 MOS스위치(7)가 동작펄스 øOP에 의하여 온상태로 됨으로써, 화소 MOS트랜지스터(2)와 부하용량소자(8)가 도통하여, 동작 MOS스위치(7)가 온한 순간부터 부하용량소자(8)에 신호전압이 차지되기 시작하고, 신호전압이 충분히 안정된 후, 동작 MOS스위치(7)가 오프로 되면, 화소 MOS트랜지스터(2)에 축적된 신호전하량(홀량)에 따른 채널포텐셜에 상당하는 신호전압이 부하용량소자(8)에 유지된다.
부하용량소자(8)에 유지된 신호전압은 수평주사기간중에, 수평주사회로(11)로부터의 수평신호선 (즉 수평주사펄스) øH[øH1, …øH1, øHi-1, …]에 의하여 수평 MOS스위치(9)가 순차 오함으로써, 신호가 전하로서 수평신호선(10)에 흐른다,
수평신호선(10)에 흘러나온 신호전하는 연산증폭기(13)를 사용한 전하검출회로(16)의 검출용량소자(14)에 신호전압으로 복조(複調)되고, 영상신호로서 출력단자 t1에 출력된다.
전하검출회로(16)의 검출용량소자(14)는 다음의 화소 MOS트랜지스터(2)에 대응하는 수평 MOS스위치(9)가 온하기 전에 리셋펄스 øR에 의하여 리셋스위치(15)를 온시켜서 리셋한다.
이 증폭형 고체촬상장치(1)에 의하면, 부하용량소자(8)에 신호전압이 유지되면, 수직신호선(5)에는 거의 전류가 흐르지 않으므로, 수직신호선(5)의 저항에 크게 영향받지 않고, 균일한 감도가 얻어진다.
부하가 용량소자(8)이므로, 부하 MOS트랜지스터와 같은 불균일은 적고, 세로줄무늬형의 고정패턴노이즈(FRN)가 발생하기 어렵다.
화소 MOS트랜지스터(2)의 채널포텐셜이 그대로 부하용량소자(8)에 유지되는 전위로 되므로, 부하 MOS트랜지스터를 사용하여 화소 MOS트랜지스터를 정상상태에서 즉 채널에 일정한 전류를 흐르게 하고 있는 상태에서 동작시키는 경우에 비하여, 감도가 높아진다.
또한, 화소 MOS트랜지스터(2)에 정상진류가 흐르지 않으므로, 소비전력을 처감된다.
그런데, 이 증폭형 고체촬상장치(1)의 수평 MOS스위치(9)는 제2도에 나타낸 바와 같은 구조의 MOS트랜지스터가 사용된다.
이 MOS트랜지스터(9)는 각각 선택산화에 의한 필드절연층(이른바 LOCOS산화층)(21)에서 소자분리된 반도체영역, 소스영역(22S) 및 드레인영역(22D)이 형성되고, 양 영역(22S) 및 (22D) 사이에 게이트절연막을 개재하여 예를 들면 다결정 실리콘에 의한 개이트전극(23)이 형성되어 이루어진다.
게이트전극(23)은 수평주사회로(11)에 접속된다. 소스전극(24S) 및 드레인전극(24D)은, 예를 들면 A1로 형성되고, 드레인전극(24D)이 수직신호선(5)에 동작 MOS스위치를 통하여 접속되고, 소스전극(24S)이 수평신호선(10)에 접속된다. 제2도에 있어서, (26)은 콘택트부, (27)은 A1배선이다.
이 구성에 있어서는, 수평신호선(10)에 많은 수평스위치(9)의 소스영역(22S)이 접속되므로, 소스용량에 따라서 수평신호선(10)이 가지는 기생(寄生)용량이 커지고, 전하검출회로(16)의 검출감도가 저하되어 버리는 문제가 있다.
본 발명은 전술한 점을 감안하여, 수평신호선의 기생용량을 저감하여 검출감도의 향상을 도모한 고체촬상장치를 제공하는 것이다.
본 발명의 일양태에 관한 고체촬상장치는, 복수의 화소와, 복수의 화소에 접속된 복수의 수직신호선과, 각 수직신호선에 배설되고, 제1 주전극과, 제2 주전극을 가지는 절연게이트형 FFT(field-effect transistor)으로 구성되고, 수직신호선에 제1 주전극이 접속된 복수의 수평스위치와, 수평스위치의 제2 주전극에 접속된 수평신호선과, 수평신호선에 접속되어 화소로부터 얻어진 신호를 검출하는 신호검출부로 이루어지고, 수평스위치는 제1 주전극과 제2 주전극과의 사이에 최소한 2방향으로 형성된 채널을 가지며, 제1 주전극과 제2 주전극 사이에 최소한 2방향으로 형성된 채널이 동일 반도체 영역 내에 위치하도록 형성되어 이루어지는 것을 특징으로 한다.
본 발명의 다른 양태에 관한 고체촬상장치는, 입사광량에 상응한 신호를 각각 발생하는 복수의 화소와, 화소로부터 얻어진 신호를 검출하는 신호검출부와, 화소에 접속된 제1 주전극과 신호검출부에 접속된 제2 주전극과의 사이에 형성된 채널을 가지는 절연게이트형 FET로 구성되는 스위치로 이루어지고, 스위치는 채널과 접촉하는 제1 주전극의 면적이 채널과 접촉하는 제2 주전극의 면적보다 크게 배열되는 것을 특징으로 한다.
본 발명의 또 다른 양태에 관한 고체촬상장치는, 입사광량에 사응한 전기 신호를 각각 발생하는 복수의 화소와, 전기신호에 상응한 양의 신호전하를 축적하기 위하여 화소에 접속된 용량과, 용량에 축적된 신호전하를 검출하는 신호검출부와, 용량에 접속된 제1 주전극과 신호전하검출에 접속된 제2 주전극과의 사이에 형성된 채널을 가지는 절연게이트형 FET로 구성되는 스위치로 이루어지고, 스위치는 채널과 접촉하는 제1 주전극의 면적이 채널과 접촉하는 제2 주전극의 면적보다 크게 배열되는 것을 특징으로 한다.
실시예의 설명전에, 본 발명의 원리에 대하여 다음에 요약한다.
본 발명에 관한 고체촬상장치는, 복수의 화소가 행렬형으로 배열되고, 화소의 신호를 수평스위치를 통하여 수평신호선에 신호전하로서 흐르게 하고, 수평신호선의 끝에 접속된 신호검출수단에 의하여 신호를 출력하는 고체촬상장치로서, 수평스위치를 구성하는 절연게이트형 전계효과트랜지스터를 이 트랜지스터의 수평신호선에 접속되는 제1 주전극과 다른 제2 주전극과의 사이의 채널이 최소한 2 방향으로 형성되도록 하고, 제1 주전극과 제2 주전극 사이에 최소한 2방향으로 형성된 채널이 동일 반도체 영역 내에 위치하도록 이루어진다.
본 발명에 관한 고체촬상장치는 상기 고체촬상장치에 있어서, 수평의 인접하는 화소에 대응한 수평스위치를, 수평신호선을 사이에 두고 상하에 배치하여 구성할 수 있다.
본 발명에 관한 고체촬상장치는 상기 고체촬상장치에 있어서, 복수개의 수평신호선을 가지고, 수평의 화소에 대응한 수평스위치를 각각의 수평신호선으로 분배하여 접속하여 구성할 수 있다.
본 발명에 관한 고체촬상장치는 상기 고체촬상장치에 있어서, 복수개의 수평신호선을 가지고, 수평라인의 화소에 대응한 수평스위치가 복수개의 수평신호선의 각각에 분배되고, 또한 각 수평신호선을 사이에 두고 상하에 배치한 구성으로 할 수 있다.
다음에, 도면을 참조하여 본 발명에 관한 고체촬상장치의 실시예를 설명한다.
제3도 및 제4도는 본 발명을 용량부하동작방식의 증폭형 고체촬상장치에 적용한 경우의 일실시예를 나타낸다.
제3도의 고체촬상장치는 전술한 제1도와 같이 등가회로구성을 가지는 것이다. 제3도에 있어서, (31)은 증폭형 고체촬상장치를 전체로서 나타낸다. (32)는 단위화소 (셀)를 구성하는 수광소자, 예를 들면 화소트랜지스터, 본 예에서는 화소 MOS트랜지스터를 나타내고, 복수의 화소 MOS트랜지스터(32)가 행렬형으로 배열된다. (33)은 시프트랜지스터 등으로 구성된 수직주사회로, (34)는 각 행마다의 화소 MOS트랜지스터(32)의 게이트에 접속된 수직선택선이며, 수직주사회로(33)에 접속되고, 수직주사신호, 즉 수직주사펄스 øV[øV1, …øV1, øVn-1, …]가 순차 주어진다. 화소 MOS트랜지스터(32)이 소스는 각 열마다 수직신호선(35)에 접속되고, 그 드레인이 전원 VDD에 접속된다.
각 수직신호선(35)에는, 동작 MOS스위치(37)를 통하여 신호전압(전하)을 유지하는 부하용량소자(38)가 접속된다. 즉, 이 부하용량소자(38)는 수직신호선(35)과 제1의 전위, 본 예에서는 접지전위와의 사이에 접속된다. 동작 MOS스위치(37)의 게이트에는, 동작펄스 øOP가 인가된다. 부하용량소자(38)는 수평스위치, 본 예에서는 절연게이트형 전계효과트랜지스터(이하 MOS스위치라고 함)(39)의 드레인에 접속되고, 이 수평 MOS스위치(39)의 소스가 수평신호선(40)에 접속된다.
(41)은 시프트랜지스터 등으로 구성된 수평주사회로이고, 이 수평주사회로(41)는 수평신호선(40)에 접속된 수평 MOS스위치(39)이 게이트에 순차 수평주사펄스 øH[øH1, …øH1, øHi-1, …]를 공급한다.
수평신호선(10)는 출력단에는, 신호검출수단, 본 예에서는 반전증폭기에 예를 들면 차동증폭기 등을 사용한 연산증폭기(43)와 검출용량소자(44)와 리셋스위치(45)와를 구비한 전하검출회로(46)가 접속된다.
즉, 수평신호선(40)이 전하검출회로(46)의 연산증폭기(43)의 반전입력단자에 접속되고, 그 비반전입력단자에 소정의 바이어스전압 VB이 주어딘다. 이 바이어스전압 VB은 수평신호선(40)의 전위를 결정하기 위한 것이다. 이 연산증폭기(43)에 병렬로, 즉 연산증폭기(43)이 반전입력단자와 출력단자 t2사이에 검출용량소자(44)가 접속되고, 이 검출용량소자(44)에 수평신호선(40)과 검출용량소자(44)를 리셋하기 위한 리셋스위치(45)가 병렬접속된다.
리셋스위치(45)는, 예를 들면 MOS트랜지스터로 구성되고, 그 게이트에 리셋펄스 øR가 인가된다.
연산증폭기(43)로서는, 입력전류가 흐르지 않거나, 또는 입력임피던스가 높다는 이유로 MOS트랜지스터로 구성하는 것이 바람직하다.
제5도는 단위화소 (즉 화소 MOS트랜지스터)(32)의 반도체구조를 나타낸 단면도이다.
이 제5도에 있어서, (51)은 제1도전형 예를 들면 p형의 실리콘기판, (52)는 제2도전형 예를 들면 n형의 웰영역, (53)는 수광에 의하여 광전변환된 홀(신호전하)(54)을 축적하는 p형 웰영역을 나타낸다.
이 p형 웰영역(53)에 n형의 소스영역(55) 및 드레인영역(56)이 형성되고, 양 영역(55) 및 (56) 사이위에 게이트절연막(57)을 개재하여 예를 들면 다결정 실리콘박막에 의한 게이트전극(58G)이 형성된다. 게이트전극(58G)의 바로 아래의 p형 웰영역(53)에 광전변환에 의하여 축적된 홀(54)은 독출동작시에 있어서의 채널전류 (드레인전류)를 제어하여, 그 채널전류의 변화량이 신호출력이 된다.
게이트전극(58G)은 수직선택선(34)에 접속되고, 드레인전극(58D)은 전원 VDD에 접속되고, 소스전극5(8BS)은 수직신호선(35)에 접속된다.
이 증폭형 고체촬상장치(31)의 구동타이밍차트를 제6도에 나타낸다.
이러한 증폭형 고체촬상장치(31)에 있어서는, 수직신호선(35)에 드레인을 접속한 동작 MOS스위치(37)가 그 게이트에 걸리는 동작펄스 øOP에 의하여 온하여, 화소 MOS트랜지스터(32)로부터의 신호전압을 수평블랭킹기간 HBK의 전반(前半)에, 부하용량소자(38)에 독출한다. 부하용량소자(38)에서는, 각각의 화소 MOS트랜지스터(32)에 축적된 신호전하량에 따른 채널포텐셜에 상당하는 포텐셜 즉 전압에 유지된다. 부하용량소자(38)에 독출된 신호전압은 수평영상기간중에, 순차 수평주사회로(41)에서 주사되는 수평 MOS스위치(39)를 온하여 수평신호선(40)에 출력된다.
즉, 각 행의 선택선(34)에 순차 수직주사회로(33)로부터의 수직선택펄스 øV[øV1, …øV1, øVn-1, …]가 인가되고, 각 행희 화소 MOS트랜지스터(32)가 순차 선택된다. 예를 들면 n행의 선택선(34)에 주어진 수직주사펄스 øVn의 전위가 고레벨로 되면 n형의 화소 MOS트랜지스터(32)가 선택상태로 된다. 그리고, 비선택에 대응하는 선택선(34)의 전위는 저레벨상태로 되고, 이 선택선(34)에 접속되어 있는 다른 화소 MOS트랜지스터(32)는 비선택상태로 된다.
동작펄스 øOP에 의하여 동작 MOS스위치(37)가 온하면, 그 n행의 화소 MOS트랜지스터(32)는 동작상태로 되고, 그 화소 MOS트랜지스터(32)의 입사광량에 따라서 축적된 신호전하량(홀)에 따라서 부하용량소자(38)의 단자에 신호가 나타나고, 수평블랭킹기간 HBK중에 동작 MOS스위치(37)가 오프로 변화한 시점에서, 부하용량소자(38)에 화소 MOS트랜지스터(32)의 채널포텐셜에 상당하는 신호전압이 유지된다. 이 동작을 용량부하동작이라고 칭하고, 통상 수평블랭킹기간 HBK에 행한다.
수평블랭킹기간 HBK에 행해진 이 용량부하동작에 의하여, 화소 MOS트랜지스터(32)로부터 부하용량소자(38)에 유지된 신호전압(전하)은 수평주사기간중에, 제6도에 나타낸 수평주사회로(41)로부터의 수평주사펄스 øH[øH1, …øHi, øHi-1, …]로 수평 MOS스위치(39)가 순차 온함으로써, 신호전하로서 순차 수평신호선(40)에 흘러나간다.
수평신호선(40)에 흘러나간 신호전하는 연산증폭기(43)를 사용한 전하검출회로(46)이 검출용량소자(44)에 신호전압으로 복조되어, 영상신호로서 출력단자 t2에 출력도니다.
전하검출회로(46)의 검출용량소자(44)는 다음의 화소 MOS트랜지스터(32)에 대응하는 수평 MOS스위치(39)가 온하기 전에 리셋펄스 øR에 의하여 리셋스위치(45)를 온시켜서 리셋한다. 이 리셋동작에 의하여, 수평신호선(40)과, 검출용량소자(44)이 양단의 전압은 바이어스전압 VB에 리셋된다. 즉, 전하검출회로(46)의 검출용량은, 예를 들면 수평 MOS스위치(39)가 온하여 출력단자 t2에 화소 MOS트랜지스터(32)의 신호출력이 끝나면, 리셋스위치(45)가 온함으로써 리셋하고, 검출용량을 초기화하여, 다음의 화소 MOS트랜지스터(32)의 신호출력의 검출에 대비한다.
그리고, 본 실시예에 있어서는, 특히 제4도에 나타낸 바와 같이, 수평스위치를 구성하는 절연게이트형 전계효과트랜지스터, 즉 수평 MOS스위치(39)를 수평신호선(40)에 접속되는 제1 주전극과 다른 제2 주전극과의 사이에 채널이 최소한 2방향으로 형성되도록 하고, 제1 주전극과 제2 주전극 사이에 최소한 2방향으로 형성된 채널이 동일 반도체 영역 내에 위치하도록 구성한다. 제4도는 수평 MOS스위치(39)의 평면레이아웃의 일예를 나타낸다.
제4도의 수평 MOS스위치(39)는 선택산화에 의한 필드절연층 (이른바 LOCOS산화층)(61)으로 소자분리된 반도체영역에, 중앙에 소스영역(62S)을 배치하고, 이 소스영역(62S)의 양측에 각각 대향하도록 2분되 드레인영역(62D1),(62D2)을 배치하고, 소스영역(62S) 및 드레인영역(62D1) 사이와, 소스영역(62S) 및 드레인영역(62D2) 사이에 각각 게이트절연막을 개재하여 수평주사회로(41)에 접속되는 예를 들면 다결정 실리콘으로 이루어지는 게이트전극(63G1) 및 (63G2)을 형성하여 구성된다.
소스영역(62S)에 접속되는 예를 들면 A1로 이루어지는 소스전극(63S)은 수평신호선(40)에 접속되고, 드레인영역(62D1),(62D2)에 접속되는 예를 들면 A1로 이루어지는 드레인전극(63D1),(63D2)은 공통의 수직신호선(35)에 접속된다. 제4도에 있어서, (64)는 콘택트부이다.
이 수평 MOS스위치(39)에서는, 소스영역(62S)을 사이에 두고 양측에 드레인전극(62D1),(62D2)이 배치되고, 소스 및 드레인 사이의 채널이 2방향으로 형성된 구성으로 된다. 즉, 소스영역(62S)은 제1도에 비교예의 경우에 비하여 대략 1/2의 면적으로 된다.
여기서, 전하검출회로(46)의 출력단자 t2에 얻어지는 신호량은 수평신호선(40)이 가지는 기생용량 CB에 크게 의존한다.
즉, 제7도의 등가회로에 있어서, 부하용량소자(38)의 용량을, CL, 수평신호선(40)의 기생용량을 CB, 전하검출회고(46)의 검출용량소자(44)의 용량을 CD, 연산증폭기(43)의 이들을 -G로 하고, 부하용량소자(38)에 유지된 신호전압을 Vsig, 전하검출회로(46)의 출력신호를 Vout로 하면, Vout의 Vsig에 대한 검출감도 (즉 전하검출회로(46)의 이득) Gain는 식(1)로 표현된다.
이 식(1)에 있어서, 수평신호선(40)의 기생용량 CB는 수평 MOS스위치(39)의 소스용량이 상당한 부분을 점하므로, 이 기생용량 CB를 저감할 수 있으며 고체촬상장치로서의 감도가 향상되게 딘다.
전술한 제3도 및 제4도의 본 실시예에 관한 고체촬상장치(31)에 의하면, 수평신호선(40)에 접속되는 수평 MOS스위치(39)의 소스영역(62S)의 면적이 제2도의 비교예의 수평 MOS스위치(9)의 소스면적에 비하여 대략 절반으로 되고, 또한 소스영역(62S)의 소자 분리의 필드절연층(61)과 접하는 길이가 대폭으로 짧아지므로, 소스접합용량이 대폭으로 저감된다.
제4도의 실시예의 소스용량 Csource을 제2도의 경우와 비교하면 다음의 표 1과 같이 된다.
[표 1]
단, 제8도에 나타낸 바와 같이, Cj는 소스영역(62S)[22S]의 1차원 접합용량, Cjsw는 소스영역(62S)[22s]과 소자분리의 필드절연층(61)[21]이 접하는 횡방향 접합용량, Cgso는 소스 및 게이트간 용량을 나타낸다. LD는 소스폭, W는 채널폭이다(제2도 참조).
구체예의 계산은 Cj=5×10-4F/m2, Cjsw=3×10-10F/m, Cgso=1×10-10F/m, W=10㎛, LD=2㎛로 하였다.
지금 가령, 수평신호선의 기생용량 CB의 8할이 수평 MOS스위치의 소스용량으로 점유되어 있었다고 하면, 표 1의 조건에서는, 제4도에 나타낸 본 실시예의 수평 MOS스위치(39)를 사용하면, 수평신호선(40)의 용량 CB이 약 40% 감소한다.
일예로서, 부하용량소자(38)[8]의 용량 CL이 1pF, 검출용량소자(44)[14]의 용량 CD이 1pF, 제7도의 기생용량 CB이 10pF, 연산증폭기 즉 차동증폭기(43)[13]의 이득 -G이 20이라고 하면, 식(1)은 제2도의 비교예가 0.62, 제4도의 본 실시예가 0.714로 되어, 14%의 감도향상으로 된다.
실제는, 수평신호선(40)의 기생용량 CB이 작아지면, 수평 MOS스위치(39)의 채널폭도 그에 따라서 좁게 해도 되므로, 수평 MOS스위치(39)의 소스용량이 감소되어, 상승적 효과로 더욱 감도의 향상을 도모할 수 있다.
본 실시예의 수평 MOS스위치(39)는 1개의 소스에 대하여 드레인 2개, 게이트 2개를 가지는 구조를 취하므로, 1개당의 수평 MOS스위치(39)의 수평방향의 폭이 넓어져셔, 화소 MOS트랜지스터(32)이 수평피치중에 수평 MOS스위치 1개를 넣을 수 없는 경우가 생긴다.
제1 실시예의 결점을 개선한 제2 실시예를 제9도에 나타낸다.
이 제2 실시예에 있어서는, 수평의 인접하는 화소 MOS트랜지스터(32)에 대응한 수평 MOS스위치(39)를 1개의 수평신호선(40)을 사이에 두고 상하에 배치하여 구성한다. 즉, 수평방향의 하나 걸러의 화소 MOS트랜지스터(32)에 대응한 각 수평 MOS스위치(39)를 수평신호선(40)을 사이에 두고 상측에 배치하여 수평신호선(40)에 접속하고, 다른 하나 걸려 화소 MOS트랜지스터(32)에 대응한 각 수평 MOS스위치(39)를 수평신호선(40)을 사이에 두고 하측에 배치하여 수평신호선(40)에 접속하도록 한다.
수평 MOS스위치(39)의 트랜지스터구조는 제4도의 것과 동일하다. 이 제9도의 제2 실시예에 나타낸 수평 MOS스위치의 레이아웃패턴은 화소 MOS트랜지스터(32)의 수평피치가 좁은 경우에 유리하게 된다.
제10도는 화소 MOS트랜지스터(32)의 수평피치가 수평 MOS스위치(39)의 폭보다 좁은 경우의 수평 MOS스위치의 레이아웃의 제3 실시예를 나타낸다. 복수개, 본예에서는 2개의 수평신호선(40A) 및 (40B)을 준비하고, 수평의 인접하는 화소 MOS트랜지스터(32)에 대응한 수평 MOS스위치(39)를 각각 제1의 수평신호선(40A)과 제2이 수평신호선(40B)으로 분배하여 접속하도록 한다.
즉, 수평방향의 하나 걸러의 화소 MOS트랜지스터(32)에 대응한 각 수평 MOS스위치(39)와 다른 하나 걸러의 화소 MOS트랜지스터에 대응한 각 수평 MOS스위치(39)가 2단으로 배치되고, 그 1단째의 수평 MOS스위치(39)는 제1이 수평신호선(40A)에 접속하고, 2단째의 수평 MOS스위치(39)는 제2의 수평신호선(40B)에 접속하여 구성한다.
수평 MOS스위치의 트랜지스터구조는 제4도의 것과 동일하다.
2개의 수평신호선(40A) 및 (40B)의 끝은 전기적으로 접속하고, 하나의 전하검출호로(46)에 입력하거나, 각각의 수평신호선(40A) 및 (40B)에 하나씩 전하검출회로(46)를 접속 (이른바 2선 출력)할 수 있다. 본 예에서는, 각각의 수평신호선(40A) 및 (40B)에 전하검출회로(46A) 및 (46B)를 접속한 경우이다.
이 실시예에 의하면, 화소 MOS트랜지스터(32)의 수평피치가 수평 MOS스위치(39)의 폭보다 좁은 경우에도, 수평 MOS스위치의 배열이 가능하게 되어, 고밀도화에 적응할 수 있다. 전하검출회(46)를 각각의 수평신호선(40)[40A 및 40B]에 하나씩 준비하는 경우는, 수평주사회로(41)의 클록주파수를 절반으로 할 수 있고, 전하검출회로(46)의 주파수특성을 떨어뜨려서 SN(신호 대 노이즈비)를 개선할 수 있다.
제11도는 수평 MOS스위치(39)의 레이아웃패턴의 제4 실시예를 나타낸다.
본 예는 제9도와 제10도의 레이아웃패턴을 조합한 경우이다. 복수개, 본 예에서는 2개의 수평신호선(40A) 및 (40B)을 준비하고, 수평방향의 예를 들면 제1의 3개 걸러의 화소 MOS트랜지스터에 대응한 각 수평 MOS스위치(39) 제1의 수평신호선(40A)을 사이에 두어 상측에 배치하고, 다음의 제2의 3개 걸러의 화소 MOS트랜지스터에 대응한 각 수평 MOS스위치(39)를 제2의 수평신호선(40B)을 사이에 두어 상측에 배치하고, 다음의 제3의 3개 걸러의 화소 MOS트랜지스터에 대응한 각 수평 MOS스위치(39)를 제1의 수평신호선(40A)을 사이에 두어 하측에 배치하고, 다음의 제4의 3개 걸러의 화소 MOS트랜지스터에 대응한 각 수평 MOS스위치(39)를 제2의 수평신호선(40B)을 사이에 두어 하측에 배치하여 구성한다.
제1의 수평신호선(40A)의 상하에 배치한 수평 MOS스위치(39)는 제1의 수평신호선(40A)에 접속하고, 제2의 수평신호선(40B)의 상하에 배치한 수평 MOS스위치(39)는 제2의 수평신호선(40B)에 접속한다. 제1 및 제2의 수평신호선(40A) 및 (40B)의 상측에 배치된 수평 MOS스위치(39)의 게이트는 공통접속하여 수평주사회로(41)에 접속되고, 제1 및 제2의 수평신호선(40A) 및 (40B)의 하측에 배치된 수평 MOS스위치(39)의 게이트는 공통접속하여 수평주사회로(41)에 접속된다. 수평 MOS스위치(39)의 트랜지스터구조는 제4도의 것과 동일하다.
2개의 수평신호선(40A) 및 (40B)의 끝은 전기적으로 접속하여 하나의 전하검출회로(46)에 입력하거나, 각각의 수평신호선(40A) 및 (40B)에 하나씩 전하검출회로(46)를 접속할 수 있다. 본 예에서는, 각각의 수평신호선(40A) 및 (40B)에 전하검출회로(46A) 및 (46B)를 접속하고 있다.
이 실시예의 레이아웃패턴에 의하면, 화소 MOS트랜지스터의 수평피치를 더욱 좁게 한 경우에도 적응할 수 있다.
전술한 실시예에 의하면, 수평신호선(40)에 접속한 수평 MOS스위치(39)의 소스용량이 대폭으로 감소하므로 검출감도를 향상시킬 수 있다. 즉, 전하검출회로(46)의 이득이 높아져서 SN비를 향상시킬 수 있다.
위 예에서는, 수평 MOS스위치(39)의 트랜지스터구조로서, 중앙의 소스영역(62S)을 사이에 두고 양측에 드레인영역(62D1),(62D2)을 배치하여 채널을 2방향으로 한 구조로 하였으나, 그 밖에 제12도, 제1도 및 제14도에 나타낸 트랜지스터구조로 할 수도 있다.
제12도의 수평 MOS스위치(39)는 중앙의 소스영역(62S)에 대하여 그 양측과 상측에 대향하도록 연속한 역 U자형의 드레인전극(63D13)을 형성하고, 양 영역(62S) 및 (62D3) 게이트절연막을 개재하여 게이트전극(63G3)을 형성하여 채널이 3방향으로 형성되도록 구성한다. 제12도에 있어서, (63S)는 소스전극, (63D3)는 드레인전극을 나타낸다.
제13도의 수평 MOS스위치(39)는 소스영역(62S)에 대하여 그 한쪽이 측부와 상측에 대향하도록 연속한 역 L자형의 드레인전극(62D14)을 형성하고, 양 영역(62S) 및 (62D4) 사이에 게이트절연막을 개재하여 게이트전극(63G4) 형성하여 채널이 2방향으로 형성되도록 구성한다. 제13도에 있어서, (63S)는 소스전극, (63D4)은 드레인전극을 나타낸다.
제14도의 수평 MOS스위치(39)는 소스영역(62S)을 중심으로 이것을 에워싸도록 드레인영역(62D5)을 형성하고, 양 영역(62S) 및 (62D5) 사이에 형성되도록 구성한다. 제14도에 있어서, (63S)는 소스전극, (63D5)는 드레인전극이다.
이들 제12도~제14도의 수평 MOS스위치(39)의 트랜지스터구조로 하는 경우에도, 전술한 비교예에 비하여 소소용량이 저감되고, 수평신호선(40)의 기생용량 CB을 저감하여 검출감도의 향상을 도모할 수 있다.
위 예의 증폭형 고체촬상장치에서는, 수평신호선에 접속되는 신호검출수단으로서, 전하검출회로(46)를 사용하였으나, 그 밖에 베이스접지앰프, 부하저항에 의하여 신호전하를 전압으로 되돌리는 구성으로 할 수도 있다.
또한, 위 예에서는, 용량부하동작방식의 증폭형 고체촬상장치에 적용하였으나, 그밖의 증폭형 고체촬상장치, MOS형 고체촬상장치 등에도 적용할 수 있다.
본 발명에 관한 고체촬상장치에 의하면, 수평신호선에 접속한 수평스위치의 소스용량이 대폭으로 감소하고, 검출감도 즉 신호검출수단의 이득이 높아져서, SN비를 향상시킬 수 있다.
본 발명에 관한 고체촬상장치에 의하면, 수평의 인접하는 화소에 대응한 수평스위치를 수평신호선을 사이에 두고 상하에 배치할 때에는, 화소의 수평피치를 좁게 할 수 있다.
본 발명에 관한 고체촬상장치에 의하면, 복수개의 수평신호선을 가지고 수평화소에 대응한 수평스위치를 각각의 수평신호선으로 분배하여 접속함으로써, 화소의 수평피치가 수평스위치의 폭보다 좁은 경우에도 수평스위치의 배열을 가능하게 한다.
본 발명에 관한 고체촬상장치에 의하면, 복수개의 수평신호선을 가지고, 수평라인의 화소에 대응한 수평스위치를 복수개의 수평신호선의 각각에 분배하고 또한 각 수평신호선을 사이에 두고 상하에 배치할 때에는, 화소의 수평피치가 더욱 좁아진 경우에도 수평스위치의 배열을 가능하게 한다.
이상, 본 발명의 바람직한 실시예에 대하여 참조하여 설명하였으나, 본 발명은 전술하 실시예에 한정되는 것은 아니고, 이 기술분야에서 숙련된 자는 다음의 특허청구의 범위에 정의된 범위 및 기술적 사상을 일탈하지 않고 여러가지 변형 및 변경이 가능하다는 것을 알 수 있을 것이다.

Claims (13)

  1. 복수의 화소와, 상기 복수의 화소에 접속된 복수의 수직신호선과, 각 수직신호선에 배설되고, 제1 주전극과 제2 주전극을 가지는 절연게이트형 FET(field-effect transitstor)으로 구성되고, 상기 수직신호선에 상기 제1 주전극이 접속된 복수의 수평스위치와, 상기 수평스위치의 제2 주전극에 접속된 수평신호선과, 상기 수평신호선에 접속되어 상기 화소로부터 얻어진 신호를 검출하는 신호검출부로 이루어지고, 상기 수평스위치는 상기 제1 주전극과 제2 주전극과의 사이에 최소한 2방향으로 형성된 채널을 가지며, 상기 제1 주전극과 제2 주전극 사이에 최소한 2방향으로 형성된 채널이 동일 반도체영역 내에 위치하도록 형성되어 이루어지는 것을 특징으로 하는 고체촬상장치.
  2. 제1항에 있어서, 신호전하형태로 상기 수평신호선에 신호가 공급되는 것을 특징으로 하는 고체촬상장치.
  3. 제1항에 있어서, 상기 화소는 MOSFET(metal oxide field-effect transitor)로 구성되는 것을 특징으로 하는 고체촬상장치.
  4. 제1항에 있어서, 일단이 고정전위에 접속되고, 타단이 상기 수직신호선에 접속되는 부하용량을 추가로 포함하는 것을 특징으로 하는 고체촬상장치.
  5. 제1항에 있어서, 상기 수평스위치가 상기 화소에서는 상기 수평신호선에 배설되고, 상기 화소에 반대측에서는 상기 수평신호선 내에 배설되는 것을 특징으로 하는 고체촬상장치.
  6. 제1항에 있어서, 상기 수평신호선은 2개의 수평신호선으로 분할되고, 상기 수평스위치는 상기 분할된 수평신호선중 하나에 접속된 제1 스위치군과 상기 분할된 수평신호선중 다른 하나에 접속된 제2 수평의 스위치군을 포함하는 것을 특징으로 하는 고체촬상장치.
  7. 제6항에 있어서, 상기 제1 스위치군은 상기 분할된 수평신호선 중 하나 위에 상기 화소 측에 배설되고, 상기 제2 스위치군은 상기 분할된 2개의 수평신호선 사이에 배설되는 것을 특징으로 하는 고체촬상장치.
  8. 제2항에 있어서, 상기 신호검출부는 연산증폭기를 포함하고, 상기 수평신호선은 상기 연산증폭기의 제1 입력단자에 접속되고, 상기 연산증폭기의 제2 입력단자에는 소정의 바이어스전압이 공급되고, 검출용량소자는 상기 연산증폭기에 병렬로 접속되는 것을 특징으로 하는 고체촬상장치.
  9. 제1항에 있어서, 상기 제1 주전극이 상기 채널을 사이에 두고 상기 제2 주전극의 양측에 배설되는 것을 특징으로 하는 고체촬상장치.
  10. 제1항에 있어서, 상기 제2 주전극이 그 평면패턴 상에 최소한 4개의 측면을 가지고, 상기 제1 주전극이 상기 채널을 사이에 두고 상기 제2 주전극의 최소한 2개의 측면을 에워싸도록 배설되는 것을 특징으로 하는 고체촬상장치.
  11. 제1항에 있어서, 상기 제1 주전극이 상기 제2 주전극의 대부분을 에워싸도록 배설되는 것을 특징으로 하는 고체촬상장치.
  12. 제1항에 있어서, 상기 제1 주전극이 상기 제2 주전극을 완전히 에워싸도록 배설되는 것을 특징으로 하는 고체촬상장치.
  13. 제1항에 있어서, 상기 신호검출부는 연산증폭기를 포함하고, 상기 수평신호선은 상기 연산증폭기에 제1 입력단자에 접속되고, 상기 연산증폭기의 제2 입력단자에는 소정의 바이어스전압이 공급되고, 검출용량소자는 상기 연산증폭기에 병렬로 접속되는 것을 특징으로 하는 고체촬상장치.
KR1019960007284A 1995-03-22 1996-03-19 고체촬상장치 KR100230469B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1995-63103 1995-03-22
JP06310395A JP3284816B2 (ja) 1995-03-22 1995-03-22 固体撮像装置

Publications (2)

Publication Number Publication Date
KR960036107A KR960036107A (ko) 1996-10-28
KR100230469B1 true KR100230469B1 (ko) 1999-11-15

Family

ID=13219629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007284A KR100230469B1 (ko) 1995-03-22 1996-03-19 고체촬상장치

Country Status (5)

Country Link
US (1) US5825056A (ko)
EP (2) EP1469520A3 (ko)
JP (1) JP3284816B2 (ko)
KR (1) KR100230469B1 (ko)
DE (1) DE69634712T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674470B1 (en) * 1996-09-19 2004-01-06 Kabushiki Kaisha Toshiba MOS-type solid state imaging device with high sensitivity
US6040569A (en) * 1997-05-14 2000-03-21 Texas Instruments Incorporated Fixed-pattern-noise reduction in active pixel image sensors
FR2797734A1 (fr) * 2000-01-05 2001-02-23 Commissariat Energie Atomique Dispositif de lecture de circuits detecteurs de rayonnement agences en matrice
US7030915B2 (en) * 2000-03-02 2006-04-18 Canon Kabushiki Kaisha Signal processing apparatus
JP3624845B2 (ja) * 2001-03-19 2005-03-02 ソニー株式会社 固体撮像素子
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3988189B2 (ja) * 2002-11-20 2007-10-10 ソニー株式会社 固体撮像装置
US6870209B2 (en) 2003-01-09 2005-03-22 Dialog Semiconductor Gmbh CMOS pixel with dual gate PMOS
JP4315133B2 (ja) * 2005-07-01 2009-08-19 セイコーエプソン株式会社 固体撮像装置
US8471310B2 (en) * 2011-01-11 2013-06-25 Aptina Imaging Corporation Image sensor pixels with back-gate-modulated vertical transistor
KR101951302B1 (ko) * 2011-12-08 2019-02-25 엘지디스플레이 주식회사 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103860A (ja) * 1987-07-02 1989-04-20 Hitachi Ltd 固体撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149562A (ja) * 1984-08-16 1986-03-11 Seiko Epson Corp イメ−ジセンサ信号読出回路
JPS62104074A (ja) * 1985-10-30 1987-05-14 Fuji Photo Film Co Ltd 固体撮像素子
US5016108A (en) * 1987-07-02 1991-05-14 Hitachi, Ltd. Solid-state imaging device having series-connected pairs of switching MOS transistors for transferring signal electric charges therethrough
JPH021694A (ja) * 1988-01-29 1990-01-05 Semiconductor Res Found 光電変換装置
US5196721A (en) * 1989-10-03 1993-03-23 Fuji Xerox Co., Ltd. Image reading device
US5288988A (en) * 1990-08-07 1994-02-22 Canon Kabushiki Kaisha Photoconversion device having reset control circuitry
JP2557561B2 (ja) * 1990-10-09 1996-11-27 三菱電機株式会社 半導体装置
JP2913876B2 (ja) * 1991-03-08 1999-06-28 ソニー株式会社 固体撮像装置
JPH04312082A (ja) * 1991-04-10 1992-11-04 Sony Corp 固体撮像装置
JPH04321273A (ja) * 1991-04-19 1992-11-11 Fuji Xerox Co Ltd イメージセンサ
JPH06268188A (ja) * 1993-03-11 1994-09-22 Sony Corp 増幅型撮像素子
JP3512849B2 (ja) * 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置
US5341008A (en) * 1993-09-21 1994-08-23 Texas Instruments Incorporated Bulk charge modulated device photocell with lateral charge drain

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103860A (ja) * 1987-07-02 1989-04-20 Hitachi Ltd 固体撮像装置

Also Published As

Publication number Publication date
EP1469520A2 (en) 2004-10-20
JPH08264743A (ja) 1996-10-11
EP0734069B1 (en) 2005-05-11
DE69634712T2 (de) 2006-01-19
DE69634712D1 (de) 2005-06-16
KR960036107A (ko) 1996-10-28
EP1469520A3 (en) 2007-11-28
JP3284816B2 (ja) 2002-05-20
EP0734069A3 (en) 1999-01-07
EP0734069A2 (en) 1996-09-25
US5825056A (en) 1998-10-20

Similar Documents

Publication Publication Date Title
US5324958A (en) Integrating imaging systgem having wide dynamic range with sample/hold circuits
EP0046396B1 (en) Solid state image pickup device
US5144447A (en) Solid-state image array with simultaneously activated line drivers
US6366321B1 (en) Solid state imaging device having a reset switch for resetting potential of capacitor and vertical signal line
KR100247167B1 (ko) 증폭형 고체촬상장치
US6876019B2 (en) Charge transfer apparatus
CN100555648C (zh) Cmos图像传感器
JP4109743B2 (ja) 固体撮像装置
KR100230469B1 (ko) 고체촬상장치
KR960002100B1 (ko) 전하결합소자형 이미지센서
EP0718889A2 (en) Photoelectric conversion device and method for fabricating the same
US4055836A (en) Charge transfer readout circuits
US6882022B2 (en) Dual gate BCMD pixel suitable for high performance CMOS image sensor arrays
JPH10335625A (ja) 光電変換装置及び密着型イメージセンサ
US7471326B2 (en) Scanning switch transistor for solid-state imaging device
EP0282557A1 (en) OUTPUT CIRCUIT FOR IMAGE SENSOR.
JPH09168117A (ja) 固体撮像素子
JP2513981B2 (ja) 固体撮像素子の駆動方法
JP2519208B2 (ja) カラ−固体撮像装置
JPH0992815A (ja) 可変容量素子並びに之を用いた半導体装置、電荷検出回路、固体撮像素子、固体撮像素子の駆動方法
JPH08130300A (ja) 固体撮像装置
JPH09186309A (ja) 増幅型固体撮像素子及びその製造方法
JPH07236091A (ja) 固体撮像装置
JPH06217201A (ja) 固体撮像装置
JPH0523550B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140818

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 17

EXPY Expiration of term