JPH01103860A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は撮像装置に係り、特に半導体基板上に複数個の
受光素子等を集積化した固体撮像装置に関する。

〔従来の技術〕

固体撮像装置は現行のテレビジョン放送で使用されてい
る撮像用電子管程度の解像力を備えていることが必要で
ある。このため、半導体基板上には垂直（列）方向に５
００個、水平（行）方向に８００〜１０００個の絵素（
光電変換素子）を配列した絵素マトリックスと、これら
の絵素を走査するための走査素子とが必要となる。従っ
て、このような固体撮像装置は高集積化が可能なＭＯＳ
大規模回路技術を用いて作られ、その構成素子として一
般にＣｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ（Ｃ
ＣＤ　）又はＭＯＳトランジスタ等が使用されている。

以下、ＭＯＳ型固体撮像装置のスイッチングトランジス
タにＳ　ＯＩ　（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎ５ｕｌａ
ｔｏｒ）構造を採用した例について説明する。これにつ
いては、アイイーデイ−エム８６．テクニカルダイジェ
スト３６９〜３７２頁（ＩＥＤＭ８６　、　Ｔｅｃｈｎ
ｉｃａｌＤｉｇｅｓｔ、ｐｐ　３６９〜３７２　）にお
いて記載しである。

この従来例について、第２図及び第３図を用いて説明す
る。第２図はＭＯＳ型固体撮像装置の回路構成を示す図
である。ｐ型シリコン基板内に複数のホトダイオード１
０１，２０１，３０１，４０１がマトリックス状に配置
され、これらの各ホトダイオードを選択するためのＭＯ
Ｓトランジスタスイッチ１０４，２０４，３０４，４０
４が対応するホトダイオードにそれぞれ接続される。こ
のホトダイオードとＭＯＳトランジスタスイッチとが１
体となって１絵素を構成する。信号電荷を出力するため
の信号線５１０，５１１は、垂直方向（列方向）のＭＯ
Ｓトランジスタスイッチ１０４゜２０４．３０４，４０
４の出力端側に接続される。

ＭＯＳトランジスタスイッチ１０４，２０４゜３０４．
４０４はシフトレジスタ５１４より出るゲート線５１２
，５１３により順次走査される。

これによって、ホトダイオード１０１，２０１゜３０１
．４０１に入射した光によって生じた信号電荷は、ＭＯ
Ｓトランジスタスイッチ１０４゜２０４．３０４，４０
４及び信号線５１０，５１１を通じて出力される。

第３図は第２図の１個のホトダイオード近傍の断面構造
を示す図である。ｐ型シリコン基板１７内に、酸化膜１
２及びｐ型不純物領域（ｐ十拡散層）１１で分離された
ホトダイオードを構成するｎ型不純物領域（ｎ上層）１
５が設けられている。この酸化膜１２とｐ型不純物領域
１１とは、素子分離領域であり、特に絵素（画素）同志
を分離するので画素分離領域という。このｎ型不純物領
域（ｎ÷層）１５からは、ソース１６．ドレイン６゜ゲ
ート７より成るＭＯＳトランジスタが酸化膜１２上に延
在するように設けられている。この素子の全体は保護膜
１４に覆われており、ドレイン６には信号線８が接続さ
れている。ここで、ソース１６．ドレイン６、ゲート７
より成るＭＯＳトランジスタは、ｎ型不純物領域（ｎ上
層）１５をシード領域（Ｓｅｅｄｉｎｇ　ｒｅｇｉｏｎ
）として再結晶させたＳＯＩ構造内に形成されている。

このために、ドレイン６とｐ型シリコン基板１７間の寄
生容量を小さくすることが可能であり、したがって信号
線８の寄生容量も小さくなり、出力雑音レベルを抑圧す
ることができる。これは、出力雑音電流の２乗が、信号
線８の全容量に比例するためである。

尚、この種のＭＯＳ型固体撮像装置については、ＵＳＰ
４，５５１，７４２にも記載されている。

しかしながら上記従来技術においては、ＳＯＩ内に形成
されたＭＯＳトランジスタのソース１６と、ドレイン６
との間を流れるリーク電流が、シリコン基板１７内に形
成されたＭＯＳトランジスタのソースとドレインとの間
を流れるリーク電流よりもはるかに大きいという事実を
実験によって見い出した。そして、このＳＯＩ内でのリ
ーク電流に起因して新たな雑音成分の発生及び信号電荷
の損失という新たな問題を見い出した。この問題点がＳ
ＯＩ構造のＭＯＳ型固体撮像装置の実用化に対して、大
きな妨げとなっている。

〔発明が解決しようとする課題〕

本発明の目的は、上記リーク電流を抑圧しつつ、ＳＯＩ
構造によって寄生容量を抑えることのできる固体撮像装
置を提供することにある。

〔課題を解決するための手段〕

上記目的は、走査用の各スイッチを、半導体基板内に形
成した第１のＭＯＳトランジスタスイッチング素子と、
半導体基板上に絶縁物を介して設けた半導体内に形成し
た第２のＭＯＳトランジスタスイッチング素子との直列
接続とし、かつ上記第１のスイッチング素子を受光部側
に配し、上記第２のスイッチング素子を信号出力端側に
配する構造とすることにより、達成される。

〔作用〕

受光部側に配したＭＯＳトランジスタは、半導体基板内
に形成されているために、リーク電流の発生はほとんど
ない。また、信号出力端側に配したＭＯＳトランジスタ
は、半導体基板上の絶縁物上に設けた半導体内に形成さ
れることにより、ドレイン側、即ち信号線の寄生容量を
削減することができる。

〔実施例〕

以下、本発明の一実施例を図面を用いて説明する。

第１図は本発明の一実施例であるＭＯＳ型固体撮像装置
の回路構成を示す図である。第２図と構成の同じものに
は、第２図と同符号を付しである。

ホトダイオード１０１，２０１，３０１，４０１はｐ型
シリコン基板（図示せず）内にマトリックス状に形成さ
れる。本図においては便宜上、２×２の４画素の場合を
示しである。各ホトダイオードには直列接続された２個
のＭＯＳトランジスタスイッチがそれぞれ接続される。

例えば、ホトダイオード１０１には、ＭＯＳトランジス
タスイッチ１０５．１０６の直列接続されたものが接続
されている。本実施例では、１個のホトダイオードと２
個のＭＯＳトランジスタスイッチによって、−絵素が構
成される。信号電荷を出力するための垂直信号線５１０
，５１１は、垂直方向（列方向）のＭＯＳトランジスタ
スイッチ１０６，３０６゜２０６．４０６の出力端側に
それぞれ接続され、垂直方向に信号電荷を転送する。絵
素を構成する２個のＭＯＳトランジスタスイッチ１０５
．１．０６は垂直シフトレジスタ５１４から出るゲート
線５１２に並列に接続され、同時に走査されるようにな
っている。垂直シフトレジスタ５１４はゲート線５１２
．５１３を介して、垂直方向の絵素を順次走査する。垂
直信号線５１０，５１１の一端は、ＭＯＳトランジスタ
スイッチ５１５，５１６゜５１７．５１８を介して、水
平信号線５２６に接続される。水平信号線、５２６は垂
直信号線５１０゜５１１からの信号電荷を出力端に転送
する。ＭＯＳトランジスタスイッチ５１５，５１６，５
１７゜５１８は水平シフトレジスタ５１９によって、水
平方向に順次走査される。ＭＯＳトランジスタスイッチ
５１５，５１６．及び５１７．５１−８は絵素構成用の
ＭＯＳトランジスタスイッチ１０５゜１０６と同様にそ
れぞれ直列接続されている。

本実施例の動作を以下説明する。各ホトダイオード１０
１，２０１，３０１，４０１には、カメラレンズを介し
て光が入射する。そして、ホトダイオード１０１には、
入射光に応じた信号電荷が蓄積する。この信号電荷は、
所定時刻に走査されたＭＯＳトランジスタスイッチ１０
５，１０６によって垂直信号線５１０に転送される。直
重信号線５１０上に転送された信号電荷は同じく所定時
刻に走査されたＭＯＳトランジスタ５１５．５１６によ
って、水平信号線５２６に転送され、この水平信号線５
２６上を転送され、出力端から外部へ出力され、映像信
号として処理される。他の絵素においても、以上の動作
が行なわれる。

第４図は、第１図中の、読出しＭＯＳトランジスタスイ
ッチ５１５〜５１８のうちの、２個直列に接続された１
組のＭＯＳトランジスタスイッチ５１５．５１６の断面
構造を示す図である。スイッチ５１７，５１８の断面図
は、これと同様なので省略する。ｎ型シリコン基板９上
にはＰ型ウェル１０が形成される。ｐ型ウェル１０内に
はＳｉＯ２等の絶縁膜１２及びｐ型不純物領域（ｐ＋拡
散層）１１によって分離された、ソース１８゜ドレイン
１９．ゲート２０より成るｎ型ＭＯＳトランジスタ５１
５が設けである。ここで、絶線膜１．２及びｐ型不純物
領域１１は素子分離領域を形成する。さらにこのＭＯＳ
トランジスタ５１５上方には、５ｉ０２等の絶縁膜１３
上に形成されたりシリコン（以下Ｓ　ＯＩ　（Ｓｉｌｉ
ｃｏｎ　ｏｎ工ｎ５ｕｌａｔｏｒ）とよぶ）内にソース
２１．ドレイン２２．ゲート２３より成るｎ型ＭＯＳト
ランジスタ５１６が設けである。また、ＭＯＳトランジ
スタ５１５又は５１７のソース１８にはアルミニウム等
の低抵抗材料から成る配線２４が接続されている。この
配線２４は第３図の垂直信号線５１０に対応する。

同様に配線２５．によって、ＭＯＳトランジスタ５１５
のドレイン１９とＳＯＸ内のＭＯＳトランジスタ５１６
のソース２１との間は接続されている。ＳＯＸ内のＭＯ
Ｓトランジスタ５１６のドレイン２２にはアルミニウム
等の低抵抗材料からなる配線２６が接続されている。こ
の配線２６は第３図の水平信号線５２６に相当する。本
実例は、第３図のＭＯＳトランジスタスイッチ５１５あ
るいは５１７をシリコン基板（ｐ型ウェル１０）内に形
成し、ＭＯＳトランジスタスイッチ５１６あるいは５１
８を半導体基板上に絶縁膜を介して形成したＳＯＸ内に
形成したものである。即ち、信号電荷は垂直信号線５１
０に接続された配線２４より入力し、ゲート２０．２３
が開いた際に水平信号線５２６に接続された配線２６よ
り出力される。ＳＯＸ内に設けられたＭＯＳトランジス
タ５１６又は５１８のドレイン２２は、シリコン基板か
らは厚い絶縁膜１３によって分離されているため、通常
のシリコン基板内に設けられたＭＯＳトランジスタ５１
５又は５１７のドレイン１９よりも、その寄生容量はは
るかに小さい。したがって、第４図の構造によれば、ゲ
ート２０．２３が共に閉じている際の水平信号線５２６
及び配線２６に寄生する容量を低減することが可能とな
る。

また、ＳＯＸ内に設けるＭＯＳトランジスタ５１６又は
５１８のソース２１とドレイン２２との間を流れるリー
ク電流が一般に大きいという問題点は、シリコン基板内
に設けたＭＯＳトランジスタ５１５゜５１７のソース１
８とドレイン１９との間でリーク電流が減少するために
、無視できるようになる。

第５図は、第１図中のホトダ２個のＭＯＳトランジスタ
スイッチとで構成される一絵素の断面構成を示す図であ
る。第５図では、ホトダイオード１０１を構成するｎ型
不純物領域（ｎ型拡散層）１をソースとし、これに隣接
して設けられたｎ型不純物領域をドレイン２とし、これ
らの間にゲート３を設け、ＭＯＳトランジスタ１０５を
シリコン基板内に設ける。ソース５．ドレイン６、ゲー
ト７より成るＭＯＳトランジスタ１０６がＳＯＸ内に設
けられる。ドレイン６には垂直信号線５１０に対応する
配線８が接続される。ドレイン２とソース５との間は配
線４で接続されている。その他の構造は第４図のものと
同じである。ホトダイオード用のｎ型不純物領域（ｎ型
拡散層）１内に蓄積された信号電荷は、ゲート３及びゲ
ート７がオンすることにより、垂直信号線５１０に接続
された配線８へと転送される。このとき、第５図の実施
例によれば、ゲート３及びゲート７がオフの際の垂直信
号線５１０及び配線８の寄生容量を低減することができ
、かつ同時にホトダイオード形成用のｎ型拡散層１との
垂直信号線５１０及び配線８との間のリーク電流をも抑
圧できることは、第４図に説明したことと同様の理由に
よる。

第１図の実施例では、画素を構成するＭＯＳトランジス
タと、垂直信号線５１０と水平信号線５２６との間のＭ
ＯＳトランジスタの両方にＳＯＩ構造を採用した場合に
つい説明したか、このＳＯＩ構造はいずれに設けてもよ
い。ただし、両方に設けた方が、リーク電流の抑圧及び
寄生容量の低減に関しては効果が大きい。

第６図は、第５図の第１の変形例を示す断面図である。

第６図においては、第５図における配線４を省略し、ド
レイン２とソース５とを直接接続したものである。その
池水変形例では、絶縁膜１３がなく、シリコン基板内に
形成されているＭＯＳトランジスタ１０５のゲート３が
、ソース５．ドレイン６より成るＳＯＸ内のＭＯＳトラ
ンジスタ１０６のゲートも兼ねている。その他は、第５
図のものと同じである。この変形例においては、第５図
の実施例と同様の効果が得られることは当然であるが、
その他、ＭＯＳトランジスタ１０６の一部をホトダイオ
ード形成用のｎ型拡散層１上に設けであるので、１画素
あたりの面積を縮小することができる固体撮像装置の高
解像度化に有利である。さらに、ドレイン２の部分をシ
ード領域として８０１部分を再結晶させているのでＳ○
■内ＭＯＳトランジスタ１０６の移動度等の特性の向上
を図ることができる。

第７図は、第５図の第２の変形例を示す断面図である。

第７図は、ＳＯＸ内のＭＯＳトランジスタのドレイン６
がゲート３上に設けられている。

その他は、第６のものと同じである。本変形例において
は、第６図の変形例と同様の効果が得られることはもち
ろん、ドレイン６がホトダイオード形成用のｎ型拡散層
１を覆わないため、固体撮像装置の感度を劣化させるこ
とがない。

第８図は、第５図の第３の変形例を示す断面図である。

第８図は、第６図におけるゲート３が、ＳＯＸ内のＭＯ
Ｓトランジスタ１０６のソース５及びドレイン６の上方
に位置しており、ゲート３が両方のＭＯＳトランジスタ
１０５，１０６のゲートとして共通接続されている。そ
の他は、第６図と同じである。第８図の実施例において
は、第５図の実施例と同様の効果が得られることばもぢ
ろん、ドレイン２の部分をシード領域としてＳＯＩ部分
を再結晶させることができるのでＳ○工内に形成される
ＭＯＳトランジスタ１０６の移動度等の特性の向上を図
ることができる。

第９図は、第５図の第４の変形例を示す図である。第９
図は、第５図の配線４及び絶縁膜１３を省略し、ドレイ
ン２とソース５とを直接接続したものである。その他は
第５図のものと同じである。

本変形例においても、第５図の実施例と同様の効果が得
られることはもちろん、ドレイン２部分をシード領域と
してＳＯＩ部分を、再結晶させる方法で形成しているた
め、ソース５．ドレイン６゜ゲート７より成るＳＯＩ内
ＭＯＳトランジスタの移動度等の特性の向上を図ること
ができる。

第１０図は、第５図の第５の変形例を示す図である。第
１０図は、第５図のＳ○■内のＭＯＳトランジスタが、
ホトダイオード形成用のｎ型拡散層１の上部に位置して
いる。その他は、第５図と同じである。本変形例によれ
ば、第５図の実施例と同様の効果が得られることはもち
ろん、第６図の第１の変形例と同じように１画素あたり
の面積を縮小することができ、固体撮像装置の高解像度
化を図ることができる。ただし、ホトダイオード形成用
のｎ型拡散層１より入射する光の一部を、ＳＯＩ構造が
さえぎってしまうため、ＳＯＩ構造はできる限り薄膜化
し、光の透過量を増やす方が良い。

第１１図は、第５図の第６の変形例を示す図である。第
１１図においては、第５図のＳＯＸ内のＭＯＳトランジ
スタのドレイン６を、瞬接する複数の画素で共有してい
る。即ち、第３図の垂直信号線５１０に共通に接続され
るＭＯＳトランジスタスイッチ１０６及び３０６のドレ
インを共有している。その他は、第５図と同じである。

本変形例によれば、ドレイン６と配線８との間のコンタ
クトの数を減らすことにより画素あたりの面積を縮小す
ることができ、固体撮像装置の高解像度化に有利である
。

以上の実施例においては、固体撮像装置の画素数を２×
２に限って説明したが、本発明は画素数については特に
制限はない。また、半導体のｐ型。

ｎ型を逆にしてもかまわず、半導体も必がしもシリコン
でなくとも良い。なお、絶縁物上に形成する半導体構造
については、単結晶、多結晶、アモルファスのいずれで
あっても、本発明の適用は可能である。

第１２図は第１図の実施例に示された回路構成の変形例
を示す図である。

第１２図において、第１図との相違点を以下述べる。各
ホトダイオード１０１，２０１，３０１゜４０１ごとに
設けられたＭＯＳトランジスタのうち、ホトダイオード
側のＭＯＳトランジスタスイッチ１０２，２０２，３０
２，４０２は垂直ゲート線５０８，５０９を介して垂直
シフトレジスタ５０７によって選択される。また水平信
号線５２７゜５２８側のＭＯＳトランジスタスイッチ１
０３゜２０３．３０３，４０３は水平ゲート線５２４゜
５２５を介して水平シフトレジスタ５０６によって選択
される。水平信号線５２７，５２８と垂直信号線５０５
とを接続するＭＯＳトランジスタスイッチ５０１，５０
２，５０３，５０４が垂直シフトレジスタ５０７によっ
て選択される。さらに、水平信号線５２７，５２８上の
雑音電荷掃き出し用のＭＯＳトランジスタスイツチ５２
０，５２１、掃き出し用ゲート線５２２、掃き出し用ド
レイン５２３が設けである。これは、ホトダイオード１
０１〜４０１に入射した光によって生じた信号電荷を、
垂直シフトレジスタ５０７及び水平シフトレジスタ５０
６によってＭＯＳトランジスタスイッチ１０２，２０２
，３０２，４０２及び１０３゜２０３．３０３，４０３
を選択することにより、水平信号線５２７，５２８を経
て垂直信号線５０５端から出力するようにした。ここで
、水平信号線５２７．５２８と垂直信号線５０５とを接
続するＭＯＳトランジスタスイッチ５０１，５０２゜５
０３．５０４には、第３図のＭＯＳトランジスタスイッ
チ５１５，５１６と同じ構造のもの、即ち第４図の構造
を採用する。この場合、第４図の配線２４は第１２図の
水平信号線５２７，５２８に接続され、配線２６は第１
２図の垂直信号線５０５に接続される。本実施例によれ
ば、第１２図における垂直信号線５０５の寄生容量の低
減が可能であり、また水平信号線５２７，５２８と垂直
信号線５０５との間のリーク電流も抑圧できる。

第１２図におけるホトダイオード１０１，２０１゜３０
１．１０４と、ＭＯＳトランジスタスイッチ１０２．２
０２，３０２，４０３とで構成される一絵素の断面構成
は、第５図、第９図、第１０図及び第１１図のいずれか
を用いる。この場合、第５図の配線８は第１２図におけ
る水平信号線５２７゜５２８に接続される。そして、ゲ
ート３は、第１２図の水平ゲート線５２４，５２５に接
続され、ゲート７は第１２図の垂直ゲート線５０８，５
０９に接続される。このような接続関係を、第９図。

第１０図及び第１１図のものにも適用する。第１１図の
構造を第１２図の回路構成に適用する場合は、共有され
るＭＯＳトランジスタは、水平信号線５２７に共通に接
続されるＭＯＳトランジスり１０３及び２０３である。

本実施例によれば、第１２図における水平信号線５２７
，５２８の寄生容量の低減が可能であり、またホトダイ
オード１０１．２０１，３０１，４０１と水平信号線５
２７．５２８との間のリーク電流も抑圧できる。

以上、第６図から第１１図までの各実施例及び変形例は
、画素を構成するＭＯＳトランジスタ１０５．１０６の
断面構造について示しであるが、第４図の配線２４を第
６図から第１１図までのｎ型拡散層１に接続して用いれ
ば、ＭＯＳトランジスタ５１５，５１６又は５１７，５
１８にも適用できる。

〔発明の効果〕

本発明によれば、ＭＯＳトランジスタスイッチを半導体
基板上の絶縁物上に設けた半導体内に形成することによ
って、信号線の寄生容量を削減できる同時に、これと直
列に別のＭＯＳトランジスタスイッチを半導体基板内に
形成することによって、信号線に対するリーク電流の発
生を抑えることができ、固体撮像装置の雑音を抑圧する
ことができ、これにより、従来はＭＯＳトランジスタの
リーク電流が大きいために実用化し得なかったＳＯＩ技
術に関して、もう一つのＭＯＳトランジスタスイツチを
基板内に設けることによってリーク電流の問題を一挙に
解決し、ＳＯＩ技術を実用化技術にまで高めることが可
能となる。

【図面の簡単な説明】

第１図は、本発明の一実施例であるＭＯＳ型固体撮像装
置の回路構成を示す図、第２図は、従来の技術であるＭ
ＯＳ型固体撮像装置の回路構成を示す図、第３図は、第
１図のホトダイオード近傍の断面構造を示す図、第４図
は、第３図の直列接続された読み出しＭＯＳトランジス
タスイッチ５１５．５１６の断面構造を示す図、第５図
は、第３図のホトダイオードと２個のＭＯＳトランジス
タスイッチからなる一絵素の断面構造を示す図、第６図
は；第５図の第１の変形例を示す図、第７図は第５図の
第２の変形例を示す図、第８図は第５図の第３の変形例
を示す図、第９図は第５図の第４の変形例を示す図、第
１０図は第５図の第５の変形例を示す図、第１１図は第
５図の第６の変形例を示す図、第１２図は第３図の実施
例の変形例を示す図である。 １・・・ホトダイオードｎ型拡散層、２・・・基板内の
ＭＯＳトランジスタのドレイン、５・・・Ｓ○■内のＭ
ＯＳトランジスタのソース、６・・・ＳＯＩ内のａａｐ
ｓ、ｔｌａ２４　ｑＪｔｙｃ；　／力Ｑ４？Ａ迅く

Claims (1)

1. 【特許請求の範囲】 １、第１導電型の半導体基体内にマトリックス状に配列
   され、入射光に応じた信号電荷を蓄積する複数個の光電
   変換素子と、所定方向列の上記光電変換素子の上記信号
   電荷を上記所定方向へ伝送する第１信号線、上記光電変
   換素子に蓄積されている上記信号電荷を上記第１の信号
   線に転送するための第１のスイッチ手段と、上記第１の
   信号線からの上記信号電荷を出力端へ転送する第２の信
   号線と、上記第１の信号線の上記信号電荷を上記第２の
   信号線に転送するための第２のスイッチ手段と、上記第
   １及び第２のスイッチ手段を所定順序で走査するための
   走査手段とを備えた固体撮像装置において、上記第１の
   スイッチ手段は上記光電変換素子の一部を第１の電極と
   する第１のＭＯＳ型トランジスタと、この第１のＭＯＳ
   トランジスタの第２の電極に第１の電極が接続され、上
   記第１の信号線に第２の電極が接続された第２のＭＯＳ
   トランジスタとから構成され、上記第１のＭＯＳトラン
   ジスタは上記半導体基板内に形成され、上記第２のＭＯ
   Ｓトランジスタは上記半導体基板上に絶縁膜を介して形
   成されていることを特徴とする固体撮像装置。 ２、特許請求の範囲第１項において、上記走査手段は、
   上記第１及び第２のＭＯＳトランジスタのそれぞれのゲ
   ート電極に第１のゲート線を介して共通に接続され、こ
   れらを同時に所定の順序で走査する第１の走査手段と、
   上記第２のスイッチ手段を所定の順序で走査する第２の
   走査手段とから構成されていることを特徴とする固体撮
   像装置。 ３、特許請求の範囲第１項において、上記走査手段は、
   上記第１のＭＯＳトランジスタゲート電極及び上記第２
   のスイッチ手段に第１のゲート線を介して共通に接続さ
   れ、これらを所定の順序で走査する第１の走査手段と、
   上記第２のＭＯＳトランジスタのゲート電極に第２のゲ
   ート線を介して接続され、これを所定の順序で走査する
   第２の走査手段から構成されていることを特とする固体
   撮像装置。 ４、特許請求の範囲第１項において、上記光電変換素子
   は、上記半導体基体と、その中に形成された第２導電型
   の第１の不純物領域とからなるｐｎ接合で構成され、上
   記第１のＭＯＳトランジスタは、上記第１の不純物から
   なる第１の電極と、上記半導体基体中に形成された第２
   導電型の第２の不純物領域からなる第２の電極と、上記
   半導体基体上に絶縁膜を介して形成されたゲート電極と
   からなり、上記第２のＭＯＳトランジスタは上記半導体
   基体上に絶縁膜を介して形成された第１導電型の半導体
   膜中に形成された第２導電型の第３及び第４の不純物領
   域からなる第１及び第２の電極と、上記半導体膜上に絶
   縁膜を介して形成されたゲート電極とからなることを特
   徴とする固体撮像装置。 ５、特許請求の範囲第４項において、上記第１のＭＯＳ
   トランジスタの第２の電極と上記第２のＭＯＳトランジ
   スタの第１の電極とは金属配線を介して接続されている
   ことを特徴とする固体撮像装置。 ６、特許請求の範囲第５項において、上記第２のＭＯＳ
   トランジスタは画素分離領域上に配置されることを特徴
   とする固体撮像装置。 ７、特許請求の範囲第５項において、上記第２のＭＯＳ
   トランジスタは上記光電変換素子と上記第１のＭＯＳト
   ランジスタとからなる画素領域上に配置されることを特
   徴とする固体撮像装置。 ８、特許請求の範囲第６項において上記第２のＭＯＳト
   ランジスタの第２の電極は、隣接する少なくとも２個の
   画素で共有されることを特徴とする固体撮像装置。 ９、特許請求範囲第４項において上記半導体膜は上記第
   １のＭＯＳトランジスタの第２の電極をシード領域とし
   て形成されており、これによつて、上記第１のＭＯＳト
   ランジスタの第２の電極と上記第２のＭＯＳトランジス
   タ第１の電極とは直接接続されていることを特徴とする
   固体撮像装置。 １０、特許請求の範囲第９項において、上記第２のＭＯ
   Ｓトランジスタは画素分離領域上に配置されることを特
   徴とする固体撮像装置。 １１、特許請求の範囲第９項において、上記第１及び第
   ２のＭＯＳトランジスタゲート電極は、上記第１のＭＯ
   Ｓトランジスタの第２の電極及び上記第２のＭＯＳトラ
   ンジスタの第１の電極を覆うように、共通接続されて設
   けられていることを特徴とする固体撮像装置。 １２、特許請求の範囲第１項において、上記光電変換素
   子は、上記半導体基体と、その中に形成された第２導電
   型の第１の不純物領域とからなるｐｎ接合で構成され、 上記第１のＭＯＳトランジスタは、上記第１の不純物領
   域からなる第１の電極と、上記半導体基体中に形成され
   た第２導電型の第２の不純物領域からなる第２の電極と
   、上記半導体基体上に絶縁膜を介して形成されたゲート
   電極とからなり、 上記第２のＭＯＳトランジスタは、上記半導体基体上で
   あつて、上記第１のＭＯＳトランジスタの少なくとも第
   ２の電極及びゲート電極の上部に絶縁膜を介して形成さ
   れた第１導電型の半導体膜中に形成された第２導電型の
   第３及び第４の不純物領域からなる第１及び第２の電極
   で構成され、上記第１のＭＯＳトランジスタのゲート電
   極をそれ自身のゲート電極として共有し、上記半導体膜
   は上記第１のＭＯＳトランジスタの第２の電極をシード
   領域として形成されており、これによつて上記第１のＭ
   ＯＳトランジスタの第２の電極と上記第２のＭＯＳトラ
   ンジスタの第１の電極とは直接接続されていることを特
   徴とする固体撮像装置。 １３、特許請求の範囲第１２項において、上記第２のＭ
   ＯＳトランジスタは、上記第１のＭＯＳトランジスタの
   領域上に配置されることを特徴とする固体撮像装置。 １４、特許請求の範囲第１２項において、上記第２のＭ
   ＯＳトランジスタは、上記第１のＭＯＳトランジスタの
   第２の電極及びゲート電極の領域上部に配置されること
   を特徴とする固体撮像装置。 １５、特許請求の範囲第１項において、上記第２のスイ
   ッチ手段は、上記第１の信号線に第１の電極が接続され
   た第３のＭＯＳトランジスタと、この第３のＭＯＳトラ
   ンジスタの第２の電極に第１の電極が接続され、上記第
   ２の信号線に第２の電極が接続された第４のＭＯＳトラ
   ンジスタとから構成され、上記第３のＭＯＳトランジス
   タは上記半導体基板内に形成され、上記第４のＭＯＳト
   ランジスタは上記半導体基板上に絶縁体を介して形成さ
   れていることを特徴とする固体撮像装置。 １６、特許請求の範囲第１５項において、上記第３のＭ
   ＯＳトランジスタは、上記半導体基体中に形成された第
   ２導電型の第１及び第２の不純物領域からなる第１及び
   第２の電極と、上記半導体基体上に絶縁膜を介して形成
   されたゲート電極とからなり、上記第４のＭＯＳトラン
   ジスタは、上記半導体基体上に絶縁膜を介して形成され
   た第１導電型の半導体膜中に形成された第２導電型の第
   ３及び第４の不純物領域からなる第１及び第２の電極と
   、上記半導体膜上に絶縁膜を介して形成されたゲート電
   極とからなることを特徴とする固体撮像装置。 １７、特許請求の範囲第１６項において、上記第３のＭ
   ＯＳトランジスタの第２の電極と、上記第４のＭＯＳト
   ランジスタの第１の電極とは金属配線を介して接続され
   ていることを特徴とする固体撮像装置。 １８、特許請求の範囲第１７項において、上記第４のＭ
   ＯＳトランジスタは素子分離領域上に配置されることを
   特徴とする固体撮像装置。 １９、特許請求の範囲第１６項において、上記第４のＭ
   ＯＳトランジスタは上記第３のＭＯＳトランジスタの領
   域上に配置されることを特徴とする固体撮像装置。 ２０、特許請求の範囲第１８項において、上記第４のＭ
   ＯＳトランジスタの第２の電極は、隣接する少なくとも
   ２個の上記第２のスイッチ手段で共有されることを特徴
   とする固体撮像装置。 ２１、特許請求の範囲第１６項において、上記半導体膜
   は、上記第３のＭＯＳトランジスタの第２の電極をシー
   ド領域として形成されており、これによつて、上記第３
   のＭＯＳトランジスタの第２の電極と上記第４のＭＯＳ
   トランジスタの第１の電極とは直接接続されていること
   を特徴とする固体撮像装置。 ２２、特許請求の範囲第２１項において、上記第４のＭ
   ＯＳトランジスタは素子分離領域に配置されることを特
   徴とする固体撮像装置。 ２３、特許請求の範囲第２１項において、上記第１及び
   第２のＭＯＳトランジスタゲート電極は、上記第１のＭ
   ＯＳトランジスタの第２の電極及び上記第２のＭＯＳト
   ランジスタの第１の電極を覆うように、共直接続されて
   設けられていることを特徴とする固体撮像装置。 ２４、特許請求の範囲１５項において、上記第３のＭＯ
   Ｓトランジスタは、上記第１の不純物領域からなる第１
   の電極と、上記半導体基体中に形成された第２導電型の
   第１及び第２の不純物領域からなる第１及び第２の電極
   と、上記半導体上に絶縁膜を介して形成されたゲート電
   極とからなり、 上記第４のＭＯＳトランジスタは、上記半導体基体上で
   あつて、上記第３のＭＯＳトランジスタの少なくとも第
   ２の電極及びゲート電極の上部に絶縁膜を介して形成さ
   れた第１導電型の半導体膜中に形成された第２導電型の
   第３及び第４の不純物領域からなる第１及び第２の電極
   で構成され、上記第３のＭＯＳトランジスタのゲート電
   極をそれ自身のゲート電極として共有し、上記半導体膜
   は上記第３のＭＯＳトランジスタの第２の電極をシード
   領域として形成されており、これによつて、上記第３の
   ＭＯＳトランジスタの第２の電極と上記第４のＭＯＳト
   ランジスタの第１の電極とは直接接続されていることを
   特徴とする固体撮像装置。 ２５、特許請求の範囲第２４項において、上記第４のＭ
   ＯＳトランジスタは、上記第３のＭＯＳトランジスタの
   領域上に配置されることを特徴とする固体撮像装置。 ２６、特許請求の範囲２４項において、上記第４のＭＯ
   Ｓトランジスタは、上記第３のＭＯＳトランジスタの第
   ２の電極及びゲート電極の領域上部に配置されることを
   特徴とする固体撮像装置。 ２７、第１導電型の半導体基体内にマトリックス状に配
   列され、入射光に応じた信号電荷を蓄積する複数個の光
   電変換素子と、 所定方向列の上記光電変換素子の上記信号電荷を上記所
   定方向へ伝送する第１信号線と、上記光電変換素子に蓄
   積されている上記信号電荷を上記第１の信号線に転送す
   るための第１のスイッチ手段と、上記第１の信号線から
   の上記信号電荷を出力端へ転送する第２の信号線、上記
   第１の信号線の上記信号電荷を上記第２の信号線に転送
   するための第２のスイッチ手段と、上記第１及び第２の
   スイッチ手段を所定順序で走査するための走査手段とを
   備えた固体撮像装置において、上記第２のスイッチ手段
   は、上記第１の信号線に第１の電極が接続された第１の
   ＭＯＳ型トランジスタと、この第１のＭＯＳトランジス
   タの第２の電極に第１の電極が接続され、上記第２の信
   号線に第２の電極が接続された第２のＭＯＳトランジス
   タから構成され、上記第１のＭＯＳトランジスタは上記
   半導体基板内に形成され、上記第２のＭＯＳトランジス
   タは上記半導体基板上に絶縁膜を介して形成されている
   ことを特徴とする固体撮像装置。 ２８、特許請求の範囲第２７項において、上記第１のＭ
   ＯＳトランジスタは、上記半導体基体中に形成された第
   ２の導電型の第１及び第２の不純物領域からなる第１及
   び第２の電極と、上記半導体基体上に絶縁膜を介して形
   成されたゲート電極とからなり、 上記第２のＭＯＳトランジスタは、上記半導体基体上に
   絶縁膜を介して形成された第１導電型の半導体膜中に形
   成された第２導電型の第３及び第４の不純物領域からな
   る第１及び第２の電極と、上記半導体膜上に絶縁膜を介
   して形成されたゲート電極とからなることを特徴とする
   固体撮像装置。 ２９、特許請求の範囲第２８項において、上記第１のＭ
   ＯＳトランジスタの第２の電極と上記第２のＭＯＳトラ
   ンジスタの第１の電極とは金属配線（４）を介して接続
   されていることを特徴とする固体撮像装置。 ３０、特許請求の範囲第２９項において、上記第２のＭ
   ＯＳトランジスタは画素分離領域上に配置されることを
   特徴とする固体撮像装置。 ３１、特許請求の範囲第２９項において、上記第２のＭ
   ＯＳトランジスタは上記光電変換素子と上記第１のＭＯ
   Ｓトランジスタとからなる画素領域上に配置されること
   を特徴とする固体撮像装置。 ３２、特許請求の範囲第３０項において、上記第２のＭ
   ＯＳトランジスタの第２の電極は、隣接する少なくとも
   ２個の画素で共有されることを特徴とする固体撮像装置
   。 ３３、特許請求の範囲第２８項において、上記半導体膜
   は、上記第１のＭＯＳトランジスタの第２の電極をシー
   ド領域として形成されており、これによつて、上記第１
   のＭＯＳトランジスタの第２の電極と上記第２のＭＯＳ
   トランジスタの第１の電極とは直接接続されていること
   を特徴とする固体撮像装置。 ３４、特許請求の範囲第３３項において、上記第２のＭ
   ＯＳトランジスタは画素分離領域上に配置されることを
   特徴とする固体撮像装置。 ３５、特許請求の範囲第３３項において、上記第１及び
   第２のＭＯＳトランジスタゲート電極は、上記第１のＭ
   ＯＳトランジスタの第２の電極及び上記第２のＭＯＳト
   ランジスタの第１の電極を覆うように、共直接続されて
   設けられていることを特徴とする固体撮像装置。