KR100225320B1 - 데이터 패킷 출력 디바이스 및 방법 - Google Patents

데이터 패킷 출력 디바이스 및 방법

Info

Publication number
KR100225320B1
KR100225320B1 KR1019960033366A KR19960033366A KR100225320B1 KR 100225320 B1 KR100225320 B1 KR 100225320B1 KR 1019960033366 A KR1019960033366 A KR 1019960033366A KR 19960033366 A KR19960033366 A KR 19960033366A KR 100225320 B1 KR100225320 B1 KR 100225320B1
Authority
KR
South Korea
Prior art keywords
time
packet
data
transmission
data packet
Prior art date
Application number
KR1019960033366A
Other languages
English (en)
Inventor
신지 하마이
히데토시 타케다
마코토 아사노
Original Assignee
모리시타 요이찌
마츠시타 덴키 산교 가부시키가이샤
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마츠시타 덴키 산교 가부시키가이샤, 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 모리시타 요이찌
Application granted granted Critical
Publication of KR100225320B1 publication Critical patent/KR100225320B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Supplying Of Containers To The Packaging Station (AREA)

Abstract

직렬 데이터를 패킷으로 변환하고, 그 결과로 나타난 데이터 패킷을 송신하기 위한 패킷 출력 디바이스는 각각의 데이터 패킷을 발생하며, 데이터 패킷의 출력시간을 정하기 위한 것으로서 상기 데이터 패킷에 대응하는 시간 데이터를 발생하는 데이터 패킷 발생기, 및 데이터 패킷 및 상기 대응하는 시간 데이터를 수신하여, 대응하는 시간 데이터에 기초하여 데이터 패킷을 송신하는 패킷 송신 회로를 포함한다.

Description

데이터 패킷 출력 디바이스 및 방법
제1도는 종래의 패킷 출력 디바이스의 전형적인 구조를 도시한 블록도.
제2도는 종래의 패킷 출력 디바이스의 동작을 예시한 타이밍 차트.
제3도는 본 발명에 따라 예1에서 패킷 출력 디바이스의 기본 구조를 예시한 블록도.
제4도는 본 발명에 따른 패킷 출력 디바이스의 동작을 예시한 타이밍 차트.
제5도는 각각의 송신 사이클 동안 시작 시간을 포함하는 송신 경로로 출력되는 전형적인 송신 사이클에 대한 테이블.
제6도는 시간 데이터(송신 시작 시간 및 송신 종료 시간) 및 대응하는 데이터 패킷이 송신될 수 있는 송신 사이클의 예에 대한 테이블.
제7도는 시간 데이터(송신 시작 시간 및 송신 종료 시간) 및 대응하는 데이터 패킷이 송신될 수 있는 송신 사이클의 또 다른 예에 대한 테이블.
제8도는 본 발명에 따른 예2에서 패킷 출력 디바이스의 기본 구조를 예시한 블록도.
제9도는 본 발명에 따른 예3에서 패킷 출력 디바이스의 기본 구조를 예시한 블록도.
제10도는 본 발명에 따른 예4에서 패킷 출력 디바이스의 기본 구조를 예시한 블록도.
제11도는 본 발명에 따른 예5에서 패킷 출력 디바이스의 기본 구조를 예시한 블록도.
* 도면의 주요부분에 대한 부호의 설명
11, 11b, 11c, 31 : 패킷 발생기
12, 12a, 12b, 12c, 32 : 패킷 송신 회로
13, 33 : 클럭 신호 발생기 34 : 송신 경로
100, 110, 120, 130, 300 : 패킷 출력 디바이스
113 : 공 패킷 발생기 114 : 선택기
115 : 송신 회로 116,122 : 비교기
119 : 가산기 121 : 저장 회로
[발명의 목적]
[발명이 속하는 기술분야 및 그 분야의 종래 기술]
본 발명은 데이터를 패킷으로 변환하여 이 데이터 패킷을 송신하기 위한 데이터 송신 디바이스에 관한 것이다. 특히, 본 발명은 데이터 패킷에 송신 시간 데이터를 부가함으로써 데이터 송신 디바이스의 패킷 발생기의 부하를 감소시키는 패킷 출력 디바이스에 관한 것이다.
디지털 데이터 통신에서, 데이터 송신은 일반적으로 데이터의 단위로서의 패킷을 사용하여 수행된다. IEEE 1394 인터페이스는 패킷들을 사용하여 데이터 통신을 수행하는 인터페이스들 중 하나이다. IEEE 1394는 IEEE에 의해서 규격화된 차세대 멀티미디어용의 고속의 데이터 송신 속도를 갖는 직렬 인터페이스이다(예를 들면, 고성능 직렬 버스 P1394/드래프트 80. v2를 참고한다). 현재, IEEE 1394 인터페이스는 디지털 오디오 시각(AV) 장비에서 사용하기 위해 개발되어 있다.
IEEE 1394는 두가지 형태의 패킷, 즉 실시간 전송을 필요로 하는 데이터 송신을 위한 등시성(isochronous) 패킷 및 실시간 전송을 필요로 하지 않는 데이터 송신을 위한 비동기 패킷을 송신할 수 있다. 예를 들면, 디지털 오디오 시각(AV) 데이터는 일반적인 등시성 패킷을 사용하여 등시성 전송 모드로 통신된다.
실시간 전송을 필요로 하는 데이터를 송수신하기 위한 버퍼 크기를 결정하기 위해서는 패킷 전송 타이밍, 즉 전송에 허여된 최대 지연 시간을 판정할 필요가 있다. 마찬가지로 IEEE 1394 인터페이스를 사용하여 AV 데이터를 전송하는 경우에도, 이러한 송신 타이밍은 각각의 패킷이 송신될 수 있는 허여된 시간 구간 범위에 의해서 결정된다.
일반적으로, 패킷 출력 디바이스에서, 사이클로 언급되는 소정의 단위 시간당 하나의 패킷은 IEEE 1394 규격에 기초하여 등시성 전송 모드에서 전송 경로로 출력된다. 예를 들면, 데이터 속도가 28,8Mbps일때, 250개의 데이터 패킷 및 16 내지 17개의 공(vacant) 패킷이 1/30초 동안에 출력된다. 각각의 데이터는 480 바이트의 데이터를 포함하며, 각각의 공 패킷은 전혀 데이터를 포함하지 않는다. 생성된 패킷(데이터 패킷 및 공 패킷)은 패킷 출력 디바이스로부터 출력된다.
종래의 패킷 출력 디바이스(300) 및 이의 동작에 대해 제1도 및 제2도를 참조하여 설명한다. 제1도는 종래의 패킷 출력 디바이스(300)의 기본 구조를 도시한 블록도이다. 패킷 출력 디바이스(300)는 패킷 발생기(31), 패킷 송신 회로(32) 및 클럭 신호 발생기(33)를 포함한다.
클럭 신호 발생기(33)는 예를 들면 패킷 출력 디바이스(300)의 시스템에 대한 클럭 시간을 정하는 것으로서, 소정 사이클을 갖는 클럭 신호를 출력한다. 패킷 발생기(31)는 예를 들면, 클럭 신호 발생기(33)로부터 출력된 클럭 신호에 의해 정해진 클럭 시간에 기초하여 125㎲당 하나의 데이터 패킷 또는 공 패킷(8kHz)를 발생한다. 패킷 발생기(31)는 발생된 패킷을 패킷 송신회로(32)로 출력한다. 패킷 송신 회로(32)는 패킷들을 수신하고 이어서 이들 패킷을 소정의 송신 사이클(C)에 따라 송신 경로(34)로 출력한다.
제2도는 송신 경로(34) 상의 전형적인 패킷 구성을 도시한 타이밍 차트이다. 제2도에 도시한 바와 같이, 각각의 송신 사이클(C)의 시간 주기는 10t이며, 여기서 t은 소정의 시간 단위(예를 들면, 클럭 신호의 한 사이클)이다. 제2도에서, 각각의 사이클(C)은 사이클(Cj; j = 1,2,3,....)로 도시되었고, 각각의 사이클(Cj)은 시간 (10 X j)t부터 시작한다. 송신 경로(34)는 통상 터미널과 같은 또 다른 디바이스와 공유되며, 도2에 도시한 바와 같이 다른 디바이스로부터의 데이터 송신 때문에 사이클(C3)부터(C5)까지는 비지(busy) 상태인 것으로 가정한다.
패킷 발생기(31)는 16t의 시간 주기, 즉 시간 폭 16t마다 하나의 데이터 패킷(Pi; i= 1,2,3...)을 발생한다. 각각의 발생된 패킷(Pi)은 패킷 송신 회로(32)를 통해 송신경로(34)로 시간폭(13t)이내에 송신될 수 있다. 예를 들면. 제1데이터 패킷(P1)은 시간 16t부터 시간 29t까지 구간 동안에 패킷 송신 회로(32)로부터 송신 경로(34)로 출력되어야 한다. 따라서, 데이터 패킷(P1)은 이 시간 구간 내에 이용될 수 있는 사이클(C2)내에 출력된다. 따라서, 데이터 패킷(P1)의 출력은 시간 20t에서 시작한다.
마찬가지로, 제2데이터 패킷(P2)(도2에 점선을 표시되어 있음)은 시간 32t로부터 시간 45t까지의 시간 구간 동안 송신 경로(34)로 출력되어야 한다. 이때, 사이클(C4)은 시간 40t에서 시작하며, 그러므로 데이터 패킷(P2)은 사이클(C4) 내에 출력된다. 그러나, 송신 경로(34)는 사이클(C4)동안 다른 디바이스로부터의 데이터를 송신하기 위해 비지 상태가 된다. 따라서, 패킷(P2)은 전송될 수 없으며 따라서 포기된다. 이전 사이클(C3)내에 송신될 데이터 패킷이 없기 때문에, 공 패킷(V2)이 패킷 발생기(31)에서 발생되어 송신 경로(34)로 출력된다.
제3데이터 패킷(P3)은 시간 48t부터 시간 61t까지 시간 구간 동안 송신 경로(34)로 출력 되야 한다. 따라서, 데이터 패킷(P3)은 시간 50t 및 60t에서 시작하는 사이클(C5및 C6)내에 각각 출력될 수 있다. 그러나, 제2도에 도시한 바와 같이, 송신 경로(34)는 사이클(C5) 동안 비지 상태에 있기 때문에, 데이터 패킷(P3)은 이용 가능한 사이클(C6)내에 출력된다.
제4데이터 패킷(P4)은 시간 64t부터 77t까지의 시간 구간 동안 송신 경로(34)로 출력 되야 한다. 이 시간 동안, 이용 가능한 사이클(C7)은 시간 70t에서 시작하며, 그러므로 데이터 패킷(P4)은 사이클(C7) 내에 출력된다. 사이클(C8)에서는 송신될 데이터 패킷이 없기 때문에, 공 패킷(V3)이 발생되어 송신 경로(34)로 출력된다.
제5데이터 패킷(P5)은 시간 80t부터 93t까지의 시간 구간 동안 송신 경로(34)로 출력 되야 한다. 따라서, 데이퍼 패킷(P5)은 시간 80t 및 90t에서 시작하는 사이클(C8및 C9)내에 각각 출력될 수 있다. 사이클(C8)은 공 패킷(V3)에 의해 점유되기 때문에, 데이터 패킷(P3)은 사이클(C9)내에 출력된다.
종래의 패킷 디바이스(300)에서, 상기 기술한 바와 같이, 패킷 발생기(31)는 각각의 사이클(Cj)이 시작하는 시간 (10 X j)t에서 패킷 송신 회로(32)에 출력하기 위해서 데이터 패킷(Pj; i = 1,2,3...) 또는 송신될 데이터가 없는 경우에는 공 패킷(Vk; k=1,2,3...)을 발생한다. 따라서, 패킷 발생기(31)는 송신 사이클(Cj)에 따라 패킷을 발생시켜 송신해야 한다. 패킷 발생기는 클럭 신호 발생기(33)로부터 발생된 클럭 신호에 의해 정해진 클럭 시간에 기초하여, 패킷들을 발생하여 송신 경로(34)로 송신해야 한다. 이러한 이유로, 패킷 발생기(31)는 항상 클럭 시간을 모니터 하여, 각각의 송신 사이클(Cj) 동안 소정의 동작을 수행해야 한다. 즉, 패킷 발생기(31)는 ㎲ 수준의 타이밍 제어를 수행해야 한다. 이것은 패킷 발생기(31)에 대한 부하를 증가시키는 것이다. 예를 들면. 패킷 발생기(31)를 마이크로컴퓨터를 사용하여 구현할 때, 마이크로컴퓨터는 항상 클럭 시간을 모니터 해야 하므로, 이에 따라 동작 처리를 위한 다른 작업을 수행하는데 사용되는 시간이 감소된다.
[발명이 이루고자 하는기술적 과제]
직렬 데이터를 패킷들로 변환하여 결과로 나타난 데이터 패킷을 송신하는 본 발명에 따른 패킷 출력 디바이스는 각각의 데이터 패킷을 발생하며 상기 데이터 패킷에 대응하는 것으로서 상기 데이터 패킷의 출력시간을 정하는 시간 데이터를 발생하기 위한 데이터 패킷 발생기, 및 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 수신하여, 상기 대응하는 시간 데이터에 기초하여 상기 데이터 패킷을 송신하는 패킷 송신 회로를 포함한다.
본 발명의 또 다른 특징에 따라서, 직렬 데이터를 패킷으로 변환하고, 그 결과로 나타난 데이터 패킷을 송신하기 위한 패킷 출력 디바이스는 클럭 시간을 정하는 클럭 신호를 발생하기 위한 클럭 신호 발생기; 각각의 데이터 패킷을 발생하고, 상기 클럭 시간에 기초하여 상기 데이터 패킷의 출력시간을 정하기 위한 것으로서 상기 데이터 패킷에 대응하는 시간 데이터를 발생하는 데이터 패킷 발생기; 및 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 수신하여, 상기 클럭 시간에 따라 상기 대응하는 시간 데이터에 기초하여 상기 데이터 패킷을 송신하는 패킷 송신 회로를 포함한다.
본 발명의 한 실시예에서, 상기 데이터 패킷 발생기에 의해서 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작시간, 및 송신 종료 시간 후에는 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함한다. 상기 패킷 송신 회로는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 종료 시간과 비교하며, 상기 클럭 시간이 상기 송신 시작시간 전인 경우, 송신될 데이터의 부재를 표시하는 공 패킷이 출력되며, 상기 클럭 시간이 상기 송신 시작 시간과 상기 송신 종료 시간 사이에 있는 경우, 상기 데이터 패킷이 출력된다.
본 발명의 또 다른 실시예에서, 상기 데이터 패킷 발생기에 의해 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 시작 시간부터 시작하는 송신시간 폭 동안에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭을 포함한다. 상기 패킷 송신 회로는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 시간 폭과 비교하며, 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 표시하는 공 패킷이 출력되며, 상기 클럭 시간이 상기 송신 시작 시간과,상기 송신 시간폭을 상기 송신 시작 시간에 가산함으로써 얻어진 시간 사이에 있는 경우, 상기 데이터 패킷이 출력된다.
본 발명의 또 다른 실시예에서, 상기 패킷 송신 회로는 송신될 데이터의 부재를 표시하는 공 패킷을 발생하는 공 패킷 발생기; 상기 데이터 패킷 발생기에서 발생된 데이터 패킷 및 상기 공 패킷 발생기에서 발생된 공 패킷을 수신하여, 상기 대응하는 데이터 패킷의 시간 데이터 및 상기 클럭 데이터에 따라 상기 데이터 패킷 또는 상기 공 패킷 중 어느 하나를 선택하는 패킷 선택기; 및 상기 패킷 선택 수단에 의해 선택된 패킷을 송신하기 위한 송신 회로를 포함한다.
본 발명의 또 다른 실시예에서, 상기 데이터 패킷 발생기에 의해서 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 종료 시간 후에는 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함한다. 상기 패킷 선택 수단은 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 종료 시간과 비교하며, 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이타의 부재를 나타내는 공 패킷이 출력되며, 상기 클럭 시간이 상기 송신 시작 시간과 상기 송신 종료 시간 사이에 있는 경우, 상기 데이터 패킷이 상기 송신 회로로 출력된다.
본 발명의 또다른 실시예에서, 상기 데이터 패킷 발생기에 의해 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작시간, 및 송신 시작 시간부터 시작하는 송신 시간 폭 동안에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭을 포함한다. 상기 패킷 송신 회로는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 시간 폭과 비교하며, 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 표시하는 공 패킷이 출력되며, 상기 클럭 시간이 상기 송신 시작 시간과, 상기 송신 시간 폭을 상기 송신 시작 시간에 가산함으로써 얻어진 시간 사이에 있는 경우, 상기 데이터 패킷이 상기 송신 회로로 출력된다.
본 발명의 또 다른 실시예에서, 상기 패킷 송신 회로는 상기 데이터 패킷 발생기로부터 출력된 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 일시적으로 저장하기 위한 패킷 저장 회로; 송신될 데이터의 부재를 나타내는 공 패킷을 발생하기 위한 공 패킷 발생기; 상기 패킷 저장 회로 내에 저장된 데이터 패킷 및 상기 공 패킷 발생기에서 발생된 공 패킷을 수신하여, 상기 패킷 저장 회로 내에 저장된 상기 데이터 패킷의 시간 데이터 및 상기 클럭 데이터에 따라 상기 데이터 패킷 및 상기 공 패킷 중 어느 하나를 선택하는 패킷 선택기; 및 상기 패킷 선택기에 의해 선택된 패킷을 송신하기 위한 송신 회로를 포함한다.
본 발명의 또다른 실시예에서, 상기 데이터 패킷 발생기에 의해서 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 종료 시간 후에는 상기 대응 하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함하며, 상기 패킷 선택 수단은 상기 클럭 시간을, 상기 저장 수단 내에 저장된 상기 데이터 패킷의 상기 대응하는 시간 데이터의 송신 시작 시간 및 송신 종료 시간과 비교한다. 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 상기 공 패킷이 출력된다. 상기 클럭 시간이 상기 송신 시작 시간과 상기 송신 종료 시간 사이에 있는 경우, 상기 데이터 패킷은 상기 송신 회로로 출력되며, 또한 상기 데이터 패킷 및 상기 대응하는 시간 데이터는 상기 저장 회로로부터 삭제된다. 상기 클럭 시간이 상기 송신 종료 시간을 지난 경우, 상기 데이터 패킷 및 상기 대응하는 시간 데이터는 상기 저장수단으로부터 삭제되고 상기 공 패킷이 출력된다.
본 발명의 또 다른 실시예에서, 상기 데이터 패킷 발생기에 의해서 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 시작 시간부터 시작하는 송신 시간 중에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭을 포함하며, 상기 패킷 송신 회로는 상기 클럭 시간을, 상기 저장 수단 내에 저장된 상기 데이터 패킷의 시간 데이터의 송신 시작 시간 및 송신 시간 폭과 비교한다. 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 상기 공 패킷이 출력된다. 상기 클럭 시간이 상기 송신 시작 시간과, 상기 송신 시간 폭을 상기 송신 시작 시간에 가산하여 얻어진 시간 사이에 있는 경우, 상기 데이터 패킷은 상기 송신 회로로 출력되며, 또한 상기 데이터 패킷 및 상기 대응하는 시간 데이터는 상기 저장 수단으로부터 삭제된다. 상기 클럭 시간이, 상기 송신 시작 시간에 상기 송신 시간 폭을 가산함으로써 얻어진 시간을 지난 경우, 상기 데이터 패킷 및 상기 대응하는 시간 데이터는 상기 저장 수단으로부터 삭제되고 상기 공 패킷이 출력된다.
본 발명의 또 다른 특징에 따라서, 직렬 데이터를 패킷으로 변환하고, 그 결과로 나타난 데이터 패킷을 송신하기 위한 패킷 출력 방법에 있어서, 각각의 데이터 패킷 및 상기 데이터 패킷의 출력시간을 정하기 위한 것으로서 상기 데이터 패킷에 대응하는 시간 데이터를 발생하는 단계; 및 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 수신하여, 상기 대응하는 시간 데이터에 기초하여 상기 데이터 패킷을 송신하는 단계를 포함한다.
본 발명의 또 다른 특징에 따라서, 직렬 데이터를 패킷으로 변환하고, 그 결과로 나타난 데이터 패킷을 송신하기 위한 패킷 출력 방법에 있어서, 클럭 시간을 정하는 클럭 신호를 발생하는 단계; 데이터 패킷 및 상기 클럭 시간에 기초하여 상기 데이터 패킷의 출력시간을 정하기 위한 것으로서 상기 데이터 패킷에 대응하는 시간 데이터를 발생하는 단계; 및 상기 시간 데이터 및 클럭 시간에 기초하여 상기 데이터 패킷을 송신하는 단계를 포함한다.
본 발명의 한 실시예에서, 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 종료 시간 후에는 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함한다. 상기 패킷 송신 단계는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 종료 시간과 비교하는 단계; 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 나타내는 공패킷을 출력하는 단계; 및 상기 클럭 시간이 상기 송신 시작 시간을 지나고 상기 송신 종료 시간 전인 경우, 상기 데이터 패킷을 출력하는 단계를 포함한다.
본 발명의 또다른 실시예에서, 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 시작 시간부터 시작하는 송신시간 폭 동안에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭을 포함한다. 상기 패킷 송신 단계는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 시간 폭 비교하는 단계; 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 표시하는 공 패킷을 출력하는 단계; 및 상기 클럭 시간이 상기 송신 시작 시간을 지나고, 상기 송신 시간 폭 상기 송신 시작 시간에 가산함으로써 얻어진 시간전인 경우, 상기 데이터 패킷을 출력하는 단계를 포함한다.
본 발명의 또 다른 실시예에서, 상기 패킷 송신 단계는 송신될 데이터의 부재를 표시하는 공 패킷을 발생하는 단계; 상기 데이터 패킷 및 상기 클럭 시간에 따라, 상기 데이터 패킷 및 상기 공 패킷 중 어느 하나를 선택하는 단계; 및 상기 선택된 패킷을 송신하는 단계를 포함한다.
본 발명의 또 다른 실시예에서, 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 종료 시간 후에는 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함한다. 상기 선택 단계는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 종료 시간과 비교하는 단계; 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 나타내는 공 패킷을 출력하는 단계; 및 상기 클럭 시간이 상기 송신 시작 시간을 지나 상기 송신 종료 시간전인 경우, 상기 데이터 패킷을 출력하는 단계를 포함한다.
본 발명의 또 다른 실시예에서, 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 시작 시간부터 시작하는 송신 시간 폭 동안에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭 포함한다. 상기 송신 단계는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 시간 폭 비교하는 단계; 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 나타내는 공 패킷을 출력하는 단계; 및 상기 클럭 시간이 상기 송신 시작 시간과, 상기 송신 시간 폭 상기 송신 시작 시간에 가산함으로써 얻어진 시간 사이에 있는 경우, 상기 데이터 패킷을 출력하는 단계를 포함한다.
본 발명의 또 다른 실시예에서, 상기 패킷 송신 단계는 상기 데이터 패킷 발생 단계에서 발생된 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 일시적으로 유지하는 단계; 송신될 데이터의 부재를 나타내는 공 패킷을 발생하는 단계; 상기 저장된 데이터 패킷의 시간 데이터 및 상기 클럭 시간에 따라 상기 저장된 데이터 패킷 및 상기 공 패킷 중 어느 하나를 선택하는 단계; 및 상기 선택된 패킷을 송신하는 단계를 포함한다.
본 발명의 또 다른 실시예에서, 상기 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 종료 시간 후에는 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함한다. 상기 패킷 선택 단계는 상기 클럭 시간을, 상기 저장된 상기 데이터 패킷의 시간 데이터의 송신 시작 시간 및 송신 종료 시간과 비교하는 단계; 상기 클럭 시간이 상기 송신 시작 시간을 지나고 상기 송신 종료 시간전인 경우, 상기 데이터 패킷을 상기 송신 회로로 출력하며, 또한 상기 저장 회로로부터 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 삭제하는 단계; 및 상기 클럭 시간이 상기 송신 종료 시간을 지난 경우, 상기 유지 단계에서 유지되어 있는 데이터 패킷 및 상기 대응하는 시간 데이터를 삭제하는 단계를 포함한다.
본 발명이 또 다른 실시예에서, 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 시작 시간부터 시작하는 송신 시간 중에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭 포함한다. 상기 패킷 선택 단계는 상기 클럭 시간을, 상기 저장된 데이터 패킷의 시간 데이터의 송신 시작 시간 및 송신 시간 폭 비교하는 단계; 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 상기 공 패킷을 출력하는 단계; 상기 클럭 시간이 상기 송신 시작 시간과, 상기 송신 시간 폭 상기 송신 시작 시간에 가산하여 얻어진 시간 사이에 있는 경우, 상기 데이터 패킷을 출력하며, 또한 상기 유지 단계에서 유지된 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 삭제하는 단계; 및 상기 클럭 시간이, 상기 송신 시작 시간에 상기 송신 시간 폭 가산함으로써 얻어진 시간을 지난 경우, 상기 유지 단계에서 유지된 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 삭제하는 단계를 포함한다.
따라서, 여기 기술된 본 발명은 (1) 데이터 패킷 발생기가 송신 경로 및 클럭 시간이 조건을 모니터할 필요가 없게 함으로써 데이터 패킷 발생기의 구조를 간단하게 할 수 있는 패킷 출력 디바이스 및 패킷 출력 방법을 제공하며, (2) 데이터 패킷 발생기에서 발생되어 각각의 패킷에 부가되는 대응하는 시간 데이터에 따라 패킷을 송신하는 패킷 출력 디바이스 및 패킷 출력 방법을 제공하는 이점을 가능하게 한다.
본 발명의 이들 및 다른 이점은 첨부한 도면을 참조하여 다음의 상세히 된 설명을 읽어 이해할 때 이 분야에 숙련된 자들에게 명백하게 될 것이다.
[발명의 구성 및 작용 ]
[실시예 1]
본 발명의 예1에 따른 패킷 출력 디바이스(100)의 구조 및 동작에 대해 제3도 및 제4도를 참조하여 설명한다. 제3도는 예1의 패킷 출력 디바이스(100)의 기본 구조를 개략적으로 도시한 것이다. 제3도에 도시한 바와 같이, 패킷 출력 디바이스(100)는 데이터 패킷 발생기(11), 패킷 송신 회로(12) 및 클럭 신호 발생기(13)를 포함한다. 종래의 클럭 신호 발생기(33)와 동일한 방식으로, 클럭 신호 발생기(13)는 예를 들면 소정의 사이클의 클럭 신호를 출력한다. 패킷 출력 디바이스(100)의 시스템의 클럭 시간(ST)은 클럭 신호에 의해서 정해진다. 클럭 신호(클럭 시간(ST))는 데이터 패킷 발생기(11) 및 패킷송신 회로(12) 모두에 공급된다.
데이터 패킷 발생기(11)는 데이터 패킷(Pi; i=1,2,3...) 및 대응하는 데이터 패킷(Pi)이 출력되는 시간을 명시하기 위한 시간 데이터(TDi)를 발생한다. 시간 데이터(TDi)는 클럭 신호 발생기(13)에 의해 발생된 클럭 신호에 의해 정해진 클럭 시간(ST)에 기초하여 발생된다. 더욱이. 데이터 패킷 발생기(11)는 발생된 데이터 패킷(Pi) 및 시간 데이터(TDi)를 패킷 송신 회로(12)에 출력한다.
패킷 송신 회로(12)는 시간 데이터(TDi)를 클럭 시간(ST)과 비교한다. 클럭시간(ST)가 시간 데이터(TDi)에 의해 명시된 시간 이내에 있을 때, 시간 데이터(TDi)에 대응하는 데이터 패킷(Pi)은 사이클(Cj)에 따라 송신 경로(14)로 출력된다. 클럭 시간(ST)이 시간 데이터(TDi)에 의해 명시된 시간 이내에 없을 때, 공 패킷(Vi)이 발생되어 송신 경로(14)로 출력된다.
시간 데이터(TDi)는 예를 들면. 송신 시간 전에는 대응하는 패킷의 송신이 개시되지 못하게 하는 송신 시작 시간(ts)과 송신 종료 시간 후에는 패킷의 송신이 수행되지 못하게 하는 송신 종료 시간(tE)을 포함한다. 패킷 송신 회로(12)는 각각의 송신 사이클(Cj) 동안에 시간 데이터(TDi)의 송신 시작 시간(ts)가 클럭 시간(ST)을 비교한다. 클럭 시간(ST)이 송신 시작 시간(ts)보다 늦은 경우, 시간 데이터(TDi)에 대응하는 데이터 패킷(Pi)은 송신 경로(14)로 출력된다. 데이터 패킷(Pi)이 송신되지 않고, 클럭 시간(ST)이 송신 종료 시간(tE)만큼 지나간 경우, 이를테면 송신 경로가 비지 상태인 경우, 데이터 패킷(Pi)의 송신이 취소된다. 송신 사이클(Cj)내에 송신될 데이터 패킷(Pi)이 없을 때, 공 패킷(Vk)이 발생되어 송신 경로(14)로 출력된다.
제4도는 패킷 출력 디바이스(100)로부터 송신 경로(14)로 출력되는 패킷의 전형적인 구성을 도시한 것이다. 도5는 패킷(Pi; i = 1,2,3...)이 송신경로(14)로 출력되는 사이클 (Cj; j=1,2,3...)의 예를 도시한 것으로 각각의 사이클(Cj)에 대한 시작 시간을 포함하고 있다. 이 경우, 한 사이클의 시간 구간은 종래의 패킷 출력 디바이스(300)의 경우와 같이 10t이다.
데이터 패킷 발생기(11)는 데이터 패킷(Pi) 및 대응하는 시간 데이터(TDi)를 발생하여 이들을 패킷 송신 회로(12)로 출력한다. 제4도에 도시한 바와 같이, 데이터 패킷(Pi)이 발생되는 시간은 고정된 사이클로 한정되지 않는다. 대신에 데이터 패킷(Pi)은 랜덤한 시간 간격으로 발생될 수 있다. 제6도는 시간 데이터(송신 시작 시간(ts) 및 송신 종료 시간(tE) 및 대응하는 데이터 패킷이 송신될 수 있는 사이클(Cj)의 예를 도시한 것이다.
다음에, 패킷 출력 회로(100)의 동작에 대해 이하 보다 상세하게 설명한다. 데이터 패킷 발생기(11)는 데이터 패킷(Pi)(데이터 패킷 발생 사이클의 길이는 임의의 길이 일 수 있다)을 발생하여, 이 발생된 데이터 패킷(Pi)에 더하여 대응하는 시간 데이터(TDi)를 출력한다. 이 예에서, 송신 시작 시간(tE) 및 송신 종료 시간(tE)은 각각의 데이터 패킷(Pi)에 대해 명시된다.
제3도 및 제4도에 도시한 바와 같이, 데이터 패킷 발생기(11)는 제1데이터 패킷(P1) 및 시간 데이터(TD1)를 발생하여 이들을 패킷 송신 회로(12)로 출력한다. 패킷 송신회로(12)는 데이터 패킷 발생기(11)로부터 공급된 시간 데이터(TD1)를 클럭 시간(ST)과 비교한다. 이어서, 패킷 송신 회로(12)는 송신 사이클들(Cj) 중에서, 시간 ts(=16t)후에 시작하고 tE(=29t) 전에 종료하는 제1사이클인 사이클(C2) 내에 데이터 패킷(P1)을 출력한다. 다음에. 패킷 송신 회로(12)는 대응하는 시간 데이터(TD2)에 따라, 송신 사이클들(Cj) 중에서, ts(=32t)후에 시작하고 tE(=45t) 전에 종료하는 제1사이클인 사이클(C4)내에 데이터 패킷(P2)을 출력하려 한다. 그러나, 제4도에 도시한 바와 같이, 송신 경로(14)는 사이클(C4)에서 비지 상태이기 때문에, 데이터 패킷(P2)은 포기되어, 송신 경로(14)로 출력되지 못한다.
마찬가지로, 패킷 송신 회로(12)는 48t후에 시작하고 61t 전에 종료하는 사이클(C5)동안에 데이터 패킷(P3)을 출력하게 한다. 그러나, 송신 경로 (14)는 사이클(C4)뿐만 아니라 사이클(C5)에서 비지 상태이기 때문에, 데이터 패킷(P3)은 시간 데이터(TD3)에 의해 명시된 시간 구간이 종료하기 전에 시작하는 다음 사용 가능한 사이클(C6) 내에 출력된다. 마찬가지로, 패킷 송신 회로(12)는 시간 64T후에 먼저 시작하고 시간 77t 전에 종료하는 사이클, 즉 사이클(C7)내에 데이터 패킷(P4)을 출력하며, 시간 80t 후에 먼저 시작하고 시간 93t전에 종료하는 사이클, 즉 사이클(C8)내에 데이터 패킷(P5)을 출력한다. 어떠한 데이터 패킷(Pi)도 패킷 송신 회로(12)로 공급되지 않으며, 송신 경로(14)를 사용할 수 있는 사이클(C1,C3및 C9)에서, 공 패킷(V1,V2,및 V3)이 패킷 송신 회로(12)에 의해서 발생되어 송신 경로(14)(제4도에 도시된)로 출력된다.
상기 기술된 바와 같이, 데이터 패킷 발생기(11)는 데이터 패킷(Pi)에 더하여 시간 데이터(TDi)를 출력하므로, 상기 발생된 패킷(Pi)을 송신 경로(14)로 출력하기 위한 송신 사이클(Cj)에 관계없이 데이터 패킷(Pi)을 패킷 송신 회로(12)로 출력할 수 있다. 따라서, 데이터 패킷 발생기(11)에 대한 부하가 감소될 수 있다.
상기 기술된 패킷 출력 디바이스(100)에서, 데이터 패킷 발생기(11)는 패킷 송신 회로(12)로 출력하는 시간 데이터(TDi)로서 제6도에 도시한 송신 시작 시간(ts) 및 송신종료 시간(tE)을 발생한다. 시간 데이터(TDi)는 이 예로 한정되지 않는다. 대안으로, 예를 들면, 제7도에 도시한 바와 같이, 시간 데이터(TDi)는 송신 시작 시간(ts), 및 송신이 허여 되는 시간 구간을 나타내는 송신 시간 폭 tw(=13t)을 포함할 수 있다. 이 경우, 동일한 효과가 얻어질수 있다. 예를 들면. 패킷 송신 회로(12)는 패킷(Pi)의 시간 데이터(TDi)로서 송신 시작 시간(ts) 및 송신 시간 폭(tw)을 수신한다. 패킷 송신 회로(12)는 16t의 송신 시작 시간(ts) 후 및 송신 시작 시간보다 13t 나중의 시간 폭(Tw)인 29t의 시간 전에, 데이터 패킷(Pi)을 송신 경로(14)로 출력한다. 다른 패킷(Pi)은 유사한 방법으로 출력된다.
따라서, 데이터 패킷 발생기(11)는 데이터 패킷(Pi)에 더하여 시간 데이터(Tii)를 패킷 송신 회로(12)로 출력하므로, 데이터 패킷 발생기(11)가 항상 클럭 시간을 모니터할 필요가 없다. 결국, 데이터 패킷 발생기(11)는 단순화 될 수 있고 이에 대한 부하가 감소될 수 있다.
이 예에서, 데이터 패킷 발생기(11)는 시간 데이터(TDi) 중 하나인 송신 시작 시간(ts)을 발생한다. 그러나, 데이터 패킷(Pi)이 출력될 수 있는 사이클(Cj)은 송신 시작 시간(ts)을 데이터 패킷 발생기(11)로부터 데이터 패킷 (Pi)이 출력되는 시간으로서 설정하고(즉, 데이터 패킷을 출력하기 위한 허여된 시간 구간은 데이터 패킷이 발생되는 시간 후의 소정의 시간 간격으로 설정된다), 송신 종료 시간(tE) 또는 송신 시간 폭(tw)를 확인함으로써 결정될 수 있다.
[실시예 2]
본 발명의 예2에 따른 패킷 출력 디바이스(110)에 대해 제8도를 참조하여 설명한다. 제8도는 예2의 패킷 출력 디바이스(11)의 기본 구조를 도시한 것이다. 제8도에 도시한 바와 같이, 패킷 출력 디바이스(110)는 데이터 패킷 발생기(11a), 패킷 송신 회로(12a) 및 클럭 신호 발생기(13)를 포함한다. 패킷 송신 회로(12a)는 공 패킷 발생기(113), 선택기(114), 송신 회로(115) 및 비교기 (116)를 포함한다. 클럭 신호 발생기(13)는 예1에 따른 패킷 출력 디바이스 (100)의 경우와 같이, 종래의 클럭 신호 발생기(33)와 동일하다. 클럭 신호 발생기(13)는 예를 들면, 패킷 출력 디바이스(110)의 시스템에 대한 클럭 시간(ST)를 정하기 위한 클럭 신호를 출력한다. 클럭 시간(ST)은 데이터 패킷 발생기(11a)및 패킷 송신 회로(12a)의 비교기(116)에 공급된다.
제8도에 도시한 바와 같이, 데이터 패킷 발생기(11a)는 데이터 패킷(Pi)이 출력될 시간을 확인하기 위해 데이터 패킷(Pi; i=1,2,3...) 및 대응하는 시간 데이터(TDi) 송신 시작 시간(ts) 및 송신 종료 시간(tE)을 발생한다. 예1과 같이, 데이터 패킷(Pi)이 출력되는 시간은 클럭 시간(ST)에 의존한다. 데이터 패킷(Pi)은 선택기(114)에 공급되며, 송신 시작 시간(ts) 및 송신 종료 시간 (tE) 데이터는 비교기(116)에 공급된다.
패킷 송신 회로(12a)에서, 공 패킷 발생기(113)는 선택기(114)에 출력될 데이터의 부재를 각각 표시하는 공 패킷들(Vk)을 발생한다. 선택기(114)는 데이터 패킷(Pi) 및 공 패킷(Vk) 중 어느 하나를, 비교기(116)로부터 공급된 제어 신호(CS)(이하 상세히 설명함)에 기초하여 송신 회로(115)로 출력한다. 송신 회로(115)는 데이터 패킷(Pi) 또는 선택기(114)로부터 입력된 공 패킷(Vk)을 송신 경로(14)로 출력한다. 이 예에서, 송신 경로(14) 상의 패킷 구성을 나타낸 타이밍 차트는 제4도의 경우와 동일하다.
송신 회로(115)는 신호(BS)에 의해서 각각의 송신 사이클(Cj) 동안 송신 경로(14)로 패킷이 출력될 수 있는지 여부(즉, 송신 경로(14)가 비지 상태인지 여부)에관해 비교기(116)에 알린다. 신호(BS)는 예를 들면. 송신 경로(14)를 사용할 수 있을 때만 출력되는 신호일 수 있다.
비교기(116)는 데이터 패킷 발생기(11a)로부터 입력된 시간 데이터 (TDi)(송신 시작 시간(ts) 및 송신 종료 시간(tE)) 및 클럭 신호 발생기(13)로부터 입력된 클럭 신호에 의해 정해진 클럭 시간(ST)에 기초하여 제어 신호(CS)를 발생한다. 비교기(116)는 각각의 사이클(Cj) 동안에 송신 시간(ts) 및 송신 종료 시간(tE)을 클럭 시간(ST)과 비교한다. 제어 신호(CS)는 선택기(114)로 공급된다.
클럭 신호(ST)가 송신 시작 시간(ts)보다 늦고 송신 종료 시간(tE)보다 빠른 경우, 비교기(116)는 데이터 패킷(Pi)이 선택되야 할 것으로 결정한다.
비교 결과가 상기 이외의 경우, 비교기(116)는 공 패킷(V)이 선택되야 할 것으로 결정한다. 송신 회로(115)로부터 공급된 신호(BS)가 송신 경로(14)을 사용할 수 있음을 (또는 비지 상태가 아님을) 표시할 때, 비교기(116)는 제어 신호(CS)를 선택기(114)에 출력함으로써 데이터 패킷(Pi) 또는 공 패킷(Vk)이 상기 결정에 따라 선택되어, 선택된 패킷이 출력되도록 한다. 송신 회로 (115)로부터 공급된 신호(BS)가 송신 경로(14)가 비지 상태임을 표시할 때, 비교기(116)는 선택기(114)로부터 패킷 중 어느 하나가 출력되지 않도록 선택기(114)로 제어 신호(CS)를 출력한다.
보다 간단하게, 예를 들면 신호(BS)는 송신 경로(14)를 사용할 수 있을 때만 송신 회로(115)에서 비교기(116)로 공급될 수 있으며, 비교기(116)는 출력될 데이터 패킷(Pi) 또는 공 패킷(Vk)중 어느 하나를 명시하기 위해서 신호(BS)를 수신할 때만 제어 신호(CS)를 출력한다. 이 경우, 데이터 패킷(Pi)또는 공 패킷(Vk)은 선택기(114)가 제어 신호(CS)를 수신할 때만 송신 회로(115)로 출력된다.
상기 설명한 바와 같이, 데이터 패킷 발생기(11a)는 데이터 패킷(Pi)에 더하여 시간 데이터(TDi)(송신 시작시간(ts) 및 송신 종료 시간(tE))를 패킷 송신 회로(12a)로 출력하므로, 데이터 패킷 발생기(11a)는 항상 클럭 시간을 모니터할 필요가 없다. 결국, 데이터 패킷 발생기(11a)는 단순화될 수 있고 이의 부하가 감소될 수 있다.
이 예에서, 데이터 패킷 발생기(11a)는 시간 데이터(TDi)중 하나인 송신 시작 시간(ts)을 발생한다. 그러나, 데이터 패킷(Pi)이 출력될 수 있는 사이클(Cj)은 데이터 패킷(Pi)이 데이터 패킷 발생기(11a)로부터 출력되는 시간으로서 송신 시작 시간(ts)을 설정하고(즉, 데이터 패킷을 출력하기 위해 허여된 시간 구간은 데이터 패킷이 발생되는 시간 후의 소정의 시간 간격으로서 설정된다), 송신 종료 시간(ts) 또는 송신 시간 폭(tw)을 확인함으로써 결정될 수 있다.
[실시예 3]
본 발명의 예3에 따른 패킷 출력 디바이스(120)에 대해 제9도를 참조하여 설명한다. 제9도는 예3의 패킷 출력 디바이스(120)의 기본 구조를 도시한 블록도이다. 동일 구성 요소는 예2와 동일 참조 부호를 갖는다. 도9에 도시한 바와 같이, 패킷 출력 디바이스(120)는 데이터 패킷 발생기(11b), 패킷 송신 회로(12b) 및 클럭 신호 발생기(13)를 포함한다. 패킷 송신 회로(12b)는 공 패킷 발생기(113), 관심기(114), 송신 회로(115), 비교기(116) 및 가산기(119)를 포함한다. 클럭 신호 발생기(13)는 예1 및 예2에 따른 패킷 출력 디바이스의 경우와 같이, 종래의 클럭 신호 발생기(13)와 동일하다. 클럭 신호 발생기(13)는 예를 들면. 패킷 출력 디바이스(120)의 시스템용 클럭 시간(ST)을 정하기 위한 클럭 신호를 출력한다. 클럭 시간(ST)은 데이터 패킷 발생기(11b) 및 패킷 송신 회로(12b)의 비교기(116)에 공급된다.
제9도에 도시한 바와 같이, 데이터 패킷 발생기(11b)는 데이터 패킷(Pi; i=1,2,3...)및 데이터 패킷(Pi)이 클럭 시간(ST)에 기초하여 출력될 시간을 명시하기 위한 대응하는 시간 데이터(TDi)(송신 시작 시간(ts) 및 송신 시간 폭(tw))를 발생한다. 데이터 패킷(Pi)은 패킷 송신 회로(12b)의 선택기(114)에 공급되며, 및 송신 시작 시간(ts)은 비교기(116) 및 가산기(119)에 공급된다. 송신 시간 폭(tw)은 또한 가산기(119)에 공급된다.
패킷 송신 회로(12b)에서, 공 패킷 발생기(113)는 선택기(114)에 출력될 데이터의 부재를 각각 표시하는 공 패킷(Vk)를 발생한다. 가산기(119)는 송신 시작 시간(ts) 및 데이터 패킷 발생기(11b)로부터 공급된 송신 시간 폭(tw)을 가산함으로써 송신 종료 시간(tE)을 발생한다. 가산기(119)는 발생된 송신 종료 시간(tE)을 비교기(116)에 출력한다.
선택기(114)는 비교기(116)로부터 공급된 제어 신호(CS; 이후 상세히 설명함에 기초하여, 데이터 패킷(Pi)나 공 패킷(Vk)중 어느 하나를 송신 회로(115)로 선택적으로 출력한다. 송신 회로(115)는 선택기(114)로부터 입력된 데이터 패킷(Pi) 또는 공 패킷(Vk)을 송신 경로(14)로 출력한다. 이 예에서, 송신 경로(14)상의 패킷 구성을 나타낸 타이밍 차트는 제4도의 경우와 동일하다.
송신 회로(115)는 각각 송신 사이클(Cj) 동안 (신호(BS)에 의해서) 송신 경로(14)에 패킷이 출력될 수 있는지 여부(즉, 송신 경로(14)가 비지 상태인지 여부)를 비교기(16)에 알린다. 신호(BS)는 예를 들면. 송신 경로(14)가 비지 상태가 아닐 때만 출력되는 신호일 수 있다.
비교기(116)는 송신 회로(115)로부터 공급된 신호(BS), 데이터 패킷 발생기(11b)로부터 입력된 송신 시작 시간(ts), 가산기(119)로부터 입력된 송신 종료 시간(tE) 및 클럭 신호 발생기(13)로부터 입력된 클럭 시간(ST)에 기초하여 제 어신호(CS)를 발생한다.
비교기(116)는 각 사이클(Cj) 동안 송신 시작 시간(ts) 및 송신 종료 시간(tE)을 클럭 시간(ST)을 비교한다. 클럭 시간(ST)이 송신 시작 시간(ts)을 지나고, 클럭 시간(ST)이 송신 종료 시간(tE)을 지나지 않은 경우, 비교기(116)는 데이터 패킷(Pi)이 선택되야 할 것으로 결정한다. 비교기의 결과가 상기 이외인 경우, 비교기(116)는 공 패킷(Vk)이 선택 되야 할 것으로 결정한다. 송신 회로(115)로부터 공급된 신호(BS)가 송신 경로(14)가 비지 상태에서 아님을 표시할 경우, 비교기(116)는 제어 신호(14)를 선택기(114)에 출력함으로써, 결정된 패킷, 데이터 패킷(Pi) 또는 공 패킷(Vk)이 선택되어 출력된다. 송신 회로(115)로부터 공급된 신호(BS)가 송신 경로(14)가 비지 상태임을 표시할 경우, 비교기(116)는 패킷 어느 것도 출력되지 않도록 제어 신호(CS)를 선택기(114)에 출력한다.
보다 간단하게, 예를 들면. 송신 경로(14)가 비지 상태가 아닐 때만, 신호(BS)가 송신 회로(115)로부터 비교기(116)로 출력되며, 비교기(116)가 신호(BS)를 수신할 때만, 비교기(116)는 데이터 패킷(Pi)이나 공 패킷(Vk)중 어느 하나를 명시하기 위해 제어 신호(CS)를 출력할 수 있다. 이 경우, 선택기(114)가 제어신호(SC)를 수신할 때만, 데이터 패킷(Pi) 또는 공 패킷(Vk)이 제어 신호(CS)에 따라 송신 회로(115)로 출력된다.
상기 기술된 바와 같이, 데이터 패킷 발생기(11b)는 데이터 패킷(Pi)에 더하여 시간 데이터((TDi)(송신 시작 시간(ts) 및 송신 시간 폭(tw))가 패킷 송신 회로(12b)로 출력되므로, 데이터 패킷 발생기(11b)가 항상 클럭 시간을 모니터할 필요가 없다. 결국, 데이터 패킷 발생기(11b)의 구조는 단순화될 수 있고, 따라서 이의 부하가 감소된다.
이 예에서, 데이터 패킷 발생기(11b)는 시간 데이터(TDi)중 하나인 송신 시작 시간(ts)을 발생한다. 그러나, 데이터 패킷 발생기(11b)는 송신 시작 시간(ts)으로서 데이터 패킷(Pi)을 출력하는 시간을 설정하고(즉, 데이터 패킷이 발생되는 시간 후의 소정의 시간 간격을, 데이터 패킷이 출력될 수 있는 동안의 시간 구간으로서 설정), 송신 시간 폭(tw)을 명시함으로써, 데이터 패킷(Pi)이 출력될 수 있는 사이클(Ci)이 결정될 수 있다. 더욱이, 송신 시간 폭(tw)이 고정값인 경우, 일단 송신 시간 폭(tw)의 값이 가산기(119)에서 설정되면, 각각의 사이클 동안, 송신 종료 시간(tE)을 계산할 필요가 없다.
[실시예 4]
본 발명의 예4에 따른 패킷 출력 디바이스(130)에 대해 제10도를 참조하여 설명한다. 제10는 예4의 패킷 출력 디바이스(130)의 기본 구조를 도시한 블록도이다. 동일 구성 요소는 예2와 동일 참조 부호를 갖는다. 제10도에 도시한 바와 같이, 패킷 출력 디바이스(130)는 데이터 패킷 발생기(11c), 패킷 송신 회로(12c) 및 클럭 신호 발생기(13)를 포함한다. 패킷 송신 회로(12c)는 공 패킷 발생기(113), 선택기(114), 송신 회로(115), 저장 회로(121) 및 비교기 (122)를 포함한다. 클럭 신호 발생(13)는 예1 및 2에 따른 패킷 출력 디바이스의 경우와 같이, 종래의 클럭 신호 발생기(33)와 동일하다. 클럭 신호 발생기(13)는 예를 들면, 패킷 출력 디바이스(120)의 시스템용 클럭 시간(ST)을 정하기 위한 클럭 신호를 출력한다. 클럭 시간(ST)은 데이터 패킷 발생기(11c) 및 패킷 송신 회로(12c)의 비교기(122)에 공급된다.
제10도에 도시한 바와 같이, 데이터 패킷 발생기(11c)는 데이터 패킷(Pi; i= 1,2,3...) 및 데이터 패킷(Pi)이 클럭 시간(ST)에 기초하여 출력될 시간을 명시하기 위한 시간 데이터(TDi)(송신 시작 시간(ts) 및 송신 종료 시간(tE))를 발생한다. 데이터 패킷(Pi), 송신 시작 시간(ts) 및 송신 종료 시간(tE)은 패킷 송신 회로(12c)의 저장 회로(121)에 공급된다. 저장 회로(121)는 이에 데이터 패킷(Pi), 송신 시작 시간(ts) 및 송신 종료 시간(tE)을 저장한다.
비교기(122)는 저장 회로(121) 내에 저장된 가장 오래된 데이터 패킷(Pi)의 송신 시작 시간(ts) 및 송신 종료 시간(tE)을 불러들여, 상기 송신 시작 시간(ts) 및 송신 종료 시간(tE)을 클럭 신호 발생기(13)로부터 입력된 클럭 신호(ST)와 비교함으로써, 데이터 패킷(Pi) 또는 공 패킷(Vk; k=1,2,3...) 어느 것을 출력할 것인가를 결정한다. 이 결정에 기초하여, 비교기(122)는 선택기(114)를 제어하도록 제어 신호(CS1)를 출력함으로써, 선택기(114)는 결정된 패킷, 데이터 패킷(Pi) 또는 공 패킷(Vk)을 송신 회로(115)로 출력한다.
더구나, 데이터 패킷(Pi)이 출력 되야 함을 비교기(122)가 결정할 때, 비교기(122)는 동시에 제어신호(CS2)를 저장 회로(121)에 출력함으로써, 저장 회로(121)는 대응하는 데이터 패킷(Pi)을 선택기(114)로 출력한다. 더욱이 공패킷 발생기(113)는 선택기(114)로 출력할 데이터가 없음을 표시하는 공 패킷 (Vk)을 발생한다.
선택기(114)는 비교기(122)로부터 공급된 제어 신호(CS1)에 기초하여, 비교기(122)의 결정에 따라, 데이터 패킷(Pi)이나 공 패킷(Vk)중 어느 하나를 송신 회로(115)로 출력한다. 송신 회로(115)는 선택기(114)로부터 입력된 데이터 패킷(Pi) 또는 공 패킷(Vk)을 송신 경로(14)로 출력한다. 더구나, 송신 회로(115)는 각각의 사이클(Cj) 동안 (신호(BS)에 의해서) 송신 경로(14)에 패킷이 출력될 수 있는지 여부(즉, 송신 경로(14)가 비지 상태인지 여부)를 비교기(122)에 알린다. 신호(BS)는 예를 들면, 송신 경로(14)가 비지 상태가 아닐 때만 출력되는 신호 일 수 있다.
다음에, 비교기(122)의 동작에 대해서 보다 상세히 설명한다.
비교기(122)는 송신 회로(115)로부터 공급된 신호(BS), 송신 시작 시간(tS), 저장 회로(121)로부터 입력된 송신 종료 시간(tE), 및 클럭 신호 발생기 (13)로부터 입력된 클럭 시간(ST)에 기초하여 제어 신호(CS1)를 발생한다. 비교기(122)는 신호(CS1)를 선택기(114)에 제공한다.
송신 회로(115)로부터 신호(BS)에 의해서 비지 상태가 아닌 것으로 송신 경로(14)에 통보된 때, 비교기(122)는 저장 회로(121)에 저장된 가장 오래된 데이터 패킷(Pi)의 송신 시작 시간(ts) 및 송신 종료 시간(tE)을 클럭 시간(ST)과 비교한다. 클럭 시간(ST)이 송신 시작 시간(ts)을 지나고, 클럭 시간(ST)이 송신 종료 시간(tE)을 지나지 않은 경우, 비교기(122)는 데이터 패킷(Pi)이 선택되야 할 것으로 결정한다. 그러면, 비교기(122)는 데이터 패킷(Pi)이 선택되도록 선택기(114)에 제어 신호(CS1)를 출력한다.
동시에, 비교기(122)는 제어 신호(CS2)를 저장 회로(121)에 출력함으로써, 저장 회로(121)는 데이터 패킷(Pi)을 선택기(114)로 출력하며, 이전의 출력 데이터 패킷(Pi) 및 이의 송신 시작 시간(ts) 및 송신 종료 시간(tE)을 포기한다. 따라서, 데이터 패킷(Pi)이 출력된 후, 저장 회로(121) 내의 가장 오래된 데이터 패킷은 데이터 패킷(Pi-1)이다.
클럭 시간(ST)이 데이터 패킷(Pi)의 송신 종료 시간(tE)을 지난 경우, 비교기(122)는 제어 신호(CS1)를 선택기(114)로 출력하여, 공 패킷(Vk)이 선택된다. 더욱이. 비교기(122)는 제어 신호(CS2)를 저장 회로(121)에 출력함으로써, 저장 회로(121)는 데이타 패킷(Pi) 및 데이터 패킷(Pi)의 시간 데이터(송신 시작 시간(ts) 및 송신 종료 시간(tE)을 출력한다. 클럭 시간(ST)이 데이터 패킷(Pi)의 송신 시작 시간(ts) 이전인 경우, (즉, STts), 비교기(122)는 단지 출력 신호(CS1)를 선택기(114)에 출력함으로써 공 패킷(Vk)이 선택된다.
상기 기술한 바와 같이, 송신 경로(14)가 비지 상태가 아닐 때, 선택기 (114)는 패킷(Pi) 또는 공 패킷(Vk)을, 비교기 (122)로부터 공급된 제어 신호(CS1)에 따라 송신 회로(115)에 송신 회로(115)에 출력한다.
한편, 송신 경로(14)가 비지 상태일 때(즉, 신호(BS)가 송신 회로(115)로부터 출력되지 않을 때), 비교기(122)는 데이터 패킷(Pi)나 공 패킷(Vk)이 선택기(114)로부터 출력되지 않도록 선택기(114)에 신호를 보낸다. 그러므로, 이 예에서도 마찬가지로, 송신 경로(14) 상의 패킷 구성을 나타내는 타이임 차트는 제4도의 경우와 동일하다.
상기 기술한 바와 같이, 데이터 패킷 발생기(11c)는 데이터 패킷(Pi)에 더하여 시간 데이터(TDi)를 패킷 송신 회로(12c)의 저장 회로(121)로 출력하므로, 따라서 데이터 패킷 발생기(11c)는 송신 경로(14)의 상태에 관계없이 데이터 패킷(Pi)을 발생할 수 있다. 따라서, 데이터 패킷 발생기(11c)의 구조는 단순화될 수 있고, 이에 대한 부하가 감소될 수 있다. 더욱이, 예를 들면. 패킷 발생기(11c)가 컴퓨터 등을 포함하는 경우, 컴퓨터는 송신 경로(14)의 상태 또는 클럭 시간(ST)을 모니터할 필요가 없어, 이에 따라 컴퓨터가 다른 동작을 수행하는 것을 가능하게 한다.
이 예에서, 송신 시작 시간(ts) 및 송신 종료 시간(tE)이 시간 데이터(TDi)로서 발생되더라도, 송신 시작 시간(ts) 또는 송신 종료 시간(tE)중 어느 하나가 사용될때라도, 데이터 패킷 발생기(11c)가 클럭 시간(ST)을 모니터할 필요가 없어, 이에 따라 이 예와 같이 동일한 효과를 얻게 된다.
이 예에서, 클럭 시간(ST)이 송신 종료 시간(tE)을 지난 경우, 비교기(122)는 공 패킷(Vk)이 선택되도록 선택기(114)에 제어 신호(CS1)을 출력한다.
대안으로, 클럭 시간(ST)이 송신 종료 시간(tk)을 지난 경우, 데이터 패킷(Pi)에 관한 다음의 처리가 수행될 수 있다.
저장 회로(121) 내의 가장 오래된 데이터 패킷(Pi)에 관하여, 송신 종료 시간(tE)을 지난 때, 비교기(122)는 제2가장 오래된 데이터 패킷(Pi-1)의 송신 시작 시간(ts) 및 송신 종료 시간(tE)을 클럭 시간(ST)과 비교한다. 클럭 시간(ST)이 데이터 패킷(Pi+1)의 송신 시작 시간(ts)을 지나고, 클럭 시간(ST)이 데이터 패킷(Pi+1)의 송신 종료 시간(tE)을 지나지 않은 경우, 비교기(122)는 데이터 패킷(Pi+1)이 선택 되야 할 것으로 판정한다. 이어서, 비교기(121)는 제어 신호(CS2)를 저장 회로(121)에 출력함으로써, 저장 회로(121)는 데이터 패킷(Pi+1)을 선택기(144)로 출력하며, 비교기(122)는 동시에 제어 신호(CS1)를 선택기(114)에 출력함으로써, 선택기(114)는 데이터 패킷(Pi-1)을 선택한다. 따라서, 데이터 패킷(Pi)의 송신 효율을 향상시킬 수 있다.
더욱이, 이 예에서, 저장 회로에 저장된 가장 오래된 데이터 패킷(Pi)의 시간 데이터(TDi)를 클럭 시간(ST)과 비교함으로써, 비교기(122)는 출력된 패킷(Pi또는 Vk)을 결정한다. 이것은 저장 회로(121)에 입력된 데이터 패킷(Pi)의 입력 순서(시간)에 따라 가장 먼저 입력된 데이터 패킷(Pi)이 액세스되며, 이의 대응하는 시간 데이터(TDi)가 사용됨을 의미한다. 대안으로, 저장 회로(121)내에 저장된 송신 시작 시간(ts)을 액세스하고, 가장 이른 송신 시작 시간(ts)을 갖는 패킷 데이터(Pi)의 시간 데이터(TDi)을 클럭 시간(ST)과 비교함으로써, 출력된 패킷(Pi또는 Vk)이 결정될 수 있는 것이 가능하다.
이 예에서, 데이터 패킷 발생기(11c)는 시간 데이터(TDi)중 하나인 송신 시작 시간(ts)을 발생한다. 그러나, 데이터 패킷 발생기(11c)가 송신 시작 시간(ts)으로서 데이터 패킷(Pi)을 출력하는 시간을 설정하고(즉, 데이터 패킷이 발생되는 시간 후의 소정의 시간 간격을 데이터 패킷이 출력될 수 있는 동안의 시간 구간으로서 설정) 송신 종료 시간(tE)을 명시함으로써, 데이터 패킷(Pi)이 출력될 수 있는 사이클(Cj)이 결정될 수 있다.
[실시예 5]
본 발명의 예5에 따른 패킷 출력 디바이스(140)에 대해 제11도를 참조하여 설명한다. 제11도는 예5의 패킷 출력 디바이스(140)의 기본 구조를 도시한 블록도이다. 예2 및 예3과 동일한 구성 요소는 동일 참조 부호를 갖는다. 제11도에 도시한 바와 같이, 패킷 출력 디바이스(140)는 데이터 패킷 발생기(11d), 패킷 송신 회로(12d) 및 클럭 신호 발생기(13)을 포함한다. 패킷 송신 회로(12d)는 공 패킷 발생기(113), 선택기(114), 송신회로(115), 가산기(119), 비교기(122) 및 저장회로(124)를 포함한다. 클럭 신호 발생기(13)는 예1 내지 예4에 따른 패킷 출력 디바이스의 경우와 같이, 종래의 클럭 신호 발생기(33)와 동일하다. 클럭 신호 발생기(13)는 예를 들면. 패킷 출력 디바이스(140)의 시스템용 클럭 시간(ST)을 정하기 위한 클럭 신호를 출력한다. 클럭 시간(ST)은 데이터 패킷 발생기(11d)및 패킷 송신 회로(12d)의 비교기 (122)에 공급된다.
제11도에 도시한 바와 같이, 데이터 패킷 발생기(11d)는 데이터 패킷(Pi;i-1,2,3...) 및 데이터 패킷(Pi)이 클럭 시간(ST)에 기초하여 출력될 시간을 명시하기 위한 시간 데이터(TDi)(송신 시작 시간(ts) 및 송신 시간 폭(tw))를 발생한다. 데이터 패킷(Pi), 송신 시작 시간(ts) 및 송신 시간 폭(tw)은 패킷 송신 회로(12d)의 저장 회로(124)에 공급된다. 저장 회로(124)는 이에 데이터 패킷(Pi), 송신 시작 시간(ts) 및 송신 시간 폭(tw)을 저장한다.
비교기(122)는 저장 회로(121)내에 저장된 가장 오래된 데이터 패킷(Pi)의 송신 시작 시간(ts) 및 송신 시간 폭(tw)이 불러들여지도록 저장 회로(124)에 제어 신호(CS2)를 출력한다. 송신 시작 시간(ts)은 비교기(122) 및 가산기(119)에 출력되며, 송신 시간 폭(tw)은 가산기(119)에 출력된다. 가산기(119)는 송신 시작 시간(ts) 및 저장 회로(124)로부터 공급된 송신 시간 폭(tw)을 가산하여 송신 종료 시간(tE)을 발생하여, 발생된 송신 종료 시간(tE)을 비교기(122)로 출력한다.
비교기(122)는 송신 시작 시간(ts) 및 송신 종료 시간(tE)을 클럭 신호 발생기(13)로부터 입력된 클럭 신호(ST)와 비교함으로써, 데이터 패킷(Pi) 또는 공 패킷(Vk) 어느 것을 출력할 것인가를 결정한다. 이 결정에 기초하여, 비교기(122)는 선택기(114)를 제어하도록 제어 신호(CS1)를 출력함으로써, 선택기(114)는 결정된 패킷. 데이터 패킷(Pi) 또는 공 패킷(Vk)을 송신 회로(115)로 출력한다.
더구나, 데이터 패킷(Pi)이 선택 되야 함을 비교기(122)가 결정할 때, 비교기(122)는 동시에 제어 신호(CS2)를 저장 회로(124)에 출력함으로써, 저장 회로(124)는 대응하는 데이터 패킷(Pi)을 선택기(114)로 출력한다. 더욱이, 공 패킷 발생기(113)는 데이터가 없음을 표시하는 공 패킷(Vk)을 발생하여, 이를 선택기(114)로 출력한다.
선택기(114)는 비교기(122)로부터 공급된 제어 신호(CS1)에 기초하여, 비교기(122)의 결정에 따라, 데이터 패킷(Pi)이나 공 패킷(Vk) 중 어느 하나를 송신 회로(115)로 출력한다. 송신 회로(115)는 선택기(114)로부터 입력된 데이터 패킷(Pi) 또는 공 패킷(Vk)을 송신 경로(14)로 출력한다. 더구나, 송신 회로(115)는 각각의 송신 사이클(Cj) 동안 (신호(BS)에 의해서) 송신 경로(14)에 패킷이 출력될 수 있는지 여부(즉, 송신 경로 (14)가 비지 상태인지 여부)를 비교기(122)에 알린다. 신호(BS)는 예를 들면. 송신 경로(14)가 비지 상태가 아닐 때만 출력되는 신호일 수 있다.
다음에. 비교기(122)의 동작에 대해서 보다 상세히 설명한다.
비교기(122)는 송신 회로(115)로부터 공급된 신호(BS), 저장 회로(124)로부터 입력된 송신 시작 시간(tS), 가산기(119)로부터 입력된 송신 종료 시간(tE), 및 클럭 신호 발생기(13)로부터 입력된 클럭 시간(ST)에 기초하여 제어신호(CS1)를 발생하여, 신호(CS1)를 선택기(114)로 출력하도록 한다.
송신 회로(115)로부터 신호(BS)에 의해서 비지 상태가 아닌 것으로 송신 경로(14)에 통보된 때, 비교기(122)는 저장 회로(124)에 저장된 가장 오래된 데이터 패킷(Pi)의 송신 시작 시간(ts) 및 송신 시간 폭(tw)을 불러들여 가산기(119)로 출력한다. 이어서, 비교기(122)는 불러들여진 송신 시작 시간(ts) 및 송신 종료 시간(tE)을 클럭 시간(ST)과 비교한다. 클럭 시간(ST)이 송신 시작 시간(ts)을 지나고, 클럭 시간(ST)이 송신 종료 시간(tE)을 지나지 않은 경우, 비교기(122)는 데이터 패킷(Pi)이 선택되야 할 것으로 결정한다. 그러면, 비교기(122)는 데이터 패킷(Pi)이 선택되도록 선택기(114)에 제어 신호(CS1)를 출력한다.
동시에, 비교기(122)는 제어 신호(CS2)를 저장 회로(124)에 출력함으로써, 저장 회로(124)는 데이터 패킷(Pi)을 선택개(114)로 출력하며, 이전의 출력 데이터 패킷(Pi) 및 이의 송신 시작 시간(ts) 및 송신 시간 폭(tw)을 포기한다. 따라서, 데이터 패킷(Pi)이 출력된 후, 저장 회로(124) 내의 가장 오래된 데이터 패킷은 데이터 패킷(Pi+1)이 된다.
클럭 시간(ST)이 데이터 패킷(Pi)의 송신 종료 시간(tE)을 지난 경우, 비교기(122)는 제어 신호(CS1)을 선택기(114)로 출력하여, 공 패킷(Vk)이 선택된다. 더욱이, 비교기(122)는 제어 신호(CS2)를 저장 회로(124)에 출력함으로써, 데이터 패킷(Pi) 및 데이터 패킷(Pi)의 시간 데이터(송신 시작 시간(ts) 및 송신 시간 폭(tw))가 포기된다. 클럭시간(ST)이 송신 시작 시간(ts) 이전인 경우, 비교기(122)는 공 패킷(Vk)이 선택되도록 출력 신호(CS1)를 선택기(114)에 출력한다.
상기 기술한 바와 같이, 송신 경로(14)가 비지 상태가 아닐 때, 선택기(114)는 패킷(Pi) 또는 공 패킷(Vk)을, 비교기(122)로부터 공급된 제어 신호(CS1)에 따라 송신 회로(115)에 출력한다.
한편, 송신 경로(14)가 비지 상태일때(즉, 신호 (BS)가 송신 회로(115)로부터 출력되지 않을 때), 비교기(122)는 데이터 패킷(Pi)이나 공패킷(Vk)이 선택기(114)로부터 출력되지 않도록 선택기(114)에 신호(CS1)를 보낸다. 그러므로, 이 예에서도 마찬가지로, 송신 경로(14) 상의 패킷 구성을 나타내는 타이임 차트는 제4도의 경우와 동일하다.
상기 기술한 바와 같이, 데이터 패킷 발생기(11d)는 데이터 패킷(Pi)에 더하여 시간 데이터(TDi) (송신 시작 시간(ts) 및 송신 시간 폭(tw))를 패킷 송신 회로(12d)의 저장 회로(124)로 출력하므로, 따라서 데이터 패킷 발생기(11d)는 송신 경로(14)의 상태에 관계없이 데이터 패킷(Pi)을 발생할 수 있다. 따라서, 데이터 패킷 발생기(11c)의 구조는 단순화될 수 있고, 이에 대한 부하가 감소될 수 있다. 더욱이, 예를 들면. 패킷 발생기(11c)가 컴퓨터 등을 포함하는 경우, 컴퓨터는 송신 경로(14)의 상태 또는 클럭 시간(ST)을 모니터할 필요가 없어, 이에 따라 컴퓨터가 다른 동작을 수행하는 것을 가능하게 한다.
이 예에서, 송신 시작 시간(ts) 및 송신 시간 폭(tw)이 시간 데이터(TDi)로서 발생되고, 송신 종료 시간(tE)이 가산기(119)에 의해서 얻어질지라도, 송신 시작 시간(ts) 또는 송신 종료 시간(tE) 중 어느 하나가 사용될 때라도, 데이터 패킷 발생기(11d)는 클럭 시간(ST)을 모니터할 필요가 없어, 이에 따라 이 예와 같이 동일한 효과를 얻게 된다.
이 예에서, 클럭 시간(ST)이 송신 종료 시간(tE)을 지난 경우, 비교기(122)는 공 패킷(Vk)이 선택되도록 선택기(114)에 제어 신호(CS1)를 출력한다. 대안으로, 클럭 시간(ST)이 송신 종료 시간(tk)을 지난 경우, 데이터 패킷(Pi)에 관한 다음의 처리가 수행될 수 있다.
저장 회로(124) 내의 가장 오래된 데이터 패킷(Pi)에 관하여 클럭 시간(ST)이 송신 종료 시간(tE)을 지난 때, 비교기(122)는 제2 가장 오래된 데이터 패킷(Pi-1)의 송신 시작 시간(ts) 및 송신 종료 시간(tE)을 클럭시간(ST)과 비교한다. 클럭 시간(ST)이 데이터 패킷(Pi+1)의 송신 시작 시간(ts)과 데이터 패킷(Pi+1)의 송신 종료 시간(tE) 사이에 있을 경우, 비교기(122)는 데이터 패킷(Pi+1)이 선택되야 할 것으로 판정한다. 이어서, 비교기(121)는 제어 신호(CS2)를 저장 회로(124)에 출력함으로써, 저장 회로(124)는 데이터 패킷(Pi+1)을 선택기(114)로 출력하며, 비교기(122)는 동시에 제어 신호(CS1)를 선택기(114)에 출력함으로써, 선택기(114)는 데이터 패킷 (Pi-1)을 선택한다. 따라서, 데이터 패킷(Pi)의 송신 효율을 향상시킬 수 있다.
더욱이, 이 예에서, 저장 회로(124)에 저장된 가장 오래된 데이터 패킷(Pi)의 시간 데이터(TDi)를 클럭 시간(ST)과 비교함으로써, 비교기(122)는 출력될 패킷(Pi또는 Vk)을 결정한다. 이것은 저장 회로(124)에 가장 먼저 입력된 데이터 패킷(Pi)이 액세스되며, 이의 시간 데이터(TDi)가 먼저 사용됨을 의미한다. 대안으로, 저장 회로(124) 내에 저장된 송신 시작 시간(ts)을 액세스하고, 가장 이른 송신 시작 시간(ts)을 갖는 패킷 데이터(Pi)의 시간 데이터(TDi)을 클럭 시간(ST)과 비교함으로써, 비교기(122)가 출력될 패킷(Pi또는 Vk)을 결정할 수 있는 것이 가능하다.
이 예에서, 데이터 패킷 발생기(11d)는 시간 데이터(TDi)중 하나인 송신 시작 시간(ts)을 발생한다. 그러나, 데이터 패킷 발생기(11d)가 송신 시작 시간(ts)으로서 데이터 패킷(Pi)을 출력하는 시간을 설정하고(즉, 데이터 패킷이 발생되는 시간 후의 소정의 시간 간격을, 데이터 패킷이 출력될 수 있는 동안의 시간 구간으로서 설정), 송신 종료 시간(tE)을 명시함으로써, 데이터 패킷(Pi)이 출력될 수 있는 사이클(Cj)이 결정될 수 있다.
소정의 송신 시간을 갖는 패킷의 송신이 컴퓨터 등으로 수행되는 경우, CPU의 계산에 의해 송신 시작 시간 및 송신 종료 시간을 구할 수 있다. 그러나, CPU는 소정의 사이클(통상, ㎲ 수준) 내에 일정한 처리를 필요로 하기 때문에 CPU가 송신 경로로 패킷을 송신하기 위한 시간을 모니터 하기는 곤란하다. 실제로, 컴퓨터가 패킷의 전송을 수행하면서 송신 경로 및 클럭 시간을 모니터하는 경우, 컴퓨터의 큰 부담이 부과된다. 예1 내지 예5에 따라 패킷을 송신하기 위한 회로를 사용함으로써, CPU의 부담을 감소시킬 수 있으며, 컴퓨터가 소정의 송신 시간을 갖는 패킷의 송신을 쉽게 수행할 수 있다. 특히, 컴퓨터는 다른 처리 동작을 수행하면서 패킷을 송신할 수 있어, 이에 따라 컴퓨터의 처리 효율이 개선된다.
여러 가지 다른 수정이 이 발명의 범위 및 정신이 벗어남이 없이 이 분야에 숙련된 자들에게 명백할 것이며 이들에 의해서 쉽게 행해질 수 있다. 따라서, 여기 첨부된 청구의 범위는 여기 설명된 기술 내용으로 한정되지 않고, 청구 범위를 넓게 해석되는 것이다.

Claims (20)

  1. 직렬 데이터를 패킷으로 변환하고, 그 결과로 나타난 데이터 패킷을 송신하기 위한 패킷 출력 디바이스에 있어서, 각각의 데이터 패킷을 발생하며, 상기 데이터 패킷의 출력시간을 정하기 위한 것으로서 상기 데이터 패킷에 대응하는 시간 데이터를 발생하는 데이터 패킷 발생기; 및 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 수신하고, 상기 대응하는 시간 데이터에 기초하여 상기 데이터 패킷을 송신하는 패킷 송신 회로를 포함하는 것을 특징으로 하는 데이터 패킷 출력 디바이스.
  2. 직렬 데이터를 패킷으로 변환하고, 그 결과로 나타난 데이터 패킷을 송신하기 위한 패킷 출력 디바이스에 있어서, 클럭 시간을 정하는 클럭 신호를 발생하기 위한 클럭 신호 발생기; 각각의 데이터 패킷을 발생하고, 상기 클럭 시간에 기초하여 상기 데이터 패킷의 출력시간을 정하기 위한 것으로서 상기 데이터 패킷에 대응하는 시간 데이터를 발생하는 데이터 패킷 발생기; 및 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 수신하여, 상기 클럭 시간에 따라 상기 대응하는 시간 데이터에 기초하여 상기 데이터 패킷을 송신하는 패킷 송신 회로를 포함하는 것을 특징으로 하는 데이터 패킷 출력 디바이스.
  3. 제2항에 있어서, 상기 데이터 패킷 발생기에 의해서 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 종료 시간 후에는 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함하며, 상기 패킷 송신 회로는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 종료 시간과 비교하며, 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 표시하기 위한 공 패킷이 출력되며, 상기 클럭 시간이 상기 송신 시작 시간과 상기 송신 종료 시간 사이에 있는 경우, 상기 데이터 패킷이 출력되는 것을 특징으로 하는 패킷 출력 디바이스.
  4. 제2항에 있어서, 상기 데이터 패킷 발생기에 의해 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 시작 시간부터 시작하는 송신 시간 폭 동안에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭 포함하며, 상기 패킷 송신 회로는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 시간 폭과 비교하며, 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 표시하는 공 패킷이 출력되며, 상기 클럭 시간이 상기 송신 시작 시간과, 상기 송신 시간 폭을 상기 송신 시작 시간에 가산함으로써 얻어진 시간 사이에 있는 경우, 상기 데이터 패킷이 출력되는 것을 특징으로 하는 데이터 패킷 출력 디바이스.
  5. 제2항에 있어서, 상기 패킷 송신 회로는, 송신될 데이터의 부재를 표시하는 공 패킷을 발생하는 공 패킷 발생기; 상기 데이터 패킷 발생기에서 발생된 데이터 패킷 및 상기 공 패킷 발생기에서 발생된 공 패킷을 수신하여, 상기 대응하는 데이터 패킷의 시간 데이터 및 상기 클럭 데이터에 따라 상기 데이터 패킷 또는 상기 공 패킷 중 어느 하나를 선택하는 패킷 선택기; 및 상기 패킷 선택 수단에 의해 선택된 패킷을 송신하기 위한 송신 회로를 포함하는 것을 특징으로 하는 데이터 패킷 출력 디바이스.
  6. 제5항에 있어서, 상기 데이터 패킷 발생기에 의해서 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 종료 시간 후에는 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함하며, 상기 패킷 선택 수단은 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 종료 시간과 비교하며, 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 나타내는 공 패킷이 출력되며, 상기 클럭 시간이 상기 송신 시작 시간과 상기 송신 종료 시간 사이에 있는 경우, 상기 데이터 패킷이 상기 송신 회로로 출력되는 것을 특징으로 하는 데이터 패킷 출력 디바이스.
  7. 제5항에 있어서, 상기 데이터 패킷 발생기에 의해 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 시작 시간부터 시작하는 송신 시간 폭 동안에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭 포함하며, 상기패킷 송신 회로는 상기 클록 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 시간 폭과 비교하며, 상기 클럭 시간이 상기 송신 시작 시간전인 경우, 송신될 데이터의 부재를 표시하는 공패킷이 출력되며, 상기 클럭 시간이 상기 송신 시작 시간과, 상기 송신 시간 폭을 상기 송신 시작 시간에 가산함으로써 얻어진 시간 사이에 있는 경우, 상기 데이터 패킷이 상기 송신 회로로 출력되는 것을 특징으로 하는 데이터 패킷 출력 디바이스.
  8. 제2항에 있어서, 상기 패킷 송신 회로는 상기 데이터 패킷 발생기로부터 출력된 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 일시적으로 저장하기 위한 패킷 저장 회로; 송신될 데이터의 부재를 나타내는 공 패킷을 발생하기 위한 공 패킷 발생기; 상기 패킷 저장 회로 내에 저장된 데이터 패킷 및 상기 공 패킷 발생기에서 발생된 공 패킷을 수신하여, 상기 패킷 저장 회로 내에 저장된 상기 데이터 패킷의 시간 데이터 및 상기 클럭 데이터에 따라 상기 데이터 패킷 및 상기 공 패킷 중 어느 하나를 선택하는 패킷 선택기; 및 상기 패킷 선택기에 의해 선택된 패킷을 송신하기 위한 송신 회로를 포함하는 것을 특징으로 하는 데이터 패킷 출력 디바이스
  9. 제8항에 있어서, 상기 데이터 패킷 발생기에 의해서 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 종료 시간 후에는 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함하며, 상기 패킷 선택 수단은 상기 클럭 시간을, 상기 저장 수단 내에 저장된 상기 데이터 패킷의 상기 대응하는 시간 데이터의 송신 시작 시간 및 송신 종료 시간과 비교하며, 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 상기 공 패킷이 출력되며, 상기 클럭 시간이 상기 송신 시작 시간과 상기 송신 종료 시간 사이에 있는 경우, 상기 데이터 패킷은 상기 송신 회로로 출력되며, 또한 상기 데이터 패킷 및 상기 대응하는 시간 데이터는 상기 저장 회로로부터 삭제되며, 상기 클럭 시간이 상기 송신 종료 시간을 지난 경우, 상기 데이터 패킷 및 상기 대응하는 시간 데이타는 상기 저장수단으로부터 삭제되고 상기 공 패킷이 출력되는 것을 특징으로 하는 데이터 패킷 출력 디바이스.
  10. 제8항에 있어서, 상기 데이터 패킷 발생기에 의해서 발생된 상기 기간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 시작 시간부터 시작하는 송신 시작 중에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭을 포함하며, 상기 패킷 송신 회로는 상기 클럭 시간을, 상기 저장 수단 내에 저장된 상기 데이터 패킷의 시간 데이터의 송신 시작 시간 및 송신 시간 폭과 비교하며, 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 상기 공 패킷이 출력되며, 상기 클럭 시간이 상기 송신 시작 시간과, 상기 송신 시간 폭을 상기 송신 시작 시간에 가산하여 얻어진 시간 사이에 있는 경우, 상기 데이터 패킷은 상기 송신 회로로 출력되며, 또한 상기 데이터 패킷 및 상기 대응하는 시간 데이터는 상기 저장 수단으로부터 삭제되며, 상기 클럭 시간이, 상기 송신 시작 시간에 상기 송신 시간 폭을 가산함으로써 얻어진 시간을 지난 경우, 상기 데이터 패킷 및 상기 대응하는 시간 데이터는 상기 저장 수단으로부터 삭제되고 상기 공 패킷이 출력되는 것을 특징으로 하는 데이터 패킷 출력 디바이스.
  11. 직렬 데이터를 패킷으로 변환하고, 그 결과로 나타난 데이터 패킷을 송신하기 위한 패킷 출력 방법에 있어서, 각각의 데이터 패킷 및 상기 데이터 패킷의 출력시간을 정하기 위한 것으로서 상기 데이터 패킷에 대응하는 시간 데이터를 발생하는 단계; 및 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 수신하여, 상기 대응하는 시간 데이터에 기초하여 상기 데이터 패킷을 송신하는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 출력 방법.
  12. 직렬 데이터를 패킷으로 변환하고, 그 결과로 나타난 데이터 패킷을 송신하기 위한 패킷 출력 방법에 있어서, 클럭 시간을 정하는 클럭 신호를 발생하는 단계; 데이터 패킷 및 상기 클럭 시간에 기초하여 상기 데이터 패킷의 출력 시간을 정하기 위한 것으로서 상기 데이터 패킷에 대응하는 시간 데이터를 발생하는 단계; 및 상기 시간 데이터 및 클럭 시간에 기초하여 상기 데이터 패킷을 송신하는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 출력 방법.
  13. 제12항에 있어서, 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 종료 시간 후에는 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함하며, 상기 패킷 송신 단계는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 종료 시간과 비교하는 단계; 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 나타내는 공 패킷을 출력하는 단계; 및 상기 클럭 시간이 상기 송신 시작 시간을 지나고 상기 송신 종료 시간전인 경우, 상기 데이터 패킷을 출력하는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 출력 방법.
  14. 제12항에 있어서, 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 시작 시간부터 시작하는 송신 시간 폭 동안에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭을 포함하며, 상기 패킷 송신 단계는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 시간 폭과 비교하는 단계; 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 표시하는 공 패킷을 출력하는 단계; 및 상기 클럭 시간이 상기 송신 시작 시간을 지나고, 상기 송신 시간 폭 상기 송신 시작 시간에 가산함으로써 얻어진 시간전인 경우, 상기 데이터 패킷을 출력하는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 출력 방법.
  15. 제12항에 있어서, 상기 패킷 송신 단계는 송신될 데이터의 부재를 표시하는 공 패킷을 발생하는 단계; 상기 데이터 패킷 및 상기 클럭 시간에 따라, 상기 데이터 패킷 및 상기 공 패킷 중 어느 하나를 선택하는 단계; 및 상기 선택된 패킷을 송신하는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 출력 방법.
  16. 제15항에 있어서, 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 종료 시간 후에는 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함하며, 상기 패킷 선택 단계는, 상기 클럭 시간을 상기 시간데이터의 송신 시작 시간 및 송신 종료 시간과 비교하는 단계; 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 나타내는 공 패킷을 출력하는 단계; 및 상기 클럭시간이 상기 송신 시작 시간을 지나 상기 송신 종료 시간전인 경우, 상기 데이터 패킷을 출력하는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 출력 방법.
  17. 제15항에 있어서, 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 시작 시간부터 시작하는 송신 시간 폭 동안에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭을 포함하며, 상기 패킷 송신 단계는 상기 클럭 시간을 상기 시간 데이터의 송신 시작 시간 및 송신 시간 폭과 비교하는 단계; 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 송신될 데이터의 부재를 나타내는 공 패킷을 출력하는 단계; 및 상기 클럭 시간이 상기 송신 시작 시간과, 상기 송신 시간 폭을 상기 송신 시작 시간에 가산함으로써 얻어진 시간 사이에 있는 경우, 상기 데이터 패킷을 출력하는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 출력 디바이스.
  18. 제12항에 있어서, 상기 패킷 송신 단계는 상기 데이터 패킷 발생 단계에서 발생된 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 일시적으로 유지하는 단계; 송신될 데이터의 부재를 나타내는 공 패킷을 발생하는 단계; 상기 저장된 데이터 패킷의 시간 데이터 및 상기 클럭 시간에 따라 상기 저장된 데이터 패킷 및 상기 공 패킷 중 어느 하나를 선택하는 단계; 및 상기 선택된 패킷을 송신하는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 출력 방법.
  19. 제18항에 있어서, 상기 발생된 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 종료 시간 후에는 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 종료 시간을 포함하며, 상기 패킷 선택 단계는 상기 클럭 시간을, 상기 저장된 상기 데이터 패킷의 시간 데이터의 송신 시작 시간 및 송신 종료 시간과 비교하는 단계; 상기 클럭 시간이 상기 송신 시작시간 이전일 경우, 공 패킷을 출력하는 단계; 상기 클럭 시간이 상기 송신 시작 시간을 지나고 상기 송신 종료 시간전인 경우, 상기 데이터 패킷을 상기 송신 회로로 출력하며, 또한 상기 저장 회로로부터 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 삭제하는 단계; 및 상기 클럭 시간이 상기 송신 종료 시간을 지난 경우, 상기 유지 단계에서 유지되어 있는 데이터 패킷 및 상기 대응하는 시간 데이터를 삭제하는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 출력 방법.
  20. 제18항에 있어서, 상기 시간 데이터는 송신 시작 시간 전에 상기 대응하는 데이터 패킷이 송신되지 못하게 되는 송신 시작 시간, 및 송신 시작 시간부터 시작하는 송신 시간 중에는 상기 대응하는 데이터 패킷이 송신될 수 있는 송신 시간 폭을 포함하며, 상기 패킷 선택 단계는 상기 클럭 시간을, 상기 저장된 데이터 패킷의 시간 데이터의 송신 시작 시간 및 송신 시간 폭을 비교하는 단계; 상기 클럭 시간이 상기 송신 시작 시간 전인 경우, 상기 공 패킷을 출력하는 단계; 상기 클럭 시간이 상기 송신 시작 시간과, 상기 송신 시간 폭을 상기 송신 시작 시간에 가산하여 얻어진 시간 사이에 있는 경우, 상기 데이터 패킷을 출력하며, 또한 상기 유지 단계에서 유지된 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 삭제하는 단계; 및 상기 클럭시간이, 상기 송신 시작 시간에 상기 송신 시간 폭을 가산함으로써 얻어진 시간을 지난 경우, 상기 유지 단계에서 유지된 상기 데이터 패킷 및 상기 대응하는 시간 데이터를 삭제하는 단계를 포함하는 것을 특징으로 하는 데이터 패킷 출력 방법.
KR1019960033366A 1995-08-11 1996-08-12 데이터 패킷 출력 디바이스 및 방법 KR100225320B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22755795A JP3301682B2 (ja) 1995-08-11 1995-08-11 パケット出力装置
JP95-227557 1995-08-11

Publications (1)

Publication Number Publication Date
KR100225320B1 true KR100225320B1 (ko) 1999-10-15

Family

ID=16862778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033366A KR100225320B1 (ko) 1995-08-11 1996-08-12 데이터 패킷 출력 디바이스 및 방법

Country Status (6)

Country Link
US (1) US6122280A (ko)
EP (1) EP0758826B1 (ko)
JP (1) JP3301682B2 (ko)
KR (1) KR100225320B1 (ko)
AT (1) ATE281731T1 (ko)
DE (1) DE69633761T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993207A (ja) * 1995-09-26 1997-04-04 Canon Inc 信号処理装置
DE69636099T2 (de) * 1996-09-06 2006-11-23 Samsung Electronics Co., Ltd., Suwon Vorrichtung und Verfahren zur Umwandlung von Datentransferraten für digitale Audio- und Videodaten
JP3785747B2 (ja) * 1997-06-20 2006-06-14 ソニー株式会社 シリアルインタフェース回路およびその信号処理方法
JP3733699B2 (ja) * 1997-06-20 2006-01-11 ソニー株式会社 シリアルインタフェース回路
DE19808680A1 (de) * 1998-03-02 1999-09-09 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Bearbeitung von über einen Datenkanal empfangenen oder zu übertragenden Datenpaketen
JP3748376B2 (ja) 2000-08-22 2006-02-22 松下電器産業株式会社 送信装置、ソースパケット生成装置、パケット形態決定方法、及び記録媒体
US7403994B1 (en) * 2000-08-29 2008-07-22 International Business Machines Corporation Method of doing business over a network by transmission and retransmission of digital information on a network during time slots
US6959327B1 (en) 2000-08-29 2005-10-25 International Business Machines Corporation System and method for dispatching and scheduling network transmissions with feedback
US7150017B1 (en) 2000-08-29 2006-12-12 International Business Machines Corporation System and method for scheduling digital information transmission and retransmission on a network during time slots
US6735604B2 (en) * 2001-10-09 2004-05-11 Arthur O. Miller Method for storing and retrieving data objects
JP2003338837A (ja) * 2002-05-22 2003-11-28 Fujitsu Ltd パケット通信システムにおける通信品質保証方法及び転送遅延保証機能付きパケット通信装置
JP3867671B2 (ja) * 2003-01-21 2007-01-10 ソニー株式会社 データ送信装置及びデータ送信方法
JP4363204B2 (ja) * 2004-02-04 2009-11-11 ヤマハ株式会社 通信端末
US7680040B2 (en) * 2005-10-28 2010-03-16 Viasat, Inc. Adaptive coding and modulation for broadband data transmission
US7986624B2 (en) * 2005-10-28 2011-07-26 Viasat, Inc. Quality of service enhancements for adaptive coding and modulation
JP6402576B2 (ja) * 2014-10-15 2018-10-10 富士通株式会社 通信装置、情報処理装置、情報処理システム及び通信装置の制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0245765B1 (en) * 1986-05-14 1993-09-22 Mitsubishi Denki Kabushiki Kaisha Data transfer control system
US4751697A (en) * 1986-09-05 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Distributed packet switching sytem
US4701911A (en) * 1986-09-15 1987-10-20 General Electric Company Media accessing apparatus and method for communication system
US5042032A (en) * 1989-06-23 1991-08-20 At&T Bell Laboratories Packet route scheduling in a packet cross connect switch system for periodic and statistical packets
US5495482A (en) * 1989-09-29 1996-02-27 Motorola Inc. Packet transmission system and method utilizing both a data bus and dedicated control lines
JP3051223B2 (ja) * 1991-10-02 2000-06-12 富士通株式会社 セル送信回路
JPH04362827A (ja) * 1991-06-10 1992-12-15 Oki Electric Ind Co Ltd パケット通信方式
WO1993015571A1 (en) * 1992-01-29 1993-08-05 Bell Communications Research, Inc. Smoothing delay-sensitive traffic offered to atm networks
US5740174A (en) * 1995-11-02 1998-04-14 Cypress Semiconductor Corp. Method and apparatus for performing collision detection and arbitration within an expansion bus having multiple transmission repeater units

Also Published As

Publication number Publication date
JP3301682B2 (ja) 2002-07-15
EP0758826A2 (en) 1997-02-19
EP0758826A3 (en) 2000-02-02
JPH0955766A (ja) 1997-02-25
US6122280A (en) 2000-09-19
EP0758826B1 (en) 2004-11-03
DE69633761T2 (de) 2005-03-17
DE69633761D1 (de) 2004-12-09
ATE281731T1 (de) 2004-11-15

Similar Documents

Publication Publication Date Title
KR100225320B1 (ko) 데이터 패킷 출력 디바이스 및 방법
KR100208012B1 (ko) 디지털 오디오/비디오 데이터 전송 장치 및 방법
US6590903B1 (en) Method for the transmission of an asynchronous data stream via a synchronous data bus, and circuit arrangement for carrying out the method
KR20010075135A (ko) 데이터 전송 제어 장치 및 전자 기기
CN112565036A (zh) 数据传输方法、装置、存储介质及通信系统
US7529260B2 (en) Packet transmission apparatus, packet transmission system and packet transmission method
JP4703074B2 (ja) 電子ネットワークにおけるコンテクストを切り換える装置及び方法
EP0873019B1 (en) Device and method for transmitting digital audio and video data
JP2006253922A (ja) ゲートウェイ装置及びゲートウェイ装置におけるデータ転送方法
JP2000276424A (ja) 伝送データ変換装置及びプログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP3190800B2 (ja) 転送速度切り替え機能付き非同期転送回路
US20010017860A1 (en) Communication control device and method
JPH09298578A (ja) デジタル通信におけるデータ保証方法およびデータ保証システム
JP4331583B2 (ja) フレーム遅延発生装置
JP2751811B2 (ja) データ送受信方法と装置
KR100703450B1 (ko) 씨.피.유의 로드를 줄이는 무선 단말기의 범용 입/출력부제어장치 및 방법
JP3982053B2 (ja) 情報処理装置および方法、並びに提供媒体
KR19980035115A (ko) 시리얼 인터페이스를 위한 데이터 수신 방법 및 그 장치
JPH07271656A (ja) 画像データ処理システム
JP3581112B2 (ja) データ送信方法および送信回路並びに通信機器
KR960016277B1 (ko) 음성데이타 전송회로
JP2625396B2 (ja) 受信データ処理装置
JPH06209338A (ja) 通信制御装置
JPS6379439A (ja) シリアル通信装置
JPH06326748A (ja) データ通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 18

EXPY Expiration of term