KR100219540B1 - 반도체장치의 소자분리방법 및 이에 사용하는 마스크 - Google Patents

반도체장치의 소자분리방법 및 이에 사용하는 마스크 Download PDF

Info

Publication number
KR100219540B1
KR100219540B1 KR1019970006021A KR19970006021A KR100219540B1 KR 100219540 B1 KR100219540 B1 KR 100219540B1 KR 1019970006021 A KR1019970006021 A KR 1019970006021A KR 19970006021 A KR19970006021 A KR 19970006021A KR 100219540 B1 KR100219540 B1 KR 100219540B1
Authority
KR
South Korea
Prior art keywords
film
silicon
pattern
oxidation
oxide film
Prior art date
Application number
KR1019970006021A
Other languages
English (en)
Other versions
KR19980069114A (ko
Inventor
강만석
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970006021A priority Critical patent/KR100219540B1/ko
Publication of KR19980069114A publication Critical patent/KR19980069114A/ko
Application granted granted Critical
Publication of KR100219540B1 publication Critical patent/KR100219540B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체장치의 소자분리방법 및 이에 사용하는 산화방지 마스크에 관해 개시한다.
반도체장치의 필드영역에 필드산화막을 형성하는 데, 희생 실리콘막 패턴상에 자연산화 방지막 패턴으로서 실리콘-탄소결합막 패턴을 구비하는 산화방지 마스크를 사용한다. 상기 실리콘-탄소결합막 패턴에서 실리콘-탄소 결합력은 매우 크므로 후속 절연막 형성공정에서 상기 희생 실리콘막의 계면에 자연산화막이 형성되는 것을 막을 수 있다.
따라서 상기 희생 실리콘막과 절연막사이에는 필드산화막이 성장되지 않는다. 결국, 필드산화막의 성장에 따른 활성영역의 감소를 방지할 수 있다. 이는 보다 넓어진 활성영역에 반도체소자들을 형성하는 것과 같으므로 반도체장치의 고집적화를 보다 쉽게 이룰 수 있다.

Description

반도체장치의 소자분리 방법 및 이에 사용하는 마스크
(1) 발명의 분야(Field of the Invention)
본 발명은 반도체장치의 소자분리 방법 및 이에 사용되는 마스크에 관한 것으로서 특히, 세폭스(SEPOX)방식을 이용하는 반도체장치의 소자분리 방법 및 이에 사용하는 마스크에 관한 것이다.
(2) 관련 기술의 설명(Description of the Related Art)
산업전반에 걸쳐 기술의 고도화가 급속히 진행중에 있으며, 특히 반도체장치와 그 제조방법과 관련된 기술은 하루가 지나면 종래 기술이 될 정도로 급속히 발전해가고 있다. 이러한 결과에 의해 반도체장치의 집적도는 급속히 높아져서 메모리 장치 분야 특히, 활동성 램(DRAM)분야의 경우에는 기가 바이트(Gige byte)시대를 준비하고 있다.
이와 같이 반도체장치를 고집적화하기 위해서는 반도체장치를 구성하는 반도체소자(예컨데, 가장 기본적인 트랜지스터나 커패시터)들을 웨이퍼의 단위면적당 최대한 많이 형성하는 것이다. 그런데, 웨이퍼의 면적은 반도체장치의 고집적화의 목적을 달성하기 위해서 미리 결정되어지기 때문에 결국, 웨이퍼의 단위면적당 반도체소자들을 최대한 형성하기 위해서는 단위면적에 형성되는 반도체소자들간의 간격을 좁게 하던가 반도체소자들을 형성하는 패턴의 피치를 최대한 가늘게하는 방법밖에는 달리 방법을 찾을 수 없다.
이와 같이 반도체소자들의 밀도가 높아지는 상황에서는 인접한 반도체소자들간의 전기적 절연성이 확실히 보장되어야 할 필요가 있다. 이러한 필요성에 의해 반도체장치의 제조방법에서는 웨이퍼에 반도체소자들을 형성하기 전에 소정의 영역을 한정하여 소자분리용 필드산화막을 형성한다.
종래 기술에 의한 반도체장치의 소자분리 방법에서는 다양한 방식을 이용하여 이와 같은 필드산화막을 형성한다. 예를 들면, 로코스(LOCOS:LOCal oxidation of Silicon)방식이나 세폭스(SEPOX)방식등을 대표적으로 들 수 있는 데, 이중 로코스 방식은 웨이퍼 전면에 형성된 실리콘 질화막을 마스크로 사용하여 국부적으로 웨이퍼를 산화시켜서 웨이퍼에 필드산화막을 형성하는 방식이다. 그런데, 로코스 방식에 의해서 형성되는 소자분리용 필드산화막은 그 가장자리에 버즈 빅(bird's beak)이 형성되는 문제가 있다. 구체적으로 설명하면, 웨이퍼를 산화시키는 과정에서 웨이퍼의 소정의 영역상에 형성되어 활성영역을 정의하고 활성영역을 산화과정에서 보호하는 산화방지마스크로 사용되는 실리콘 질화막아래에 형성되는 패드산화막의 측면으로 산소가 침투되어 로코스 방식에 의한 필드산화막은 도 1에 도시된 바와 같이 그 측방향으로 버즈 빅(18)이 형성된다. 이러한 버즈 빅(18)은 필드산화막(12)이 활성영역으로 확장된 것과 같은 효과를 나타낸다. 곧, 웨이퍼의 전 영역에서 활성영역의 감소를 가져와서 반도체장치의 고집적화가 어렵게 된다. 도 1에서 참조번호 10과 14는 각각 필드산화막(12)이 형성되는 반도체기판과 패드 산화막이다.
세폭스 방식을 이용한 종래 기술의 반도체장치의 소자분리 방법은 상기한 바와 같은 로코스 방식의 문제점을 해결하기 위해 제시된 것이다. 세폭스 방식이 로코스 방식등과 다른 점은 패드 산화막과 실리콘 질화막사이에 폴리실리콘층을 형성하여 웨이퍼를 산화하는 대신 폴리 실리콘층을 산화하여 필드산화막을 형성하는 것이다.
여기서, 종래 기술에 의한 반도체장치의 소자분리 방법으로서 세폭스 방식을 도 2 내지 도 4를 참조하여 간략히 설명한다.
먼저, 도 2를 참조하면, 반도체기판(20)의 전면에 희생 산화막(24), 희생 실리콘막(24) 및 실리콘 질화막(26)을 순차적으로 형성한다. 이어서 실리콘 질화막(26)의 소정의 영역상에 감광막 패턴(28)을 형성한다. 반도체기판(20)의 감광막 패턴(28)에 대응하는 영역은 활성영역이 되고 그외의 영역은 필드영역이다.
계속해서 도 3을 참조하면, 도 2의 감광막 패턴(28)을 식각마스크로 하여 실리콘 질화막(26)의 전면을 희생 산화막(24)의 계면이 노출될 때 까지 이방성식각한다. 이후 감광막 패턴(28)을 제거한다. 이 결과 희생 산화막(24) 상에는 감광막 패턴(28)의 영역과 동일한 영역으로 반도체기판(20)을 한정하는 실리콘 질화막 패턴(26a)으로 이루어지는 산화방지 마스크가 형성된다.
다음에는 산화방지 마스크를 이용하여 도 3의 결과물 전면을 소정의 시간동안 산화시키면, 도 4에 도시된 바와 같이 반도체기판의 필드영역에는 소자분리용의 두꺼운 필드산화막(29)이 형성된다.
상기한 바와 같은 세폭스 방식을 이용하는 종래 기술에 의한 반도체장치의 소자분리 방법에서는 로코스 방식을 이용한 소자분리 방법보다는 필드산화막에 의한 활성영역의 감소가 작아졌지만, 산화방지 마스크로 사용되는 실리콘 질화막과 희생 폴리실리콘층사이에는 로코스 방식에서 형성되는 것에 비해 작지만 2차 버즈 비크(도 4의 30)가 형성된다. 이러한 2차 버즈 비크는 고 집적 반도체장치를 형성하는 데 있어서 여전히 공정을 어렵게 하는 장애가 되고 있다.
세폭스 공정에서 형성되는 2차 버즈 비크(도 4의 30)는 희생 폴리실리콘층의 표면에 자연산화막이 형성되기 때문이다. 이에 따라 이를 개선하기 위해 종래 기술에 의한 반도체장치의 소자분리 방법에서는 세폭스 방식으로 필드산화막을 형성하되, 패드 실리콘층의 표면에 실리콘 질화막을 형성하기 전에 암모니아(NH3)가스를 플로우시키면서 웨이퍼를 열처리 하여 패드 실리콘층의 표면에 형성되는 자연산화막을 옥시나이트라이드(oxynitride)(SiOXNY)화하기도 하는 데 이러한 방법은 2차 버즈 비크의 문제를 크게 개선시키지 못하고 있다. 따라서 암모니아 플라즈마를 이용하여 패드 실리콘층의 표면을 처리한 다음, 패드 실리콘층의 표면에 실리콘 질화막을 형성하는 방법이 실시되고 있다.
세폭스 공정에서 암모니아 플라즈마를 이용하는 종래 기술에 의한 반도체장치의 소자분리 방법에서는 필드산화막의 2차 버즈 비크 문제를 개선시켜서 필드산화막에 의한 활성영역의 감소를 크게 줄일 수 있는 잇점이 있는 반면, 암모니아 플라즈마를 발생시키기 위해서 반도체장치의 제조공정에 별도의 설비도입이 필요하므로 결국, 반도체장치를 제조하는 데 있어서 공정비용을 높여서 반도체장치의 단가를 높이는 결과를 가져온다.
따라서 본 발명이 이루고자 하는 기술적 과제는 별도의 설비를 필요로 하지 않으면서 고집적화를 달성할 수 있는 반도체장치의 소자분리 방법을 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기의 반도체장치의 소자분리방법에 사용하는 마스크를 제공함에 있다.
도 1은 종래 기술에 의한 반도체장치의 로코스(LOCOS:LOCal oxidation of Silicon)방법에 따라 형성된 소자분리용 필드산화막의 단면도이다.
도 2 내지 도 4는 세폭스(SEPOX)방법을 이용한 종래 기술에 의한 반도체장치의 소자분리 방법을 단계별로 나타낸 도면들이다.
도 5 내지 도 8은 세폭스(SEPOX)방법을 이용하는 본 발명의 실시예에 의한 반도체장치의 소자분리 방법을 단계별로 나타낸 도면들이다.
*도면의 주요부분에 대한 부호설명*
40:반도체기판42:패드산화막
44:희생 실리콘막48:자연산화 방지막
50:실리콘 질화막
상기 기술적 과제를 달성하기 위하여, 본 발명에 의한 반도체장치의 소자분리 방법은 (a) 반도체기판의 전면에 패드산화막을 형성한다.
(b) 상기 패드산화막의 전면에 희생 실리콘막을 형성한다.
(c) 상기 희생 실리콘막의 전면에 자연산화 방지막을 형성한다.
(d) 상기 자연산화 방지막 전면에 절연막을 형성한다.
(e) 상기 절연막, 자연산화 방지막을 순차적으로 패터닝하여 상기 희생 실리콘막 상에 상기 반도체기판에서 활성영역을 한정하는 산화방지 마스크를 형성한다.
그리고 (f) 상기 결과물을 산화시켜 상기 반도체기판의 상기 산화방지 마스크가 형성되지 않은 영역에 필드산화막을 형성한다.
본 발명의 실시예에 따르면, 상기 자연산화 방지막은 실리콘-탄소(Si-C)결합막으로 형성한다.
본 발명의 실시예에 따르면, 상기 실리콘-탄소 결합막은 상기 희생 실리콘막을 형성한 직후 그 전면을 탄소원자를 포함하는 케미컬을 사용하여 에치 백하여 형성하는 데, 이때, 상기 에치 백은 플라즈마 상태에서 실시하며, 에치 백은 그 두께가 100Å미만이 되도록 실시하는 것이 바람직하다.
본 발명의 실시예에 따르면, 상기 실리콘-탄소 결합막은 상기 희생 실리콘막을 형성한 직후 그 전면을 탄소원자를 포함하는 케미컬 플라즈마에 소정의 시간동안 노출시켜서 형성한다.
본 발명의 실시예에 따르면, 상기 절연막은 저압 화학기상증착(Low Pressure Chemical Vapor Deposition:이하, LPCVD라 한다)방식으로 형성한다.
본 발명의 실시예에 따르면, 상기 절연막은 실리콘 질화막으로 형성한다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명의 반도체장치의 소자분리 방법에 사용하는 산화방지 마스크는 실리콘막 상에 형성되어 있는 자연 산화 방지막 패턴 및 상기 자연산화 방지막 패턴 상에 형성되어 있는 절연막 패턴으로 이루어진다.
본 발명의 실시예에 따르면, 상기 자연산화 방지막 패턴은 실리콘-탄소 결합막 패턴이고, 상기 절연막 패턴은 LPCVD방식으로 형성된 실리콘 질화막 패턴이다.
본 발명의 실시예에 따르면, 상기 실리콘-탄소 결합막 패턴은 상기 실리콘막 패턴의 전면을 탄소원자가 포함되어 있는 케미컬을 사용하여 에치 백하여 형성된 막이다.
또한, 본 발명의 실시예에 따르면, 상기 실리콘-탄소 결합막 패턴은 상기 실리콘막 패턴의 전면을 탄소성분이 포함된 플라즈마에 상기 실리콘막 패턴의 전면을 소정시간동안 노출시켜 형성된 막이다.
본 발명의 실시예에 따르면, 상기 실리콘-탄소막 패턴의 두께는 100Å보다 작은 것이 바람직하다.
본 발명에 의한 반도체장치의 소자분리 방법에서는 자연 산화방지막 패턴 및 상기 자연산화 방지막 패턴 상에 형성되어 있는 절연막 패턴으로 이루어진 산화방지 마스크를 기판의 전면에 형성되어 있는 희생 실리콘막 상에 형성한 다음 반도체기판의 필드영역에 필드산화막을 형성한다.
상기 산화방지 마스크를 이루는 요소중 자연 산화 방지막 패턴은 실리콘-탄소 결합막으로서 하부막 패턴인 실리콘막 패턴상에 자연산화막이 형성되는 것을 방지할 뿐만 아니라 실리콘막 패턴과의 결합력이 강하기 때문에 필드산화막 형성과정에서 실리콘막 패턴과 절연막사이에 필드산화막이 형성되어 2차 버즈 비크가 형성되는 것을 방지할 수 있다. 따라서 필드산화막의 성장에 의해 활성영역이 줄어드는 것을 방지할 수 있다. 이는 보다 넓어진 활성영역에 반도체소자들을 형성하는 것과 같으므로 반도체장치의 고집적화를 보다 쉽게 이룰 수 있다.
더욱이, 상기 희생 실리콘막 패턴상에 형성된 자연산화 방지막 패턴은 일반적으로 반도체장치의 제조공정에서 사용되는 건식식각 설비를 사용하여 형성하기 때문에 자연산화 방지막 패턴을 형성하기 위해 별도의 설비를 필요로 하지 않으므로 공정상의 제조비용증가도 방지할 수 있다.
이하, 본 발명의 실시예에 의한 반도체장치의 소자분리 방법 및 이에 사용하는 마스크를 첨부된 도면을 참조하여 상세하게 설명한다.
도 5 내지 도 8은 세폭스(SEPOX)방법을 이용하는 본 발명의 실시예에 의한 반도체장치의 소자분리 방법을 단계별로 나타낸 도면들이다.
도 5는 희생 실리콘층의 표면을 처리하는 단계를 나타낸 도면인데, 구체적으로 설명하면, 반도체기판(40)의 전면에 희생 실리콘막(44)과 희생 실리콘막(44)을 순차적으로 형성한다.
실리콘막은 쉽게 산화되어 그 표면에 자연산화막이 형성되는 성질이 있다. 따라서 상기 희생실리콘막(44)의 전면을 자연산화막 형성방지처리(46)하여 후속 공정을 진행하는 동안에 희생 실리콘막(44) 상에 자연산화막이 형성되는 것을 방지한다.
상기 자연산화막 형성방지처리(46)는 2가지 방법으로 실시할 수 있다.
첫 번째 방법은 상기 희생실리콘막(44)의 전면을 탄소원자를 함유하는 케미컬(chemical)을 사용하여 에치 백하는 방법인데, 이때, 상기 에치 백은 플라즈마 상태에서 실시하며, 에치 백은 그 두께가 100Å미만이 되도록 실시한다.
두 번째 방법은 상기 희생실리콘막(44)의 전면을 탄소원자를 함유하는 플라즈마에 소정의 시간동안 노출시키는 방법으로 노출시간은 조절할 수 있다.
상기 에치 백 방법이나 플라즈마 노출방법에서 필요로 하는 설비는 반도체장치의 제조공정에서 일반적으로 사용되는 건식식각설비에 구비되어 있기 때문에 상기 희생 실리콘막(44)의 전면을 자연산화막 방지처리(46)하기 위한 별도의 설비를 준비할 필요가 없다. 따라서 본 발명에 의한 반도체장치의 제조공정에서는 별도의 공정비용이 발생되지 않는다.
상기 에치 백 방법이나 플라즈마 노출방법을 이용하여 상기 희생 실리콘막(44)의 표면을 자연산화막 형성방지처리(46) 함으로써 상기 희생 실리콘막(44)의 전면에는 도 6에 도시한 바와 같이 자연산화 방지막(48)이 형성된다. 상기 자연 산화 방지막(48)은 실리콘-탄소(Si-C)결합막으로 형성된다. 상기 실리콘-탄소 결합막은 실리콘원자와 탄소원자간의 결합력이 매우 크다. 따라서 상기 자연산화 방지막(48)의 전면에 절연막(50)을 형성하는 과정에서 상기 희생 실리콘막(44)과 절연막(50) 사이의 계면에 산소가 침투되어 희생 실리콘막(44)의 계면에 자연산화막이 형성되는 것을 방지할 수 있다.
또한, 상기 절연막(50)을 형성하는 과정에서 상기 반도체기판(40)에 가해지는 열에 의해 상기 자연산화 방지막(48)의 실리콘-탄소결합이 깨어질 수 있다. 하지만, LPCVD방식으로 상기 절연막(50)을 형성하여 챔버내의 압력을 매우 낮게 하면, 낮은 압력하에서는 상기 희생 실리콘막(44)의 계면에 자연산화막이 형성되기 어려우므로 상기 희생 실리콘막(44)의 계면이 자연산화되는 것을 막을 수 있다.
상기 절연막(50)은 실리콘 질화막으로 형성한다.
이어서 상기 절연막(50)의 전면에 감광막(도시하지 않음)을 도포한 다음 패터닝하여 상기 반도체기판(40)의 활성영역에 대응하는 감광막 패턴(52)을 형성한다.
도 7은 산화방지 마스크(54)를 형성하는 단계를 나타낸 도면인데, 구체적으로 설명하면, 도 6의 상기 감광막 패턴(52)을 식각마스크로 사용하여 상기 절연막(50)의 전면을 이방성식각한다. 상기 이방성식각은 상기 희생 실리콘막(44)의 계면이 노출될 때 까지 실시한다. 이후 상기 감광막 패턴(도 6의 52)을 제거하면, 상기 희생 실리콘막(44) 상에는 순차적으로 형성된 자연 산화방지막 패턴(48a) 및 절연막 패턴(50a)으로 이루어지는 산화방지 마스크(54)가 형성된다.
계속해서 상기 산화방지 마스크(54)가 형성되어 있는 결과물 전면을 소정의 시간동안 열 산화시키면, 도 8에 도시한 바와 같이 상기 산화방지 마스크(54)가 형성되어 있는 영역 이외의 반도체기판(40) 상에는 두꺼운 소자분리용 필드 산화막(56)이 형성되는 데, 상기 산화방지 마스크(54)의 자연산화 방지막 패턴(48a)으로 인해 상기 절연막 패턴(50a)과 상기 희생 실리콘막(44)의 계면에는 필드산화막이 형성되지 않음을 알 수 있다. 이에 따라 반도체기판(40)에서 활성영역은 상기 필드산화막을 형성한 후에도 처음 한정된 영역그대로 유지된다.
본 발명에 의한 반도체장치의 소자분리방법에서 사용하는 상기 산화방지 마스크는 도 7을 설명하는 과정에서 언급한 바와 같이 자연산화 방지막 패턴(48a) 및 상기 자연산화 방지막 패턴(48a)상에 형성되어 있는 절연막 패턴(50a)으로 이루어져 있다. 상기 자연산화 방지막 패턴(48a)은 실리콘-탄소결합막 패턴(48a)인데, 상기 본 발명의 실시예에 의한 반도체장치의 소자분리방법의 설명에서 기술한 상기 희생 실리콘막(도 5의 44)의 전면을 자연산화막 형성방지처리(도 5의 46)하는 두 방법으로 상기 희생 실리콘막(도 5의 44)의 전면을 처리한 결과 형성된 막의 패턴이다.
상기 절연막 패턴(50a)은 실리콘 질화막 패턴이다.
이상으로 본 발명에 의한 반도체장치의 소자분리방법에서는 세폭스 방식으로 필드산화막을 형성하는 데, 희생 실리콘막의 표면이 자연산화되는 것을 방지하기 위해 상기 희생 실리콘막의 표면을 탄소 원자를 함유하는 케미컬을 사용하여 에치 백하거나 탄소원자를 함유하는 플라즈마에 소정의 시간동안 노출시켜 상기 희생 실리콘막의 전면에 자연산화 방지막으로서 실리콘-탄소결합막을 형성한다. 실리콘-탄소결합은 결합력이 매우 크므로 후속 절연막 형성공정에서 상기 희생 실리콘막의 계면에 자연산화막이 형성되는 것을 막을 수 있다. 비록 상기 절연막 형성공정에서 상기 실리콘-탄소결합이 깨어진다고 하더라도 상기 절연막을 LPCVD방식으로 형성하면, 낮은 압력하에서 절연막이 형성되므로 상기 희생 실리콘막상에 자연산화막이 형성되는 것을 방지할 수 있다.
이어서 상기 절연막과 자연산화 방지막을 순차적으로 패터닝하여 이들의 패턴으로 이루어진 산화방지 마스크를 이용하여 상기 반도체기판이 필드영역에 필드산화막을 형성하는 데, 상기 자연산화 방지막으로 인해 상기 희생 실리콘막과 절연막 사이에는 필드산화막이 성장되지 않는다. 결국, 필드산화막의 성장에 따른 2차 버즈 비크에 의해 활성영역이 감소되는 것을 방지할 수 있고 이는 보다 넓어진 활성영역에 반도체소자들을 형성하는 것과 같으므로 반도체장치의 고집적화를 보다 쉽게 이룰 수 있다.
본 발명은 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.

Claims (13)

  1. (a) 반도체기판의 전면에 패드산화막을 형성하는 단계;
    (b) 상기 패드산화막의 전면에 희생 실리콘막을 형성하는 단계;
    (c) 상기 희생 실리콘막의 전면에 자연산화 방지막을 형성하는 단계;
    (d) 상기 자연산화 방지막 전면에 절연막을 형성하는 단계;
    (e) 상기 절연막, 자연산화 방지막을 순차적으로 패터닝하여 상기 희생 실리콘막 상에 상기 반도체기판에서 활성영역을 한정하는 산화방지 마스크를 형성하는 단계; 및
    (f) 상기 결과물을 산화시켜 상기 반도체기판의 상기 산화방지 마스크가 형성되지 않은 영역에 필드산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 소자분리방법.
  2. 제 1 항에 있어서, 상기 자연산화 방지막은 실리콘-탄소(Si-C)결합막으로 형성하는 것을 특징으로 하는 반도체장치의 소자분리방법.
  3. 제 1 항에 있어서, 상기 실리콘-탄소 결합막은 상기 희생 실리콘막을 형성한 직후 그 전면을 탄소원자를 포함하는 케미컬(chemical)을 사용하여 에치 백하여 형성하는 것을 특징으로 하는 반도체장치의 소자분리방법.
  4. 제 3 항에 있어서, 상기 에치 백은 플라즈마 상태에서 실시하는 것을 특징으로 하는 반도체장치의 소자분리방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 에치 백이 그 두께가 100Å미만이 되도록 실시되는 것을 특징으로 하는 반도체장치의 소자분리방법.
  6. 제 1 항에 있어서, 상기 실리콘-탄소 결합막이 상기 희생 실리콘막을 형성한 직후 그 전면을 탄소원자를 포함하는 케미컬 플라즈마에 소정의 시간동안 노출시켜서 형성되는 것을 특징으로 하는 반도체장치의 소자분리방법.
  7. 제 1 항에 있어서, 상기 절연막이 LPCVD방식으로 형성되는 것을 특징으로 하는 반도체장치의 소자분리방법.
  8. 제 1 항 또는 제 7 항에 있어서, 상기 절연막이 실리콘 질화막으로 형성되는 것을 특징으로 하는 반도체장치의 소자분리방법.
  9. 실리콘막 상에 형성되어 있는 자연 산화방지막 패턴 및
    상기 자연산화 방지막 패턴 상에 형성되어 있는 절연막 패턴으로 이루어진 것을 특징으로 하는 산화방지 마스크.
  10. 제 9 항에 있어서, 상기 자연산화 방지막 패턴이 실리콘-탄소 결합막 패턴인 것을 특징으로 하는 산화방지 마스크.
  11. 제 9 항에 있어서, 상기 절연막 패턴이 LPCVD방식으로 형성된 실리콘 질화막 패턴인 것을 특징으로 하는 산화방지 마스크.
  12. 제 10 항에 있어서, 상기 실리콘-탄소 결합막 패턴이 상기 실리콘막 패턴의 전면을 탄소원자가 포함되어 있는 케미컬을 사용하여 에치 백하여 형성된 막의 패턴인 것을 특징으로 하는 산화방지 마스크.
  13. 제 10 항에 있어서, 상기 실리콘-탄소 결합막 패턴이 상기 실리콘막 패턴의 전면을 탄소원자가 포함된 플라즈마에 상기 실리콘막 패턴의 전면을 소정시간동안 노출시켜 형성된 막의 패턴인 것을 특징으로 하는 산화방지 마스크.
KR1019970006021A 1997-02-26 1997-02-26 반도체장치의 소자분리방법 및 이에 사용하는 마스크 KR100219540B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970006021A KR100219540B1 (ko) 1997-02-26 1997-02-26 반도체장치의 소자분리방법 및 이에 사용하는 마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006021A KR100219540B1 (ko) 1997-02-26 1997-02-26 반도체장치의 소자분리방법 및 이에 사용하는 마스크

Publications (2)

Publication Number Publication Date
KR19980069114A KR19980069114A (ko) 1998-10-26
KR100219540B1 true KR100219540B1 (ko) 1999-09-01

Family

ID=19498060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006021A KR100219540B1 (ko) 1997-02-26 1997-02-26 반도체장치의 소자분리방법 및 이에 사용하는 마스크

Country Status (1)

Country Link
KR (1) KR100219540B1 (ko)

Also Published As

Publication number Publication date
KR19980069114A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
US4333964A (en) Method of making integrated circuits
KR100219540B1 (ko) 반도체장치의 소자분리방법 및 이에 사용하는 마스크
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR0176193B1 (ko) 반도체 장치의 소자 분리 방법
JPH07111288A (ja) 素子分離の形成方法
KR19990003538A (ko) 반도체 소자의 제조방법
KR100196422B1 (ko) 반도체장치의 소자분리 영역의 형성방법
KR100555476B1 (ko) 불휘발성 메모리 소자의 트렌치 소자분리 방법
KR100198632B1 (ko) 반도체 소자의 제조방법
KR100195237B1 (ko) 개선된 트렌치와 로코스 조합형 소자분리방법
KR0180782B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR0167600B1 (ko) 반도체 장치의 소자 분리 방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR100223278B1 (ko) 플래쉬 메모리 셀 제조방법
KR100399944B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR0172302B1 (ko) 반도체 소자 분리 방법
KR100297098B1 (ko) 반도체소자의필드산화막형상방법
KR100216262B1 (ko) 반도체장치의 소자분리방법
KR100227189B1 (ko) 반도체장치의 소자분리방법
KR100220236B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100244297B1 (ko) 반도체소자의 격리막 형성방법
KR19980021206A (ko) 반도체 장치의 소자분리막 형성방법
KR19980053673A (ko) 반도체 소자의 소자 분리막 형성방법
KR19980030410A (ko) 반도체소자의 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee