KR100217221B1 - 고체 칼라 카메라용 신호처리 회로 - Google Patents

고체 칼라 카메라용 신호처리 회로 Download PDF

Info

Publication number
KR100217221B1
KR100217221B1 KR1019900015965A KR900015965A KR100217221B1 KR 100217221 B1 KR100217221 B1 KR 100217221B1 KR 1019900015965 A KR1019900015965 A KR 1019900015965A KR 900015965 A KR900015965 A KR 900015965A KR 100217221 B1 KR100217221 B1 KR 100217221B1
Authority
KR
South Korea
Prior art keywords
signal
output
data
circuit
digital
Prior art date
Application number
KR1019900015965A
Other languages
English (en)
Other versions
KR910008475A (ko
Inventor
다까시 아사이다
Original Assignee
이데이 노부유끼
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1257923A external-priority patent/JPH03120962A/ja
Priority claimed from JP30276289A external-priority patent/JP3202983B2/ja
Application filed by 이데이 노부유끼, 소니 가부시끼가이샤 filed Critical 이데이 노부유끼
Publication of KR910008475A publication Critical patent/KR910008475A/ko
Application granted granted Critical
Publication of KR100217221B1 publication Critical patent/KR100217221B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/82—Camera processing pipelines; Components thereof for controlling camera response irrespective of the scene brightness, e.g. gamma correction
    • H04N23/83—Camera processing pipelines; Components thereof for controlling camera response irrespective of the scene brightness, e.g. gamma correction specially adapted for colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H04N23/13—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths with multiple sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/843—Demosaicing, e.g. interpolating colour pixel values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

공간 옵셋팅을 사용하는 화상부의 각 고체 이미지 센서로부터의 촬상 출력 신호는 디지털 신호 처리에 의해 증대된 화상 상세 신호를 형성하도록 디지트되는 고체 촬상 장치용 신호 처리 회로가 제공된다. 하나의 수평 주사 주기와 동일한 지연 시간을 갖는 최소한 하나의 지연 유니트를 가지는 제1 지연 회로는 고체 이미지 센서로부터 판독된 촬상 출력 신호를 디지트함으로써 얻어진 디지털 출력 신호의 녹색 화상 신호에 상기 언급된 지연 시간을 제공한다. 이 때 신호 합성기는 수직 화상 신호에서 녹색 화상 신호의 대역을 제한하기 위해 제1 합성 회로로 수행된다. 하나의 수평 주사 기간과 동일한 지연 시간을 가지며 최소한 하나의 디지털 지연 유니트를 갖는 제2 지연 회로는 상기 언급된 디지털 출력 신호의 결합된 적색 및 청색 화상 신호 또는 적색 또는 청색 화상 신호의 하나에 상기 언급된 지연 시간을 제공한다. 이 때, 신호 합성기는 수직 방향으로 결합된 적색 및 청색 화상 신호 또는 적색 또는 청색 화상 신호 대역을 제한하기 위해 제2 합성기 유니트에 의해 수행된다. 제1 및 제2 합성 신호의 동일한 양은 디지털 필터 유니트를 통해 수평 상세 신호로 출력되도록 가산 유니트에서 가산된다.

Description

고체 칼라 카메라용 신호처리 회로
제1도는 이산적인 화소 배열을 갖는 통상의 고체 이미지 센서에 의해 출력 촬상 신호의 신호 스펙트럼을 도시한 개략도.
제2도는 본 발명이 적용되어진 3판식 CCD 칼라 텔레비전 카메라를 도시한 블록선도.
제3도는 제2도에서 도시된 칼라 텔레비전 카메라에서 CCD 이미지 센서의 배열 상태를 도시한 개략도.
제4도는 제2도에서 도시된 칼라 텔레비전 카메라의 관련된 CCD 이미지 센서로부터의 각각의 출력 촬상 신호에 대한 신호 스펙트럼도.
제5도는 제2도에서 도시된 칼라 텔레비전 카메라의 신호 처리부의 장치를 도시한 블록선도.
제6도는 제2도에서 도시된 칼라 텔레비전 카메라의 신호 처리부의 다른 실시예에 대한 블록선도.
제7도는 신호 처리부의 보간기에 제공된 디지털 필터의 필터링 특성을 도시한 챠트.
제8도는 신호 처리부의 상세 신호 발생기에 제공된 디지털 필터의 필터링 특성을 도시한 챠트.
제9도는 우수순 보간이 보간부에서 실행되고 기수순 보간이 상세 신호 발생기에서 실행되어지는 경우에 대한 수평 윤곽을 도시한 챠트.
제10도는 우수순 보간이 보간기에서 실행되고 우수순 미분 연산이 상세 신호 발생기에서 실행되어지는 경우에 대한 수평 윤곽 증가 연산을 도시한 챠트.
제11도는 우수순 보간이 보간기에서 수행되고 기수순 미분 연산이 상세 신호 발생기에서 실행되어지는 경우에 대한 수평 윤곽 증가 연산을 도시한 챠트.
제12도는 신호 처리부의 상세 신호 발생기의 구성에 대한 구체적인 실시예를 도시한 블록선도.
제13도는 상세 신호 발생기의 제1 디지털 필터 회로에 대한 등가 블록 구성을 도시한 블록선도.
제14도는 제1 디지털 필터 회로의 필터링 특성을 도시한 챠트.
제15도는 상세 신호 발생기에서 형성된 상세 신호의 주파수 특성을 도시한 개략도.
제16도는 디지털 신호 발생기의 제2 디지털 필터 회로에 대한 등가 블록 구성을 도시한 블록선도.
제17도는 제2 디지털 필터 회로의 필터링 특성을 도시한 챠트.
제18도는 상세 신호 발생기의 제2 디지털 필터 회로에 대한 다른 등가 블록 구성을 도시한 블록 선도.
제19(a)도, 제19(b)도 및 제19(c)도는 제18도에 도시된 제2 디지털 필터 회로에서 제1 내지 제3 필터 블록의 구체적인 구성을 도시하는 블록 다이어그램.
제20(a)도, 제20(b)도, 제20(c)도 및 제20(d)도는 제18도에 도시된 제2 디지털 필터 회로의 대역-제한 동작을 설명하기 위한 챠트.
제21도는 제12도에 도시된 상세 신호 발생기의 제2 코어 회로에 대한 구체적인 블록 구성을 도시하는 블록 다이어그램.
제22도는 제21도에 도시된 제2 코어 회로에 대한 비선형 동작 특성을 도시하는 챠트.
제23도는 제12도에 도시된 상세 신호 발생기의 제2 코어 회로에 대한 또 다른 블록 구성을 도시하는 블록 다이어그램.
제24도는 제23도에 도시된 제2 코어 회로에 대한 비선형 동작 특성을 도시하는 챠트.
제25도는 제2도에 도시된 칼라 텔레비전 카메라 신호 처리부의 상세 신호 발생기에 대한 또 다른 실시예를 도시하는 블록선도.
제26도는 제25도에 도시된 상세 신호 발생의 윤곽 보상 동작을 설명하기 위한 파형도.
제27도는 제2도에 도시된 칼라 텔레비전 카메라 칼라 인코더에 대한 구성을 도시하는 블록선도.
* 도면의 주요부분에 대한 부호의 설명
1 : 촬상 렌즈 2 : 광학 저역 필터
3 : 칼라 분리 필터 7 : 신호 처리기
11 : 상세 신호 발생기 21 : 제1 지연 회로
22 : 제2 지연 회로 23 : 제1 코움 필터
24 : 제2 코움 필터 25 : 혼합기
26 : 제1 디지털 필터 회로 27 : 제2 디지털 필터 회로
[발명의 분야]
본 발명은 영상 신호 발생용의 고체 이미지 센서에서의 촬상 출력 신호를 디지털화하여, 이미지 향상 처리를 행하기 위한 상세 신호(detail signal)를 디지털 신호 처리에 의하여 형성하도록 한 고체 촬상 장치의 신호 처리 회로에 관한 것이다. 특히, 본 발명은 녹색 및 적색 촬상용의 고체 이미지 센서가 화소 반복 피치의 1/2의 공간 옵셋으로 배치되는 소위, 공간 화소 시프팅 또는 옵셋팅의 원리에 따라 촬상부가 배치되는 고체 촬상 장치의 신호 처리 회로에 관한 것이다.
[종래의 기술]
전하 결합 소자(CCD : charge coupled levies)에 의해 형성된 이산적인 화소 구조를 가진 고체 이미지 센서에 의해 촬상부가 구성되는 고체 촬상 장치에 있어서, 상기 고체 이미지 센서 자체가 샘플링계 이므로, 제1도에 사선으로 도시된 바와 같이, 고체 이미지 센서로부터 촬상 출력 신호에 공간 샘플링 주파수(fs)로부터의 앨리어싱 성분(aliasing components)이 혼입하게 되었다.
종래에는 촬상 신호의 베이스밴드 성분의 고 주파수 측을 억압함으로서, 상기 고체 이미지 센서에 의해 샘플링계의 나이퀴스트 조건을 만족시키도록 하여, 촬상 신호의 베이스밴드에 앨리어싱 성분(aliasing components)이 혼입되는 것을 방지하도록 하고 있었다.
칼라 텔레비전 카메라에 있어서, 녹색 화상을 형성하기 위한 고체 이미지 센서와, 적색 및 청색 화소마다 색 코팅 필터가 설치되어 있는 고체 이미지 센서에 의해 3원색 화상이 형성되는 2판식 CCD 촬상 장치 또는 3원색 화상이 개별의 고체 이미지 센서에 의하여 형성되는 3판식 CCD 고체 촬상 형성 장치와 같은 다판식 CCD 촬상 장치가 실용화되어 있다.
또한, 상술한 다판식 CCD 고체 이미지 센서에 있어서 해상도를 개선하기 위한 수법으로서, 녹색 화상을 형성하기 위한 고체 이미지 센서에 관하여 공간 화소 샘플링 주기의 1/2 만큼, 적색 및 청색 화상을 형성하기 위한 고체 이미지 센서가 엇갈리게 배치되도록 한 소위 공간 화소 시프팅 또는 옵셋팅 법이 알려져 있다. 이 공간 옵셋팅 법을 채용함으로서, 아날로그 출력의 다판식 CCD 고체 촬상 장치에 의해서 고체 이미지 센서의 화소 수의 한계를 초과하는 높은 해상도가 실현될 수 있다.
방송국등에서 사용하는 업무용의 디지털 비디오 테이프 레코더에 있어서, 소위, D1/D2 포맷에 대한 규격화가 진행되고 있으며, 그러한 규격화에 적합한 디지털 비디오 관련 기기에 대한 디지털 인터페이스가 칼라 텔레비전 카메라에도 필요하게 되었다. 상기 디지털 비디오 관련 기기에 대한 디지털 인터페이스의 규격화에 있어서, 그 샘플링 레이트는 현재 이용되고 있는 고체 이미지 센서의 샘플링 레이트 fs와 거의 같게 설정되어 있다.
[발명이 해결하려는 과제]
그런데, 상술한 바와 같이, CCD 등의 이산적인 화소 구조를 가지는 고체 이미지 센서를 촬상부에 사용한 고체 촬상 장치에서는 촬상 출력 신호에 대하여 디지털 신호 처리에 의하여, 상기 이미지 향상 처리를 실시하는 경우에, 색 부 반송파 영역에 수직 상세 신호 성분이 혼입하여 크로스 칼라 방해에 의한 화질 열화를 발생한다는 문제점이 있었다.
또한, 최근 텔레비전 카메라 장치등의 촬상 장치에서는 종래의 촬상관에 대신하여, 화상 디바이스에 CCD 등의 고체 촬상 소자가 사용되도록 되고 있다. CCD 등의 고체 촬상 소자는 종래의 촬상관과 비교하여 플레어(flare)나 블루밍(blooming)에 대한 특성이 양호하다. 이 때문에 고체 촬상 소자를 디바이스에 사용한 고체 촬상 장치는 피사체의 매우 밝은 부분까지 충실하게 촬상 하는 것이 가능하다.
그런데, 이러한 고체 촬상 장치에서는 고체 촬상 소자에서 촬상된 피사체가 매우 밝은 부분이 상술하듯이 그대로 고 휘도 레벨의 화상 신호로 됨으로, 고체 촬상 소자에서 출력되는 화상 신호에 상술한 윤곽 보상을 실시하면, 상기 고 휘도 부분이 과도로 강조되어 버리는 화면의 품위를 현저하게 열화시킨다는 결점이 있다. 예를 들면, 해변에 부딪히는 파도의 하얀 물보라에 크로스 칼라를 발생하거나, 염전하에서 차의 프론트 글래스에 비치는 태양의 반사광에 부자연한 검은 테두리가 생기거나 하는 경우가 있다.
[발명의 목적 및 개요]
따라서, 상기 종래의 기술에서의 결점을 감안하여, 본 발명의 목적은 크로스 칼라 간섭의 위험이 최소가 되어 여러 칼라 화상 신호의 화상 증대가 최적으로 되게 수평 상세 신호가 발생될 수 있는 고체 이미지 센서의 신호 처리 회로를 제공하는데 있다.
본 발명의 또한 목적은 상세 신호에 포함되어 있는 앨리어싱 성분이 제거될 수 있고, 수평 상세 신호가 색 부 반송파 주파수 영역에 혼입되는 결과로 인한 크로스-칼라 간섭이 발생될 수 없는 고체 촬상 장치용 신호 처리 회로를 제공하는데 있다.
또한, 본 발명의 목적은 촬상 출력 신호의 디지털 신호 처리에 의해 감마 보상이나 화상 증대가 앨리어싱 성분 또는 크로스-칼라 간섭에 기인하는 화질 저감 없이 만족스럽게 실행될 수 있는 장치로서 공간 옵셋팅 법에 따라 구성된 촬상부가 설치되어 있는 고체 촬상 장치를 제공하는데 있다.
본 발명의 또한 목적은 fs와 같은 샘플링 레이트에서 고체 이미지 센서로부터 판독된 출력 화상 신호가 2fs와 같은 클록 레이트에서 화상 증대되도록 되어 있는 고체 촬상 장치용 신호 처리 회로를 제공하는데 있다.
또한, 본 발명의 목적은 fs와 같은 클록 레이트에서 화상 증대에 의해 처리된 디지털 출력 신호가 감마 보정에 의해 만족스럽게 처리될 수 있는 고체 촬상 장치용 신호 처리 회로를 제공하는데 있다.
본 발명의 다른 목적은 상세 신호를 보간 및 발생하기 위한 디지털 필터가 fs와 동일한 주파수에서 영점을 갖으며, 영점의 동일수의 기수 및 우수를 갖도록 선택되어진 고체 촬상 장치용 신호처리 회로를 제공하는데 있다.
본 발명의 다른 목적은 촬상 환경의 변화에 대응하기 위한 최적 화상 증대를 제공하는데 있다.
본 발명의 또 다른 목적은 촬상부에서 발생된 출력 촬상 신호로 형성된 상세 신호가 소정의 레벨에 대하여 보다 포지티브적이며 보다 네가티브적인 측의 레벨에 대한 압축 특성이 독립적으로 설정될 수 있는 비선형 연산 동작될 수 있는 고체 촬상 장치용 신호 처리 회로를 제공하는데 있다.
본 발명의 또 다른 목적은 입력 상세 신호가 비선형 연산 동작에 의해 소정의 레벨에서 클립될 수 있는 고체 촬상 장치용 신호 처리 회로를 제공하는데 있다.
본 발명의 다른 목적은 앨리어싱 성분이 없는 광역 상세 신호가 출력 촬상 신호에서 발생될 수 있는 고체 촬상 장치용 신호처리 회로를 제공하는데 있다.
본 발명의 다른 목적은 수직 상세 신호가 수직 상세 신호 성분이 색 부 반송파 주파수의 영역내로 혼입되지 않도록 하기 위하여 출력되어지기 전에 수평 방향으로 대역 제한되어진 고체 촬상 장치용 신호처리 회로를 제공하는데 있다.
[과제를 해결하기 위한 수단]
본 발명은 상술한 목적을 달성하기 위하여, 적색, 녹색 및 청색 화상용의 제1, 제2 및 제3 고체 이미지 센서를 각각 가지며, 상기 녹색 화상용의 고체 이미지 센서가 적색 및 청색 화상용의 고체 이미지 센서에 대하여 화소 피치를 1/2 만큼 공간 시프트로 배열되는, 고체 칼라 카메라용 신호 처리 회로에 있어서, 샘플링 레이트(fs)와 같은 클록 레이트에서 상기 제1, 제2 및 제3 고체 이미지 센서로부터 판독된 출력 신호를 디지털화하는 아날로그/디지털 변환 수단과, 하나의 수평 주기의 지연 시간을 갖는 적어도 하나의 디지털 지연 회로를 갖고, 상기 디지털화된 녹색 신호를 공급받으며, 다수의 출력 신호를 발생하는 제1 지연 수단과, 하나의 수평 주기의 지연 시간을 갖는 적어도 하나의 디지털 지연 회로를 갖고, 디지털화된 적색 및 청색 신호 중 적어도 하나를 공급받으며, 다수의 출력 신호를 발생하는 제2 지연 수단과, 상기 제1 지연 수단으로부터 다수의 출력 신호를 합성하여, 수직 방향으로 그 출력의 대역 폭이 제한되는, 제1 합성 수단과, 상기 제2 지연 수단으로부터 다수의 출력 신호를 합성하여, 수직 방향으로 그 출력의 대역 폭이 제한되는, 제2 합성 수단과, 상기 제1 및 제2 합성 수단의 출력을 동일하게 부가하는 가산 수단과, 상기 가산 수단의 출력을 공급받아, 수평 상세 신호를 발생하는 디지털 필터 수단을 포함하는 고체 칼라 카메라용 신호 처리 회로를 특징으로 하는 것이다.
또한, 적색, 녹색 및 청색 화상용의 제1, 제2 및 제3 고체 이미지 센서를 각각 가지며, 녹색 화상용 고체 이미지 센서가 적색 및 녹색 화상용의 고체 이미지 센서에 대해 화소 피치를 1/2 만큼 공간 시프트로 배열되는 고체 촬상 장치용의 신호 처리 회로에 있어서, 상기 샘플링 레이트 fs과 동일한 클록 레이트에서 제1, 제2 및 제3 고체 이미지 센서로부터 판독한 출력 신호를 디지털화시키는 아날로그/디지털 변환 수단과, 하나의 수평 주사 기간과 동일한 정도로 지연 시간을 갖는 디지털 지연 회로를 구비하고 상기 아날로그/디지털 변환 수단의 디지털 출력 신호로부터 수직 상세 신호를 발생시키는 수직 상세 신호 발생 수단과, 녹색 및 적색 촬상 신호, 청색 촬상 신호 또는 상기 양쪽의 신호의 합성 신호의 동일양을 가산하는 가산 수단으로서, 상기 녹색, 적색 및 청색 신호는 아날로그/디지털 변환 수단으로부터의 디지털 출력 신호인, 가산 수단과, 상기 수직 상세 신호 발생 수단의 출력을 공급받는 디지털 저역-통과 필터와, 상기 가산 수단의 출력을 공급받고, 상기 신호의 적어도 소정의 대역을 통과하는 특성을 갖는 디지털 필터 수단을 구비하며, 상기 가산 수단, 수직 상세 신호 발생 수단 및 상기 디지털 저역 통과 필터는 상기 샘플링 레이트 fs와 같은 처리 레이트에서 동작하고, 상기 디지털 필터 수단은 샘플링 레이트 fs의 2배인 처리 레이트 2fs에서 동작하는 고체 촬상 장치용의 신호 처리 회로를 특징으로 하는 것이다.
[기술적 작용]
본 발명에 관한 고체 촬상 장치의 신호 처리 회로에서는 영상 신호 발생용의 고체 이미지 센서에서의 촬상 출력 신호를 아날로그 디지털 변환 수단에 의하여 디지털화한 디지털 출력 신호에 대하여, 지연 시간이 약 1 수평 주사기간과 같은 디지털 지연 수단을 적어도 1개 포함하는 수직 상세 신호 발생 수단에서, 상기 지연 수단에 의한 복수의 출력 신호를 합성하여 수직 상세 신호를 형성한다.
그리고, 복합 칼라 영상 신호의 색 부 반송파의 근처에 적어도 2개 이상의 영점을 가지는 특성의 디지털 저역 통과 필터에 의하여 상기 수직 상세 신호 발생 수단에서의 수직 상세 신호를 수평 방향으로 대역 제한한다.
또한, 본 발명에 관한 영상 신호 처리 회로에서는 고체 촬상 소자에서 출력되는 아날로그 화상 신호를 아날로그-디지털 변환 수단에서 디지털화하여 보상 신호 형성 수단과 검출 수단으로 보낸다. 상기 보상 신호 형성 수단은 예를 들면, 상술한 영상 신호 처리 회로와 마찬가지로 시간차를 지닌 화상 신호를 연산 처리하는 것에 의하여 상기 화상 신호에서 윤곽 보상 신호를 형성한다. 이 윤곽 보상 신호는 상기 화상 신호의 수평 윤곽부와 수직 윤곽부의 양쪽에 대한 것이 바람직하지만, 수평 윤곽부와 수직 윤곽부의 어느 쪽인가 한쪽에 대한 것으로도 좋다. 한편, 상기 검출 수단은 저 휘도 부분과 마찬가지로 윤곽 보상을 하면, 과도한 강조가 되어 버리는 고 휘도 부분을 상기 디지털화된 화상 신호의 휘도 성분 레벨이 소정 레벨 이상의 기간을 검출함으로서 검지하여, 그 검출 신호를 보상 제어 신호 발생 수단으로 보낸다. 이 보상 제어 신호 발생 수단은 윤곽 보상이 실시되는 부분을 고려하여, 상기 검출 수단에서의 검출 신호로서 나타내는 기간을 포함하는 소정 기간을 나타내는 보상 제어 신호를 발생한다. 보상 신호 억압 수단은 이 보상 제어 신호에 따라 상기 윤곽 보상 신호를 억압한다. 그리고, 합성 수단에서 상기 신호 억압 수단을 거쳐 상기 윤곽 보상 신호 형성 수단에서 부여된 윤곽 보상 신호를 화상 신호로 합성함으로서, 과도로 윤곽 보상된 화상 신호를 얻는다.
[실시예]
도면을 참고하면, 본 발명에 따른 고체 촬상 장치 신호 처리 회로에 대한 양호한 도해적인 실시예가 상세하게 설명되어 있다.
제2도는 본 발명에 제공된 3판식 CCD 고체 촬상 장치의 칼라 텔레비전 카메라를 도시하며 광학 저역 필터(2)에 의해 촬상 렌즈(1)로부터 입사되는 화상 광 Li은 칼라 분리 필터(3)에 의해 3판식 제1 칼라 광 성분으로 분리되며, 즉, 3판식 CCD 이미지 센서(4R, 4G) 및 (4B)상에서 피사체 화상의 3판식 칼라 화상을 그리기 위한, 적(R), 녹(G) 및 청(B)색 칼라 광 성분이 된다.
본 실시예에서, 3판식 CCD 이미지 센서(4R, 4G) 및 (4B)는 칼라 텔레비전 카메라의 화상 부분을 구성하며 상기 적색 칼라 화상을 형성하기 위한 CCD 이미지 센서(4R)와 청색 칼라 화상을 형성하기 위한 CCD 이미지 센서(4B)가 녹색 칼라 화상을 형성하기 위한 CCD 이미지 센서(4G)에 따라 공간 샘플링 주기 τs의 1/2만큼 옵셋 되도록 공간 화소 오프세팅의 특성하에 정렬된다. 상기 3판식 CCD 이미지 센서(4R, 4G) 및 (4B)는 도시하지는 않았으나, CCD 구동 회로에 의해 구동되며, 결과적으로 상기 화소의 화상 충전은 칼라 부 반송파 주파수 fsc의 4배 또는 4fsc와 동일한 샘플링 주파수를 가지는 판독 클록에 의해 판독된다.
3판식 CCD 이미지 센서(4R, 4G) 및 (4B)에 따라, 공간 화소 옵셋팅 특성하에서 동작하며 한편으로 녹색 칼라 화상용 CCD 이미지 센서(4G)와 다른 한편으로 적색 및 청색 칼라 화상을 형성하기 위한 CCD 이미지 센서(4R) 및 (4G)는 서로 τs/2 만큼의 오프셋 위치에서 3판식 칼라 피사체 화상의 공간 샘플링을 수행한다. 이 수단에서, 상기 촬상 출력 신호 SR*, SG*, SB*는 상기 CCD 이미지 센서(4G)에 의한 녹색 촬상 출력 신호 SG*의 샘플링 주파수 성분은 공간 스펙트럼 성분을 도시하는 제4도에 도시와 같이, 상기 CCD 이미지 센서(4R) 및 (4B)에 의한 적색 칼라 촬상 출력 신호 SR*및 청색 칼라 촬상 출력 신호 SB*의 샘플링 주파수 성분에 따라 반대 위상이 되는 방법으로 CCD 이미지 센서(4R, 4G) 및 (4B)로부터 판독된다.
상기 촬상 출력 신호 SR*, SG*및 SB*는 상기 샘플링 주파수 fs의 판독 클록 또는 4fsc에 의해 CCD 이미지 센서(4R, 4G) 및 (4B)로부터 판독되며, 버퍼 증폭기(5R, 5G) 및 (5B)에 의해 각각의 아날로그/디지털 변환기(A/D 변환기)에 공급된다.
이들 A/D 변환기(6R, 6G) 및 (6B)는 촬상 출력 신호 SR*, SG*및 SB*의 샘플링 비와 동일한 클록비 fs를 가지는 클록을 공급하며, 상기 CCD 이미지 센서(4R, 4G) 및 (4B)의 판독 클록과 동일한 클록 레이트 또는 4fsc가 된다. 상기 A/D 변환기(6R, 6G) 및 (6B)는 제4도에 도시된 촬상 출력 신호 SR*, SG*및 SB*의 스펙트럼과 같은 출력 스펙트럼을 가지는 칼라 데이터 DR*, DG*및 DB*를 형성하기 위해 클록비 fs 또는 4fsc 에서 촬상 출력 신호 SR*, SG*및 SB*를 직접 디지트화한다.
상기 A/D 변환기(6R, 6G) 및 (6B)에 의해 발생된 칼라 데이터 DR*, DG*및 DB*는 신호 처리기(7)에 전송된다.
신호 처리기(7)는 제5도에서 보이는 것처럼 구성되는데 A/D 변환기(6R)로 부터의 적색 데이터 및 A/D 변환기(6G)로부터의 녹색 데이터 DG*가 공급되는 상세 신호 발생기(11), 지연회로(12R), (12G) 및 (12B)를 통해 A/D 변환기(6R), (6G) 및 (6B)로부터의 3원색 데이터 DR*, DG*및 DB*가 공급되는 보간기(13R), (13G) 및 (13B), 보간기(13R), (13G) 및 (13B)로부터 미리 보간된 3원색 데이터 DR**, DG**및 DB**및 상세 신호 발생기(11)로부터의 상세 신호 DIE**가 공급되는 가산점(summing point) 또는 회로(14R), (14G) 및 (14B), 그리고 가산점(14R), (14G) 및 (14B)로부터의 가산 출력이 공급되는 감마 보정 회로(15R), (15G) 및 (15B)에 의해 그 구체적 구성을 보여주고 있다.
신호 처리기(7)의 보간기(13R), (13G) 및 (13B)는 클록 레이트(clock rate) fs의 두배인 8fsc와 같은 클록 레이트 2fs의 3원색 데이터 DR**, DG**및 DB**를 형성하기 위해 A/D 변환기(6R), (6G) 및 (6B)로부터 나오는 4fsc와 같은 클록 레이트 fs의 3원색 데이터 DR*, DG*및 DB*를 보간한다. 보간기(13R), (13G) 및 (13B)는 2fs 와 같은 클록 레이트의 3원색 데이터 DR**, DG**및 DB**를 가산점(14R), (14G) 및 (14B)에 전송한다.
디지털 신호 발생기(11)는 클록 레이트 2fs 에서 멀티플렉스한 후 A/D 변환기(6G)로부터 나오는 fs 주파수의 녹색 데이터 DG*와 A/D 변환기(6R)로부터 나오는 fs 주파수의 적색 데이터 DR*의 동일한 양을 합하기 위한 가산 수단과 가산 수단에 의한 가산을 미분하기 위한 디지털 필터로서 구성된다. 상세 신호 발생기(11)는 디지털 필터에 의한 차동 출력을 포함하는 상세 신호 DIE**를 가산점(14R), (14G) 및 (14B)에 전송한다.
이들 가산점(14R), (14G) 및 (14B)은, 3원색 데이터 DR**, DG**및 DB**화상 증대를 위해 상세 신호 발생기(11)로부터 나오는 상세 신호 DIE**를 보간기(13R), (13G) 및 (13B)로부터 나오는 3원색 데이터 DR**, DG**및 DB**에 합한다. 화상이 증대된 3원 데이터 DR**, DG**및 DB**는 각각 감마 보정 회로(15R), (15G) 및 (15B)에 공급된다.
감마 보정 회로(15R), (15G) 및 (15B)는 2fs 레이트로 감마 보정된 색 데이터 DR**, DG**및 DB**를 출력하기 위해, 가산 회로(14R), (14G) 및 (14B)에 의한 화상이 개선된 3원색 데이터 DR**, DG**및 DB**를 감마 보정에 의해 처리하기 위해 클록 레이트 2fs에서 동작한다.
화상부가 공간 옵셋 법에 따라 만들어진 칼라 텔레비전 카메라는 촬상 출력이나 상세 신호를 색 부 반송파 주파수 영역에 혼입하는데 포함된 일련 성분에 기인한 크로스 칼라 간섭을 받는다. 그러나, 2fs 레이트의 수평 상세 신호 IEH는, 클록 레이트 2fs로 멀티플렉스한 후 A/D 변환기(6G)로부터 나오는 fs 주파수의 녹색 데이터 DG*및 A/D 변환기(6R)로부터 나오는 fs 주파수의 적색 데이터 DR의 동일한 양을 합하고 합 출력을 미분함으로써 형성되는데, 1차 반송파 성분은 동일한 양 합성에 의해 상쇄된다. 이와 같이, 일련 왜곡이 없는 광범위한 수평 상세 신호 IEH 는 상세 신호 발생기(11)에서 발생될 수 있다. 가산 회로(14R), (14G) 및 (14B)는 상세 신호 발생기(11)로부터 나오는 2fs 레이트 수평 상세 신호 IEH 를 포함하는 상세 신호 DIE**를, 고해상도의 화상 증대에 의해 3원색 데이터 DR**, DG**및 DB**를 처리하기 위해 보간기(13R), (13G) 및 (13B)로부터 나오는 2fs 레이트의 3원색 데이터 DR**, DG**및 DB**에 합한다. 가산 회로(14R), (14G) 및 (14B)에 의해 이미 화상이 증대된 3원색 데이터 DR**, DG**및 DB**가 전송되는 감마 보정 회로(15R), (15G) 및 (15B)는, 고해상도의 화상 증대에 의해 3원색 데이터 DR**, DG**및 DB**를 처리하기 위해 클록 레이트 2fs에서 동작한다.
녹색 화상 신호 및 적색 화상 신호의 동일한 양을 합하는 대신, 상세 신호 발생기(11)는 녹색 화상 신호와 적색 화상 신호의 동일한 양을 합하거나 적색 및 청색 화상 신호의 합성 신호와 녹색 화상 신호를 합할 수도 있는데, 이것에 의해 1차 반송파 부분은 일련 왜곡이 없는 광범위한 수평 상세 신호를 형성하기 위해 상쇄된다.
신호 처리기(7)는 또한, 제6도에서 보이는 것처럼, 보간기(13R), (13G) 및 (13B)의 위쪽에는 클록 레이트 fs에서 동작하는 제1 감마 보정 회로(17R), (17G) 및 (17B)와, 상세 신호 발생기(11)의 아래쪽에는 클록 레이트 2fs로 동작하는 제2 감마 보정 회로(18)가 제공된다.
제1 감마 보정 회로(17R), (17G) 및 (17B)는 감마 보정에 의해 fs-주파수의 3원색 데이터 DR**, DG**및 DB**를 처리하여 감마 보정된 3원색 데이터 DR*, DG*및 DB*를 보간기(13R), (13G) 및 (13B)에 전송하기 위해 클록 레이트 fs에서 동작한다. 보간기(13R), (13G) 및 (13B)는, 가산회로(14R), (14G) 및 (14B)에 각각 공급되는 2fs 레이트의 3원색 데이터 DR**, DG**및 DB**를 형성하기 위해 제1 감마 보정 회로(17R), (17G) 및 (17B)로부터 나오는 감마 보정된 3원색 데이터 DR*, DG*및 DB*를 보간한다. 제2 감마 보정 회로(18)는, 감마 보정된 상세 신호 DIE**를 가산 회로(14R), (14G) 및 (14B)에 전송하면서, 상세 신호 발생기(11)로부터 나오는 2fs 레이트 상세 신호 DIE**를 감마 보정하기 위해 2fs 클록 레이트에서 동작한다. 가산 회로(14R, 14G 및 14B)는 제2 감마 보정 회로를 거쳐 상세 신호 발생기(11) 로부터 공급되는 감마 보정된 2fs 레이트의 상세 신호 DIE**를 보간기(13R, 13G 및 13B)를 거쳐 제1 감마 보정 회로(17R, 17G 및 17B)로부터 공급되는 감마 보정된 2fs 레이트의 3원색 신호 DR**, DG**및 DB**에 합하여 화상 증대 동작을 실행한다.
감마 보정되고 고해상도로 화상이 증대된 2fs 레이트의 3원색 데이터 DR**, DG**및 DB**는 전술한 신호 처리기(7)에 의해 유사하게 얻어질 수 있다.
본 실시예에 있어서, 보간기(13R, 13G, 13B) 각각은 클록 레이트 fs의 두배인 클록 레이트 2fs 또는 8fsc로 fs 레이트의 3원색 데이터 DR*, DG*및 DB*상에서 동작하는 디지털 필터를 포함하며, 상기 필터는 필터 특성 H(z)IPM,
을 가지며, 제7도에 도시된 바와 같이 적어도 하나의 영(0)점을 갖는데, z는 2fs 레이트의 단위 지연이다. 상세 신호 발생기(11)에 있어, 디지털 필터는 제8도에 도시된 바와 같이 적어도 하나의 영점을 갖고 균등성 및 비균등성에 관하여 보간기(13R, 13G, 13B)의 디지털 필터의 차수 m와 동일한 차수 n를 갖는 필터 특성 H(z)IEHn을 가산 수단에 의한 가산 출력에 제공함으로서 가산 수단으로부터의 가산 출력을 미분한다.
상세 신호 발생기(11) 및 보간부(13R, 13G, 13B)의 디지털 필터의 차수 m 및 n가 균등성 및 비균등성에 관하여 일치하지 않는다면, 보간기(13R, 13G, 13B)에서의 보간을 위한 디지털 필터에 의한 그를 지연은 상세 신호 발생기(11)에서 상세 신호 발생을 위한 미분 디지털 필터에 의한 그룹 지연에 대해 벗어나게 되어 그 결과 상세 신호를 보간된 신호에 가한다 할지라도 만족스러운 화상 증진은 달성될 수 없다는 것을 알 수 있다. 예를 들어, 신호 보간기(13R, 13G, 13B) 에서 우수차(2차) 보간이 행해지고, 상세 신호 발생기(11)에서 기수차(1차) 미분이 행해지면, 2fs 레이트의 녹색 데이터 DG**를 적색 데이터 DR**와 가산하여 얻어지고, 그 다음 제9도에 도시된 바와 같은 1/(2fs)의 위상차를 가진 fs 레이트의 녹색 데이터 DG*및 적색 데이터 DR*의 2차 보간에 의해 얻어지는 휘도 데이터 Y**의 그룹 지연의 중심은 제9도에 도시된 PGPY 위치에 있는 반면, 2fs 레이트의 클록 레이트 신호 D(G+R)**를 1차 미분하여 얻고 그 다음 2fs 클록 레이트로 멀티플렉싱 한 후 동일양의 fs 레이트 녹색 데이터 DG*및 적색 데이터 DR*를 가산하여 얻어지는 수평 상세 신호 IEH**의 그룹 지연의 중심은 PGPIEH에 도시된 것처럼 휘도 데이터 Y**의 그룹 지연의 중심 PGPY에 비해 1/(4fs)만큼 벗어나 있어서, 휘도 데이터 Y**를 수평 상세 신호 IEH**와 조합하여 얻어진 수평 윤곽 보상된 휘도 데이터 YIEH**의 파형은 점 대칭적이 아니다.
반대로, 본 신호 처리 회로에서 상세 신호 발생기(11) 및 보간기(13R, 13G, 13B)의 디지털 필터의 차수는 균등성 및 비균등성에 관해 서로 일치하므로, 보간 디지털 필터에 의한 그룹 지연은 디지털 신호 발생에 적합한 미분 디지털 필터에 의한 그룹 지연과 일치하여서, 미리 보간된 신호에 상세 신호를 가하여도 만족스런 화상 증대가 달성된다.
보간기(13R, 13G, 13B)에서 우수차(2차)보간이 행해지고, 상세 신호 발생기(11)에서 우수차(0차) 미분이 행해지면, 2fs 레이트의 녹색 데이터 DG*및 적색 데이터 DR**를 가산하여 얻고 그 다음 제10도에 도시된 바와 같은 1/(2fs)의 위상차를 가진 fs 레이트의 녹색 및 적색 데이터 DG*및 DR*를 보간하여 얻어지는 휘도 데이터 Y**의 그룹 지연의 중심은 제10도의 위치 PGPY에 있는 반면, 2fs 클록 레이트 신호 D(G+R)**를 0 차 미분하여 얻고 그 다음 2fs 클록 레이트로 멀티플렉싱 한 후 동일양의 fs 레이트의 녹색 및 적색 데이터 DG*및 DR*를 가하여 얻어지는 수평 상세 신호 IEH**의 그룹 지연의 중심은 제10도의 PGPIEH에 도시된 것처럼 휘도 데이터 Y**의 그룹 지연의 중심 PGPY과 일치하므로, 휘도 데이터 Y**를 수평 상세 신호 IEH**와 조합하여 얻어지는 수평 윤곽 보상된 휘도 데이터 DIEH**의 파형은 그룹 지연의 중심의 위상에 대해 점 대칭적이다.
만일, 보간기 13R, 13G 및 13B 에서 기수차(제1차) 보간이 실행되고 그리고 상세 신호 발생(11)에서 기수차(제1차) 미분이 실행되면, 1/(2fs)의 위상차를 갖는 fs 레이트의 녹색 및 적색 데이터 DG*및 DR*의 제1차 보간으로 얻어지는 2fs 레이트의 녹색 및 적색 데이터 DG**및 DR**를 제11도에 보인 바와 같이 가산함으로서 그 결과 얻어지는 그룹 지연의 휘도 데이터 Y**의 중심은 제11도에서 PGPY로 보인 위치에 놓이게 되는 반면, 2fs의 클록 레이트로 멀티플렉싱 한 후 녹색 및 적색 데이터 DG*및 DR*의 동등량을 가산함으로써 얻어지는 2fs 레이트의 신호 D(G+R)**의 1차 미분을 통해 그 결과 얻어지는 수평 상세 신호 IEH**의 그룹 지연의 중심은 제11도에서 PGPIEH로 보인 바와 같이 휘도 데이터 Y**의 그룹 지연 PGPY의 중심과 일치하게 된다. 따라서, 휘도 데이터 Y**와 수평 상세 신호 IEH**를 가산함으로써 얻어지는 수평 윤곽 보상 휘도 데이터 YIEH는 상기 그룹 지연 중심의 위상과 점대칭을 이루는 파형을 갖는다.
제12도는 상세 신호 발생기(11)의 구조를 보인 것으로써, 이 상세 신호 발생기(11)는 A/D 변환기 6G 로부터 나오는 입력 데이터 GIN으로서 녹색 데이터 DG*인가되는 제1 지연 회로(21)와 그리고 A/D 변환기 6R 로부터 나오는 입력 데이터 RIN으로서 적색 데이터 DR*가 인가되는 제2 지연 회로(22)를 구비한다.
제1 지연 회로(21)는 D형 플립플롭 또는 메모리와 같은 디지털 지연 수단을 이용하여 1 수평 주사 주기 1H 와 동등한 시간 지연을 입력 신호에 제공하는 두개의 1H 지연 회로(21a, 21b)가 직렬 연결되어 구성된다. 제1 지연 회로(21)는 0H 지연 출력 GIN과 1H 지연 출력 GIHDL및 A/D 변환기 6G 로부터 나오는 녹색 입력 데이터 GN 의 2H 지연 출력 G2HDL을 제1 코움 필터(23)에 전송함과 아울러, 제5도의 지연 회로 12G 를 통해 1H 지연 출력을 보간기(13)에 공급한다.
마찬가지로, 제2 지연 회로(22)는 D형 플립플롭 또는 메모리와 같은 디지털 지연 수단을 이용하여 1 수평 주사 주기 1H와 동등한 지연 시간을 입력 신호에 제공하는 두개의 1H 지연 회로(22a, 22b)가 직렬 연결되어 구성된다. 제2 지연 회로(22)는 0H 지연 출력 RIN과 1H 지연 출력 R1HDL및 A/D 변환기 6G 로부터 나오는 적색 입력 데이터의 2H 지연 출력 R2HDL을 코움 필터(24)에 전송함과 아울러 지연 회로 12R 을 통해 1H 기연 출력을 보간기 13R에 공급한다.
A/D 변환기 6G 로부터 제1 지연 회로(21)에 공급되는 녹색 입력 데이터 G 을 공급받는 제1 코움 필터(23)는 다음값을 갖는 필터 출력 GH, GV 및 DG 를 상기한 3개의 지연 출력 GIN, G1NDL및 G2HDL을 토대로 하여 혼합기(25)에 제공한다. 즉,
다른 한편으로, A/D 변환기 6R 로부터 제2 지연 회로(22)에 공급되는 적색 입력 데이터 RIN을 공급받는 제2 코움 필터(24)는 다음값을 갖는 필터 출력 RH, RV 및 DR 을 제2 지연 회로(22)로부터 나오는 상기한 3개의 지연 출력 GIN, G1NDL및 G2HDL을 토대로 하여 제공한다.
제1 코움 필터(23)로부터 나오는 필터 출력 GH, GV 및 DG 와 제2 코움 필터(24)로부터 나오는 필터 출력 RH, RV 및 DR 을 공급받는 혼합기(25)는 다음과 같은 결합 출력 IEH' 와 IEV' 및 LEV 를 출력시킨다. 즉,
혼합기(25)로부터 나오는 결합 출력 IEH' 는 2fs 의 클록 레이트를 멀티플렉싱한후 제1 코움 필터(23)로부터 나오는 필터 출력 GH 와 제2 코움 필터(24)로부터 나오는 필터 출력 RH 의 동등한 양을 가산함으로써 얻어지는 2fs 레이트의 수평 상세 신호로서 제1 디지털 필터 회로(26)에 공급된다.
촬상부가 공간 옵셋팅(spatial offsetting) 원리에 따라 구성되는 상기 서술된 칼라 텔레비전 카메라에 대하여, 제1 코움(comb) 필터(22)로부터 나온 필터 출력 GH 및 제2 코움 필터(24)로부터 나온 필터 출력 RH 는 A/D 변환기 6R 및 6G로 부터 적색 및 녹색 데이터 DR*및 DG*을 공급받는 상세 신호 발생기(11)의 혼합기(25)에서 동일한 양으로 모두 합성되며, 그것에 의해 1차 반송파 성분은 취소되고 앨리어싱(aliasing) 왜곡이 없는 광범위한 수평 상세 신호 IEH'가 발생된다.
다른 한편으로, 제1 코움 필터(23)로부터 나온 필터 출력 GV 및 제2 코움 필터(24)로부터 나온 필터 출력 RV 를 1 : α 의 비로 혼합기(25)에서 합성함으로서 얻어진 상기 언급된 코움된 신호 IEV'는 수직 상세 신호로서 제2 디지털 회로(27)에 공급된다.
제1 코움 필터(23)로부터 나온 필터 출력 GH 또는 DG 및 제2 코움 필터(24)로부터 나온 필터 출력 RH 또는 DR을 1 : β의 비로 혼합기(25)에서 합성함으로써 얻어진 상기 언급된 코움 출력 LEV는 기준 신호로서 기준 종속 신호 발생기(28)에 공급된다.
2fs 레이트 수평 상세 신호로서 혼합기 회로(25)로부터 상기 언급된 코움 출력 IEH'에 공급되는 상기 언급된 제1 디지털 필터 회로(26)는 fs에서 적어도 두 개 이상의 우수 영점을 갖는 바이패스 필터링 특성을 갖고 2fs 레이트의 수평 상세 신호를 발생한다.
전달함수 H2(z) (17)로 표시된 제2필터블록(42)
전달함수 H3(z) (18)로 표시된 제3필터블록(43)
전달함수 H4(z) (19)로 표시된 제4필터블록,
가중계수 ap, β1, β2및 β3를 제공하는 계수 회로(45 내지 48) 및 계수 회로(45 내지 48)의 출력을 합성하는 합성 회로(49)에 의하여 제13도에 도시된 블록 구조와 동일한 제1 디지털 필터(26)가 구성된다.
제1 디지털 필터 회로(26)는 처리 레이트 2fs에서 동작함으로서, 제14도에 도시된 필터링 특성을 아래와 같이 도시된 필터 출력 IEH 및 AP를 형성시키기 위한 혼합기(25)로부터 코움된 출력 IEH'에 제공한다.
혼합기(25)로부터 나온 코움된 출력은 제1 코움 필터(23)로부터 나온 필터 출력 GH 및 제2 코움 필터(24)로부터 나온 필터 출력 RH의 조합이고 제15도에 도시된 2차원 주파수 공간에 대한 수직 방향으로 코움 필터(23, 24)에 의해 대역 제한(band-limit)된다. 복합 칼라 화상 신호의 색 부 반송파 fsc 근처 fs에서 적어도 두개의 영점과 함께 바이패스 필터링 특성을 갖는 제1 디지털 필터 회로(26)에 의하여 수평 방향으로 코움된 출력 IEH'를 대역 제한함으로써 얻어진 수평 상세 신호 IEH는 제15도에 도시된 2차원 주파수 공간에 대한 색 부 반송파 SC(fsc, 1/4)의 영역에서 단지 소량의 불필요한 누설 성분을 포함하고 크로스-칼라 간섭 없이 고화질의 수평 윤곽(contour) 증대 동작을 한다.
제1 디지털 필터 출력(26)에 의한 필터 출력 IEH는 수평 상세 신호로서 합성 회로(29)에 공급되며, 한편 필터 출력 AP은 비선형 동작을 수행하는 제1 코어(core) 회로(3)에 의하여 합성 회로(34)에 공급된다.
제16도에 그 등가 블록도가 도시되어 있는 제2 디지털 필터(27)는, 혼합기(25)로 부터의 수직 상세 신호 IEV'에 전달 함수 H1(z) (22)를 제공하는 제1 필터 블록(51)과,
제1 필터 블록(51)으로부터 필터출력 신호나 스위칭 필터 특성에 대한 수직 상세 신호 IEV' 를 선택하기 위한 제1 스위칭 회로 블록(52)과, 제1 스위칭 회로 블록(52)으로부터의 제1 선택 출력 신호에 전달 함수 H2(z) (23)를 제공하는 제2 필터 블록(53)과,
제2 필터 블록(53)으로부터의 제1 필터 출력 신호나 스위칭 필터링 특성에 대한 제1 선택 출력 신호를 선택하기 저한 제2 스위칭 회로 블록(54)과, 제2 스위칭 회로 블록(54)으로부터의 제2 선택 출력 신호를 가중 계수 a로 승산하기 위한 계수(coefficient) 회로(55)와, 상기 계수 회로(55)로부터의 출력 신호에 전달 함수 H3(z) (24)를 제공하는 제3 필터 블록(56),
으로 구성되어 있다.
제2 디지털 필터 회로(27)는 상술한 코움 필터(23), (24)에 의하여,
인 필터 특성 H(z)이 부여된 fs의 클록 레이트의 상기 수직 상세 신호(IEV')에 대하여, fs의 처리 주파수로서 동작하여, 제17도에 실선으로 도시된 바와 같이, fsc에 영점을 가지는 필터 특성 H1(z)와, 2fsc에 영점을 가지는 필터 특성 H2(z)을 부여하여 동 도면 중에 실선으로 도시된 바와 같이, 전달 함수 H0(z)
의 수직 상세 신호(IEV)를 형성하고, 이 수직 상세 신호(IEV)를 상기 가산 회로(29)에 공급한다.
상기 수직 상세 신호 IEV'는 상기 제1 코움 필터(23)로부터의 필터 출력 GV과, 상기 제2 코움 필터(24)로부터의 필터 출력 RV을 가산 합성한 것이며, 상기 각 코움 필터(23), (24)에 의하여, 상기 제15도의 2차원 주파수 공간에서 수직 방향으로 대역 제한되어 있다. 복합 칼라 화상 신호의 색 부 반송파 주파수 fsc 근처에 2개 또는 그 이상의 영점을 가진 제2 디지털 필터 회로(27)에서 수평 방향으로 대역 제한하여 얻어지는 수직 상세 신호 IEV는 상기 제15도의 2 차원 주파수 공간상에서 색 부 반송파 sc (fcc, 1/4)영역으로의 오직 소량의 불필요한 누설 성분만을 포함하고 있으며, 크로스-칼라 간섭 없이 고화질 수직 윤곽 강조 처리를 행할 수 있다.
제18도는 제2 디지털 필터 회로(27)의 변형된 실시예를 등가 블록도로 도시하고 있다. 일 디지털 필터 회로는, 혼합기(25)로 부터의 수직 상세 신호 IEV'에 전달 함수 H1(z) (27)를 제공하는 제1 필터 블록(61)과, 상기 제1 필터 블록 (61)으로부터의 필터 출력에 전달 함수 H2(z) (28)를 제공하는 제2 필터 블록(62)과, 혼합기(25)로 부터의 수직 상세 신호 IEV'에 전달 함수 H3(z) (29)를 제공하는 제3 필터 블록(63)과, 제1 및 제2 필터 블록(61, 62)에 의해 전달 함수 H1(z), H2(z)가 제공되는 필터 출력 신호의 신호레벨을 조정하기 위한 제1 이득 조정 회로(63)와, 제3 필터 블록(63)에 의해 전달 함수 H3(z)가 제공되는 필터 출력 신호의 신호 레벨을 조정하기 위한 제2 이득 조정회로(65) 및, 상기 이득 조정 회로(64, 65)로 부터의 레벨-조정된 필터 출력 신호를 가산하기 위한 가산회로(66)로 구성된다.
전달 함수 H1(z)를 제공하기 위한 제1 필터 블록(61)은 제19(a)도에 도시된 바와 같이, 지연 2τ*을 가진 2 개의 지연 수단(71, 72)과 2 개의 가산회로(73, 74)로 구성되는데, 여기서, τ*는 fs의 처리 레이트에 대한 단위 지연이다. 상기 전달 함수 H3(z)를 제공하는 제3 필터 블록(63)은 제19(b)도에 도시된 바와 같이, 지연 2τ*을 가진 2개의 지연수단(75, 76)과 2개의 가산 회로(77, 78)로 구성되며, 여기서도, τ*는 fs의 처리 레이트에 대한 단위 지연이다. 그러므로, 제1 필터 블록(61) 및 제3 필터 블록(63)은 제19(c)도에 도시된 바와 같이, 지연 수단(71, 72, 75, 76)과, 공통적으로 가산 회로 중 회로(73, 77)을 가질 수도 있다.
본 변형된 실시예의 제2 디지털 필터 회로(27)는 제15도에 도시된 2 차원 공간상의 색 부 반송파 주파수 SC(fsc, 1/4)의 영역으로 크로스-칼라 간섭 성분을 억제하는 이중 크로스-칼라 억제 신호를 포함하는 수직 상세 신호 IEV를 형성하도록 혼합기(25)로부터의 수직 상세 신호 IEV'에 대해 처리 레이트 fs로 동작한다.
즉, 제2 디지털 필터 회로(27)에서의 제1 및 제2 필터 블록(61, 62)은 제17도에 실선으로 도시된 바와 같이 전달 함수
를 가진 수직 상세 신호 IEV를 발생하기 위해, 상기 코움 필터(23, 24)에 의해
으로 주어지는 필터링 특성 H(z)이 제공되는 fs 레이트 수직 상세 신호 IEV'에, 제17도에 점선으로 도시된 비와 같이 fsc에서의 영점과 제17도에 쇄선으로 도시된 바와 같이 2fsc에서 영점을 가진 필터링 특성 H1(z)을 제공한다. 즉, 복합 칼라 비디오 신호의 색 반송파 주파수 fsc의 근처에서, 2 이상의 영점을 갖는 2 대역 필터 특성에 의하여, 제1, 제2 필터 블록(61, 62)은 수평 방향에서 대역 제한된 수직 상세 신호 IEV를 발생한다. 상기 수직 상세 신호 IEV는 제20도(수평선의 단면부에서 응답을 도시함)에 나타난 바와 같이, 색 반송파 주파수 SC(fsc, 1/4)의 영역에 손실된 누설 성분의 약간만을 포함한다. 반면에, 수직 상세 신호 IEV는 제1 코움 필터(23)로부터의 필터출력 GV와 제2 코움 필터(24)로부터의 필터출력 RV의 합이며, 또한 제15도의 2차원 주파수 공간상의 수직 방향에서 상기 코움 필터(23, 24)에 의해 대역 제한된다. 또한 제3 필터 블록(63)은 상기 전달 함수 H3(z)를 혼합기(25)로 부터 수직 상세 신호 IEV에 공급하여, 복합 칼라 비디오 신호의 칼라 반송파 주파수 fsc의 근처에서 부 응답성을 갖는 크로스-칼라 간섭 신호를 발생한다(제20(c)도 참조). 가산 회로(66)는 크로스-칼라 간섭 신호가 중복되어 있는 수직 상세 신호 IEV를 가산회로(29)에 전송한다.
크로스-칼라 간섭 신호가 중복되어 있는 수직 상세 신호 IEV는, 제15도의 2차원 공간에서, 색 반송파 주파수(fsc 1/4)영역내의 신호 레벨을 압축하고 기본 대역 성분을 증대시키기 위하여 메인 선로상에서 신호와 가산된다.
반면에, 디지털 필터회로(27)의 내부측에서 수직 상세 신호 IEV 상에서 간섭된 크로스-칼라 간섭 신호를 구하는 것이 항상 필요한 것은 아니며, 크로스-칼라 간섭 신호는 상세 신호 발생기(11)의 출력측에서 발생할 수도 있다.
가산회로(29)는 제1 디지털 필터회로로 부터의 2fs 클록 레이트 수직 상세 신호 IEV를 가산하기 위하여, 2fc의 샘플링 레이트로 동작한다. 가산 회로(29)로 부터 2fc 클록 레이트 가산 출력 신호는 비선형 처리 동작 동작을 하는데 적합한 제2 코어 회로(31)에 의해서 다중회로에 공급된다.
혼합기(25)로부터의 합성출력 IEV가 레벨 신호로서 공급된 레벨 종속신호 발생기(28)는 레벨 신호 IEV의 함수로서 레벨-종속 신호 LD를 발생하여서, 레벨 종속 신호를 LD 가중 계수에 의해 레벨 종속 신호를 다중화하는데 적합한 다중회로(33)에 의하여 다중회로(32)에 공급된다.
승산회로(32)는, 제2 코어 회로(31)에서 비선형 처리동작을 행하는 회로(29)로부터의 가산 출력 신호를, 승산회로(33)에서 중량계수에 의해 승산된 레벨 종속신호 LD에 의하여 승산 시킨다.
가산회로(34)는 제1 코어회로(30)에서 비선형 처리를 행하기 전에, 제1 디지털 필터회로(25)로 부터 필터출력 AP를 승산회로(32)로 부터 승산 출력 신호와 가산되어서, 이 가산출력을 2fs 클록 레이트 상세 신호 DIE**로서 출력한다.
상기 상세 신호 발생기(11)로 부터 2fs 클록 상세 신호 IEIE**가 공급된 가산회로 14R, 14G 및 14B는 행상된 동작을 행하기 위하여 보간기(13R, 13G, 13B)로 부터의 2fs 레이트의 3원색 데이터 DR**, DG**와 2fs 클록 레이트 상세 신호 DIE**를 가산한다. 가산 회로(14R, 14G, 14B)는 3원색 데이터 DR**, DG**및 DB**화상을 감상 보상회로(15R, 15G, l5B)로 전송한다.
제2 코어 회로(31)는 가산회로(29)로부터 수평 상세 신호 IEH와 수직 상세 신호 IEV의 합출력 신호상에 압축 특성이 예정된 레벨에 관하여 포지티브 및 네가티브측에 독립하여 세트할 수 있는 비선형 산술 연산을 실행하며, 예컨대, 제21도에 도시된 바와 같이 구성된다.
제21도에 있어서, 가산 회로(29)로부터의 수평 데이터 신호 IEV 및 수직 상세 신호 IEV의 가산 출력신호의 신호 레벨 데이터 x는 데이터 입력 단자(110)에 공급된다. 제2 코어 회로(31)의 연산 특성을 세팅하는 제어 데이터는 제2 데이터 입력 단자(120)에 공급된다.
신호 레벨 데이터 x는 제1 데이터 입력 단자로부터 데이터 선택기(111)에 직접 인가되며, 반면에 1/2 승산 회로(112)와 1/4 승산회로(113)에 의해 인가된다.
제로 값 데이터는 제4 입력 데이터로서 데이터 선택기(111)에 인가된다. 데이터 선택기(111)는 이하에서 설명된 입력데이터 중의 하나, 즉 신호 레벨 데이터, 1/2 승산회로(112)로 부터의 출력 데이터, 1/4 승산회로(113)로부터의 출력 데이터 x/4 또는 제로 데이터를 선택하도록 디코더(134)로부터의 2 비트 제어 데이터에 응답해서, 래치회로(114)에 의해 선택된 출력데이터를 가산회로(115)에 보낸다.
가산회로(115)는 데이터 선택기(123)로부터의 계수 데이터를 래치회로(114)로부터 인가된 데이터 선택기(111)로부터의 선택 출력 데이터와 가산되어서, 이 가산 데이터를 압축된 출력 데이터로서 래치회로(116)에 의해 데이터 출력 단자(117)에 전송한다.
상기 제1 데이터 입력 단자(110)에 공급된 신호 레벨 데이터(X)의 양극성 데이터(S)가 상기 제1 내지 제4 데이터 선택기(126, 127, 128 및, 129)와 디코더 (134)에 인가된다. 상기 신호 레벨 데이터(x)가 제1 내지 제4 데이터 비교기(130, 131, 132 및 133)에 또한 공급된다.
제2 데이터 입력단자(120)에 공급된 제어 데이터가 레지스터(121)에 기억되어 엔코더(122)에 인가되며, 또한 동시에 제1 내지 제4 데이터 선택기(126 내지 129)를 통해 상기 제2 내지 제4 데이터 비교기(130 내지 133)에 인가된다.
상기 레지스터(121)에 기억된 제어 데이터는 제22도에 도시된 겹쳐진 라인의 형태인 연산 특성의 니이 점에서의 신호 레벨에 따라 다음식,
에 의해 서로 관계된 제어 값 +A, +B, +C, +D, -E 및 -F 이다.
상기 제어 데이터에 의해 묘사된 제어값 +A, +B, +C, +D, -E 및, -F을 근거로하여, 엔코더(122)는 계수 데이터를 데이터 선택기(123)에 전송하기 위해 다음식 (32) 내지 (35), 즉,
으로 도시된 계수 데이터(-a), (b), (-c), (d) 및, (e)를 형성한다.
상기 데이터 선택기(123)에 제로(0)값 데이터가 또한 공급된다. 상기 데이터 선택기는 선택된 데이터를 가산 회로(115)에 전송하기 위해 계수 데이터(-a), (b) 또는 (-c)나 또는 제로 값 데이터(0)인 입력 데이터 중 하나를 선택하도록 래치회로(135)를 통해 디코더(134)로부터 공급된 제어 데이터에 응답한다.
상기 제1 내지 제4 데이터 선택기(126, 127, 128 및 129)는 이하 방법으로 제1 데이터 입력 단자(110)에 공급된 신호 레벨 데이터(X)의 양극성 데이터(S)의 함수로서, 레지스터(121)에 기억된 제어 데이터로 묘사된 제어 값(+A), (+B), (+C), (-E) 또는 (-F)중 하나를 선택하도록 동작한다.
즉, 제1 데이터 선택기(126)가 제어 데이터로 묘사된 제어 값(+A), 또는 a-1 승산 회로(124)에서 제어 값(+A)과 계수(-1)를 곱하고 제1 데이터 비교기(130)에 신호 양극성을 반전시키므로 얻어진 제어 값(-A)을 선택적으로 전송한다. 따라서, 상기 신호 레벨 데이터(X)가 각기 + 또는 - 일시에, 상기 데이터 선택기(126)가 제어 값(+A) 또는 (-A)을 선택한다. 제2 데이터 선택기(127)는 상기 제어 데이터로 도시된 제어 값(+B) 또는 a-1 승산 회로(125)에서 제어 값(+B)과 계수(-1)를 곱하고 제2 데이터 비교기(131)에 신호 양극성을 반전시키므로 얻어진 제어값(-B)을 선택적으로 전송한다. 따라서 신호 레벨 데이터(X)가 각기 + 또는 - 일시에, 데이터 선택기(127)는 제어 값(+B) 또는 (-B)을 선택한다. 제3 데이터 선택기(128)는 상기 제어 데이터로 묘사된 제어 값(-C) 또는 (-F)을 제3 데이터 비교기(132)에 선택적으로 전송하고 신호 레벨 데이터(X)가 각기 + 또는 - 일시에, 제어 값(+C) 또는 (-E)을 선택한다. 마지막으로 제4 데이터 선택기(129)가 상기 제어 데이터로 도시된 제어 값(HD) 또는 (-F)을 제4 데이터 비교기(133)에 선택적으로 전송한다. 따라서 신호 레벨 데이터(X)가 각기 + 또는 - 일시에, 상기 데이터 선택기(129)가 제어 값(+D) 또는 (-F)을 선택한다.
상기 제1 내지 제4 데이터 비교기(130 내지 133)는 이하 비교 출력을 디코더(134)에 전송하기 위해 제1 데이터 입력단자(110)로부터의 신호 레벨 데이터(X)와 상기 제1 내지 제4 데이터 선택기(126 내지 129)에 의해 선택된 제어값(+A), (-A), (+B), (-B), (+C), (-E), (+D) 및 (-F)을 비교한다.
즉, 제1 데이터 비교기(130)는 신호 레벨 데이터 (X)가 각기 (+A) 내지 (-A)의 범위 내외에 있을 시에 높거나 낮게 진행하는 비교 출력(D1)을 디코더(134)에 전송하기 위해 신호 레벨 데이터(X)와 제1 데이터 선택기(126)에 의해 선택된 제어 값(+A) 및 (-A)을 비교한다. 제2 데이터 비교기(131)는 신호 레벨 데이터(x)가 각기(+B)의 범위 내외에 있을 시에 높거나 낮게 진행하는 비교 출력(D2)을 디코더(134)에 전송하기 위해 신호 레벨 데이터(x)와 제2 데이터 선택기(127)에 의해 선택된 제어 값(+B) 및 (-B)을 비교한다. 제3 데이터 비교기(132)는 신호 레벨 데이터(x)가 각기 제어 값(+C)내지(-E)의 범위 내외에 있을 시에, 높거나 낮게 진행하는 비교 출력(D3)을 디코더(134)에 전송하기 위해 신호 레벨 데이터(x)와 제어 값(+C) 및 (-E)을 비교한다. 제4 비교기 데이터(133)는 신호 레벨 데이터(X)가 각기 제어 값(+D) 내지 (-F)의 범위 내외에 있을 시에 높거나 낮게 진행하는 비교 출력(D4)을 디코더(134)에 전송하기 위해 신호 레벨 데이터(x)와 제4 데이터 선택기(128)에 의해 선택된 제어 값(+D) 및 (-F)을 비교한다.
디코더(134)는 데이터 선택기(111)용 제어 데이터(DA)와 표 2에 도시된 바와 같이, 데이터 선택기(111, 123)에 의해 선택된 데이터를 지시하는 데이터 선택기(123)용 제어 데이터(DB)를 형성하도록 상기 제1 내지 제4 데이터 비교기(130 내지 133)로부터 신호 레벨 데이터(x)의 양극성 데이터(S)와 비교 출력 데이터(D1), (D2), (D3) 및 (D4)를 디코드한다.
가산회로(115)는 디코더(134)로부터 제어 데이터(D및 D)의 함수로 데이터 선택기(111 및 123)에서 선택된 데이터를 공급받아 래치회로(114)를 통하여 데이터 선택기(111)로부터 공급된 출력 데이터를 제12도에 도시되어 있는 바와 같이 출력에 데이터 선택기(123)를 통하여 계수 데이터에 더하여 준다. 출력 데이터(y) (37)는 X+D 의 범위에서
가 된다.
즉, 제2 코어 회로(31)는 +B ≥ X -B 의 범위 밖에서의 압축 특성에 대하여 네가티브 또는 포지티브 측에 따라 다르게 비선형 압축 동작을 수행하고 +A ≥ X -A 의 범위 밖에서 y를 0이 되게 하는 클리핑 동작을 수행하는 동안, +B ≥ X -B 의 범위에서 극성에만 관여하여 네가티브 또는 포지티브 측에 따라 다르게 비선형 압축 동작을 수행한다.
제22도에 도시된 제2 코어 회로(31)의 비선형 압축 동작 특성은 제어 데이터에 의해 도입되는 제어 값들(+A, +B, +C, +D, -E 및 -F)을 수정하게 될 것이고, 상기 제어 데이터는 레지스터(121)에 공급되어 니이 점(Knee point)의 위치를 선택적으로 또는 독립적으로 여러 기울기를 갖는 범위로 갖도록 수정할 것이다.
선택적으로 또는 독립적으로 여러 기울기의 범위로 세팅하기 위한 제2 코어 회로(51)는 제23도에 도시되어 있는 바와 같이 수행되어질 수 있다.
제2 코어 회로(31)의 또 다른 배치를 보여주는 제23도를 참조하면, 가산 회로(29)로부터의 수직 상세 신호(IEV) 및 수평 상세 신호(IEH)의 합성 출력 신호의 신호 레벨 데이터 (X)가 제1 데이터 입력 단자(211)로 공급된다. 제2 코어회로(31)의 동작 특성을 지배하는 특성선들(A, A', B, B', C, D, E 및 F)과 Y 축과의 교점을 제공하는 제어 데이터(ca, db, cc, cd, ce 및 cf)가 각각 제2 내지 제7 데이터 입력 단자(212, 213, 214, 215, 216 및 217)로 전송된다.
신호 레벨 데이터(x)는 제1 데이터 입력 단자(211)로부터 제1의 1/2 승산 회로(218)에 공급되는 반면, 그에 대한 극성 데이터(s)는 선택 제어 데이터로서 제1 내지 제4 데이터 선택기(221, 222, 223 및 224)로 공급된다.
제어 데이터(ca)는 제2 데이터 입력 단자(212)로부터 직접 1 승산 회로(219)에 의해 제1 데이터 선택기(221)에 공급된다. 제1 데이터 선택기(221)는 신호 레벨 데이터(x)가 양일 때는, 극성이 반전된 값(-ca)을 -1 승산 회로(219)로 부터 선택하고, 신호 레벨 데이터(x)가 음일 때는 제어 데이터(ca)가 선택되는 그러한 방식으로 극성 데이터(S)의 함수로서 선택적인 동작을 수행한다. 제1 데이터 선택기(221)로부터 선택된 출력 데이터는 제1 가산 회로(225)로 제공된다.
제어 데이터(cb)는 제3 데이터로부터 제2 데이터 선택기(222)로 직접, 그리고 -1 승산회로(220)를 통하여 공급된다. 제2 데이터 선택기(222)는 신호 레벨 데이터(x)가 포지티브일 때는 반전된 극성 데이터(-cb)를 -1 승산회로(220)로부터 선택하고, 신호레벨 데이터(x)가 네가티브일 때는 제어 데이터(cb)가 선택되는 그런 방식으로 극성 데이터(S)의 함수로서 선택적인 동작을 수행한다. 제2 데이터 선택기(222)로부터 선택된 출력 데이터는 제2 가산 회로 (226)로 제공된다.
제어 데이터(cc)는 제4 데이터 입력 단자(214)로부터 제3 데이터 선택기(223)에 인가된다. 제어 데이터(cd)는 제5 데이터 입력 단자(215)로부터 제3 데이터 선택기(223)에 인가된다. 이 제3 데이터 선택기(223)는 신호 레벨 데이터(x)가 네가티브이거나 또는 포지티브이거나 제어 데이터(cc 또는 cd)가 각각 선택되는 그런 방식으로 극성 데이터(s)의 함수로서 선택적인 연산을 수행한다. 제3 데이터 선택기(223)로부터의 선택 데이터는 제3 가산 회로(227)에 인가된다.
제어 데이터(ce)는 제6 데이터 입력 단자(266)로부터 제4 데이터 선택기 (224)에 인가된다. 제어 데이터(cf)는 제7 데이터 입력 단자(217)로부터 제4 데이터 선택기(224)에 인가된다. 신호 레벨 데이터 x의 크기가 네가티브 또는 포지티브일 때, 제어 데이터(cc) 또는 (cd)가 제각기 선택되는 방식으로 극성 데이터 s의 함수로서 선택적인 연산을 수행한다. 제4 데이터 선택기(224)로부터 선택적인 출력 데이터는 제4 가산 회로(225)에 인가된다.
제1의 1/2 승산 회로(218)는 계수 1/2만큼 제1 데이터 입력 단자(211)로부터 신호 레벨 데이터 x를 곱하는 연산을 수행한다. 제1의 1/2 승산 회로(218)는 자체의 승산 출력 x/2을 제1 내지 제3 승산 회로(225 내지 227)와 제2의 1/2 승산 회로(229)에 인가함과 동시에, 자체의 극성 데이터 s를 제1 내지 제3 배타적 OR 회로(330 내지 332)에 인가한다. 제2의 1/2 승산 회로(229)는 계수 1/2 만큼 제1의 1/2 승산 회로(218)로부터 승산 출력 x/2을 곱하는 연산을 수행한다. 상기 제2의 1/2 승산 회로(229)는 자체의 출력 x/4을 제4 가산 회로(228)에 인가함과 동시에, 자체의 극성 데이터 s를 제4 배타적 OR 회로(333)에 인가한다.
제1의 가산 회로(225)는 신호 레벨 데이터가 제각기 포지티브 또는 네가티브일 때, 가산 출력(x/2-ca) 또는 (x/2+ca)을 출력하도록 제1의 1/2 승산 회로(218)로부터 승산 출력 x/2만큼 신호 레벨 데이터 x의 극성 함수로서 제1 데이터 선택기(221)에서 선택된 제어 데이터(-ca) 또는 (ca)를 승산한다. 상기 제1 가산 회로(225)는 자체의 가산 출력을 제5 데이터 선택기(334)에 인가함과 동시에, 자체의 극성 데이터 s를 제1 배타적 OR 회로(330)에 인가한다.
상기 제1 배타적 OR 회로(330)는 제1의 1/2 승산 회로(218)로부터 승산 출력 x/2의 극성 데이터 s와 가산 출력(x/2-ca)의 크기가 네가티브이거나, 가산 출력(x/2+ca)의 크기가 포지티브 일 때, 로우로 되고 다른 경우라면, 제어 데이터로서 제5 데이터 선택기(334)에 하이로 되는 배타적 OR 출력을 공급하기 위해 제1의 가산 회로(226)의 가산 출력의 극성 데이터 s를 취한다.
제로(0) 데이터는 제2 선택 데이터로서 제5 데이터 선택기(334)에 공급된다. 상기 제5 데이터 선택기(334)는 배타적 OR 출력이 로우이거나, 하이일 때, 제1 가산 회로(225)로부터 제로(0) 값 데이터 또는 가산 출력이 제각기 선택되는 방식으로, 제1 배타적 OR 회로(330)로부터 배타적 OR 출력의 함수로서 선택적인 연산을 수행한다. 제5 데이터 선택기(334)로부터의 선택 출력은 제24도에 도시된 특성 라인(A)/(A')에 대응한다. 제5 데이터 선택기(334)로부터의 선택 출력은 제1 래치 회로(338)를 거쳐서 제5 가산 회로(342)에 인가된다.
제2 가산 회로(226)는 제각기 포지티브 또는 네가티브 신호 레벨 데이터 x에 대해 가산 출력(x/2 -cb)또는 (x/2 +cb)를 출력하기 위하여 1/2 승산 회로(218)로부터 승산 출력 x/2에 복수 신호 레벨 데이터 x의 함수로서 제2 데이터 선택기(222)에 의해 선택된 제어 데이터(-cb) 또는 (cb)를 가산한다. 이 제2 가산 회로(226)는 그 가산 출력을 제6 데이터 선택기(335)에 인가하며, 그의 극성 데이터를 제2 배타적 OR 회로(331)에 인가한다.
이 제2 배타적 OR 회로(331)는 제1의 1/2 승산 회로(218)로부터 승산 출력 x/2의 극성 데이터 및 배타적 OR 출력을 전송하기 위하여 제2 가산 회로(226)로 부터 가산 출력의 극성 데이터의 배타적 OR를 취하며, 제어 데이터로서 제6 데이터 선택기(335)에서 가산 출력(x/2-cb)이 네가티브 일때 로우 또는 가산 출력(x/2 =cb)이 포지티브일때, 배타적 OR 출력은 하이가 된다.
제로(0)값 데이터는 선택 데이터로서 제6 데이터 선택기(335)에 인가된다. 제6 데이터 선택기(335)는 제2 배타적 OR 회로(331)로부터 배타적 OR 출력의 함수로서 선택적인 동작을 수행하며, 배타적 OR 회로가 로우 또는 하이일 때, 제2 가산 회로(226)로부터의 가산 출력 또는 제로 값 데이터가 제각기 선택되는 방식으로 행한다. 제6 데이터 선택기(335)로부터의 선택 출력은 제24도에 도시한 특성 라인(B) (B')에 해당한다. 제6 데이터 선택기(335)로부터의 선택 출력은 제2 래치 회로(339)를 통해 제5 가산 회로(342)에 인가된다.
제3 가산 회로(227)는 제각기 신호 레벨 데이터 x의 포지티브 또는 네가티브 값에 대해 가산 출력(x/2-cc) 또는 (x/2+cc)를 출력하기 위하여 제1의 1/2 승산 회로(218)로부터 승산 출력 x/2에 복수 신호 레벨 데이터 x의 함수로서 제3 데이터 선택기(223)에 의해 선택된 제어 데이터(-cc) 또는 (cd)를 가산한다. 이 제3 가산 회로(223)는 제7 데이터 선택기(336)에 가산 회로를 인가하며, 그의 극성 데이터는 제3 배타적 OR 회로(332)에 인가한다.
이 제3 배타적 OR 회로(332)는 배타적 OR 출력을 전송하기 위하여 제3 가산 회로(227)로부터 가산 출력의 극성 데이터 및 1/2 승산 회로(218)로부터 승산 출력 x/2의 극성 데이터의 배타적 OR를 취하며, 배타적 OR 출력은 제어 데이터로서 제7 데이터 선택기(336)에서, 가산 출력(x/2-cc)의 값이 네가티브 일때 또는 가산 출력(x/2+cd)의 값이 네가티브일 때 로우, 가산 출력(x/2+cd)이 포지티브 일 때 하이가 된다.
제로(0)값 데이터는 제2 선택 데이터로서 제7 데이터 선택기(336)에 인가된다. 제7 데이터 선택기 (336)는 제3 배타적 OR 회로(332)로부터 배타적 OR 출력의 함수로서 선택적인 동작을 수행하며, 배타적 OR 회로가 제각기 하이 또는 로우일때, 제3 가산 회로(227)로부터의 가산 출력 또는 제로 값 데이터가 선택되는 방식으로 행해진다. 제7 데이터 선택기(336)에 의한 선택 출력은 제24도에 도시한 특성 라인(C) (D)에 해당한다. 제7 데이터 선택기(336)는 제3 래치 회로(340)를 거쳐 제6 가산 회로(343)에 인가된다.
제4 가산 회로(228)는 레벨 데이터 x가 제각기 포지티브 또는 네가티브 신호일 때 가산 출력(x/4-ce) 또는 (x/4+cf)가 출력되는 방식으로 1/2 승산 회로(218)로부터 승산 출력 x/4에 복수 신호 레벨 데이터 x의 함수로서 제4 데이터 선택기(224)에 의해서 선택된 제어 데이터(-ce) 또는 (cf)를 가산한다. 이 제4 가산 회로(224)는 그 가산 출력을 제8 데이터 선택기 (337)에 인가하며, 그의 극성 데이터를 제4 배타적 OR 회로(333)에 인가한다.
이 제4 배타적 OR 회로(333)는 제2의 1/2 승산 회로(229)로부터 승산 출력 x/4의 극성 데이터 및 배타적 OR 출력을 공급하기 위하여 제4 가산 회로(228)로 부터 가산 출력의 극성 데이터의 배타적 OR를 취하며, 제어 데이터로서 제8 데이터 선택기(337)에서 가산 출력(x/4-ce)이 네가티브일 때 로우 또는 가산 출력(x/4+cf)이 포지티브일 때 로우 그 밖의 경우, 배타적 OR 출력은 하이가 된다.
제로(0) 값 데이터는 선택기 데이터로서 제8 데이터 선택기(337)에 인가된다. 제8 데이터 선택기 (337)는 제4 배타적 OR 회로(331)로부터 배타적 OR 출력의 함수로서 선택적인 동작을 수행하며, 배타적 OR 회로가 로우 또는 하이일 때, 제4 가산 회로(228)로부터의 가산 출력 또는 제로 값 데이터가 제각기 선택되는 방식으로 행한다. 제8 데이터 선택기(337)로부터의 선택 출력은 제24도에 도시한 특성 라인(E),(F)에 해당한다. 제8 데이터 선택기(337)로부터의 선택 출력은 제4 래치 회로(341)를 통해 제6 가산 회로(343)에 인가된다.
가산 회로(342)는 제1 래치 회로(338)를 통한 제5 데이터 선택기(334)로부터의 선택 출력과 제2 래치 회로(339)를 통한 제6 데이터 선택기(335)로부터의 선택 출력을 가산한다. 제5 가산 회로(343)로부터의 가산 출력은 제5 래치 회로(334)를 통해 제7 가산 회로(350)에 인가된다. 제6 가산 회로(343)는 제3 래치 회로(340)를 거친 제7 데이터 선택기(336)로부터의 선택 출력과 제4 래치 회로(341)를 거친 제8 데이터 선택기(337)로부터의 선택 출력을 가산한다. 제6 가산 회로(343)로부터의 가산 출력은 제6 래치 회로(335)를 통해 제7 가산 회로(350)에 인가된다. 이 제7 가산 회로(350)는 제5 래치 회로(334)를 거친 제5 가산 회로(343)로부터의 가산 출력과 제6 래치 회로(335)를 거친 제6 가산 회로(345)로부터의 가산 출력을 가산한다. 제7 가산 출력 회로(350)로부터의 가산 출력은 비선형 압축된 출력 데이터(y)로서 제7 래치 회로(351)를 통해 출력된다.
상기 제2 코어 회로(31)로서, 제23의 굵은 실선으로 도시한 동작 특성을 나타내는 특성 라인 A, B, C, D, E 및 F의 Y 축과의 교차점은 동작 특성이 제11도에 도시한 실시예와 같이 가변 동작 설정될 수 있도록, 제2 내지 제7 데이터 입력 단자(212 내지 217)에 인가된 제어 데이터(ca),(cb),(cc),(cd),(ce) 및 (cf)를 변형하여 변형될 수 있다.
물체의 제8 부분이 고 휘도의 화상 신호가 되기 때문에, 상기 실시예와 같이 CCD 형태의 고체 촬상 장치가 사용된다. 이처럼 고체 촬상 장치로부터의 출력 화상 신호에 상기 윤곽 보상을 실시하면, 상기 고 휘도 부분이 과도로 강조되어 버리는 화면의 품위를 현저하게 열화시킨다는 결점이 있다. 예를 들어, 해변에 부딪히는 파도의 하얀 물보라에 크로그(cross)-칼라를 발생하거나 무더운 날씨하에서 차량의 정면 유리에 비치는 태양의 반사광에 부자연한 검은 줄무늬가 생기거나 하는 경우가 있다.
제25도는 상기 결함을 해소하기 위한 윤곽 보상 신호 형성 회로(11)의 장치를 도시한다.
제25도에서, 디지털 라인 신호 DG와 같은 A/D 변환된 디지털 화상 신호는 입력 단자(81)에 공급된다. 이 디지털 신호는 윤곽 보상 신호 형성 회로(82) 및 검출 회로(83)에 전송된다.
윤곽 보상 회로(82)는 두개의 1H 지연 회로 (84 및 85) 및 회로(86)를 형성하는 보상 신호로 구성된다. 입력 단자(81)로부터의 화상 신호가 1H 지연 회로(84)에 의해 1 수평 주기(1H)만큼 지연되고 또 1H 지연 회로(85)에 의해 1H 만큼 지연된다. 제26도에 도시된 바와 같이 주변부 PL보다 비교적 밝은 중심부 PH를 가진 물체 P가 고체 촬상 기록 장치에 의해 비춰진다고 가정하자. 라인 V-V에 의해 도시된 수직 방향으로 향해진 주의력으로 1H 지연 회로(84)에 대한 입력 신호 AV에 관하여 1H 및 2H의 지연 및 동일한 파장을 가진 신호(Bv 및 Cv)가 각각 1H 지연 회로(84 및 85)의 출력으로 제공된다. 이들 신호 (Av, Bv 및 Cv)는 회로(86)를 형성하는 보상 신호로 전달되고 다음의 산술 연산에 의해 처리되며,
그에 따라 1H 지연 회로(84)로부터 출력된 신호 Bv에 관해 수직 윤곽 보상 신호 Dv로 형성된다. 회로(86)를 형성하는 보상 신호는 수평 윤곽 보상 신호를 형성하기 위해 화상의 수평 윤곽을 검출하도록 입력 화상 신호안에서 서로 인접한 데이터를 비교한다. 제26도에 도시된 물체 P의 라인 h-h에 의해 도시된 수평 방향을 향하는 주의력으로, 상기 수평 윤곽 보상 신호는 상기 입력 화상 신호 AH로부터 얻어진 윤곽을 나타내는 신호 BH임을 알 수 있다. 이렇게 형성된 윤곽 보상 신호가 회로(86)를 형성하는 윤곽 보상 신호로부터 보상 신호 억제 회로(87)에 대해 제공된다.
한편, 입력 단자(81)로부터 화상 신호가 제공되는 검출 회로(83)는 상기 화상 신호의 값을 소정의 값에 비교하며, 상기 화상 신호의 광도 성분의 소정의 값보다 신호 레벨에 있어서 높은 값을 가질 때, 보기와 같이, 1-비트 검출 신호를 발생시킨다. 제26도에 도시된 레벨 L 이 위에서 언급한 소정의 레벨임을 가정했을 경우, EV및 CH로 도시된 검출 출력이 검출 회로(83)에 의해 제공된다. 이 소정의 값은 윤곽 보상에 대한 광도 레벨의 상한을 규정한다. 비교적 간단한 방법으로써, 입력 단자(81)에 제공된 화상 신호의 광도 성분의 신호 레벨의 최대치가 소정의 값으로 사용될 수도 있으며, 상부 측면 A/D 컨버터로부터 출력된 오버플로우 플래그가 검출 신호로 사용될 수도 있다.
상기 검출 회로(83)로부터 출력된 검출 신호가 보상 제어 발생기(90)에 공급된다. 이 보상 신호 발생기(90)는 두개의 1H 지연 회로(91, 92), 제1의 OR 회로(93), 샘플 지연 회로(94) 및 제2의 OR 회로(95)에 의해 구성된다. 검출 회로(93)로부터 검출 신호가 1H 지연 회로(91)로 전달되고 각각 제26도에 도시된 신호 Ev 로부터 LH 및 2N 만큼 지연된 신호 Fv 및 신호 Gv 를 발생시키도록 1H 지연 회로(92)로 전달된다. 이들 신호 Ev, Fv 및 Gv는 각기 신호 Fv에 의해 도시된 시간 주기보다 직각 방향으로 1H 만큼 긴 시간 주기를 나타내는 신호 Hv를 발생시키도록 OR가 취해지는 OR 회로(93)로 전달된다. 즉, 이 신호 Hv에 의해 표시된 시 구간은 비교적 환하게 빛나는 부분의 수직 주변부에 인가된 윤곽 보상외에 검출 회로(83)에 의해 검출된 화상 신호의 밝은 부분이다. 이 신호 Hv는 OR 회로(93)로 부터 샘플 지연 회로(94)에 인가된다. 상기 샘플 지연 회로(94)는 소정의 신호를 OR 회로(95)로 전달하며, 1-샘플 지연이 OR 회로(93)의 출력에 제공된다. 샘플 지연 회로(94)에 의해 지연된 샘플의 수는 화상 신호의 밝은 부분의 수평 주변부에 제공된 윤곽 보상에 일치한다. 따라서 소정의 샘플에 의해 연장된 양 수평 방향을 따라 형성된 부분을 가지며 위에서 언급한 검출 신호 CH와 같은 신호 DH의 출력이 위에서 언급한 윤곽 보상과 일치한다. 즉, 상기 보상 제어 신호 발생기(20)는 윤곽 보상 주변부외에 화상 신호의 밝은 부분을 나타내는 신호를 발생시킨다.
보상 제어 신호 발생기(90)의 출력은 보상 신호 제지 회로(57)에 대한 보상 제어 신호로써 제공된다. 상기 보상 신호 제지 회로(87)는, 예컨대, 하나의 스위치 회로로 구성되는데, 이 회로는 상기 보상 제어 신호 발생기로부터의 보상 제어 신호가 화상 신호의 광도 성분 레벨이 소정의 레벨보다 낮음을 나타낼 때는 상기 윤곽 보상 신호 발생기(83)로부터 그곳에 제공된 윤곽 보상 신호를 곧바로 출력해 내며 상기 보상 제어 신호 발생기(90)로부터 보상 제어 신호가 화상 신호의 광도 성분의 레벨이 소정의 레벨보다 높을 때는 윤곽 보상 신호 발생기(82)로부터 거기에 제공된 윤곽 보상 신호를 차단한다. 이 방법으로, 상기 윤곽 보상 신호가 상기 화상 신호의 고 광도 부분에 상응하는 윤곽 보상 파장을 프리드한다. 이 보상 신호 제지 회로(87)가 증배 회로에 의해 구성될 수도 있으며, 이때 다수 비트의 보상 제어 신호가 상기 보상 제어 신호 발생기(90)로부터 화상 신호의 밝은 부분에 상응하는 윤곽 보상 신호를 소정의 비트수로 억압하도록 인가된다.
일시적 일치에 따라 주 라인상에서 화상 신호에 결합되도록 상기 보상 신호 억제 회로(87)로부터의 출력이 제5도에 도시된 신호 합성 회로(14G)에 제공된다. 이 방법으로, 상기 화상 신호가 제26도에 도시된 신호 Jv 또는 FH와 같은 윤곽 보상 신호임이 증명되었으며, 이때 윤곽 보상이 낮은 광도 성분 레벨에서만 이루어진다. 이 윤곽 보상 신호가 화상 신호 처리 회로의 출력으로써 다음 스테이지의 화상 신고 처리 회로에 전달된다.
이와 같이 형성된 윤곽 보상 신호로, 크로스 상태의 화상 기록 장치로부터 출력된 윤곽 보상 신호 발생기(82)로 형성된 윤곽 보상 신호부가 상기 보상 신호 발생기(90)로부터 상기 보상 제어 신호에 의해 억제되며, 따라서 화상 신호의 저 휘도만이 윤곽에 대해 보상된다. 이 방법으로 화상 신호 처리 회로만의 고체 화상 기록 장치로부터 출력 아날로그 화상 신호를 윤곽 보상함으로써, 적절한 윤곽 보상으로 우수한 화질의 화상이 상기 화상 신호의 고 휘도 광도 부분의 부수적인 강화 작용 없이도 제공될 수 있다.
감마 보정 회로(15R, 15G 및 15B)가 가산 회로(14R, 14G 및 14B)로부터 감마 보정 3원색 데이터 DR*, DG*및 DB*를 출력해 내도록 화상이 증대된 3원색 데이터 DR**, DG**및 DB**상에서 감마 보정을 실행한다.
이 방법으로, 상기 신호 처리부(7)가 화상이 증대된 감마 보정 2fs 클록 레이트 3원색 데이터 DR**, DG**및 DB**를 출력해낸다. 신호 처리기(7)로부터 출력된 2fs 출력 레이트 3원색 데이터 DR**, DG**및 DB**는 칼라 엔코더(8)와 디지털 아날로그(D/A) 변환기(9R, 9G 및 9B)에 인가된다.
신호 처리부(7)로부터 인가된 3원색 고해상도 데이터 DR**, DG**및 DB**는, D/A 변환기(9R, 9G 및 9B)내에서, 신호 출력 단자(10R, 10G 및 10B)에서 각각 출력된 3원색 출력 아날로그 신호 ROUT, GOUT및 BOUT에 대응하여 변환된다.
제27도를 참조하면, 신호 처리부(7)로부터 2fs 출력 레이트 3원색 데이터 DR**, DG**및 DB**를 제공하는 매트릭스 회로(481), 이 매트릭스 회로(481)에 의해 발생된 발광 신호 데이터 Dy**를 제공하는 지연 회로(482), 매트릭스 회로(481)에 의해 형성된 색차 신호 데이터 DR-Y*, DB-Y*, DI*및 DQ*를 제공하는 저역 통과 필터 (483, 484, 485, 486), 매트릭스 회로(481)에 의해 형성된 데이터 DI*및 DQ*를 저역 통과 필터(485, 486)를 통해 제공하는 변조 회로(487), 변조 회로(487)로부터 변조된 출력 데이터를 제공하는 보간기(488)와, 이 보간기(488)로부터 보간된 출력 데이터를 제공하고, 지연 회로(482)를 통해 매트릭스 회로(481)에서 형성된 발광 신호 데이터 DY**를 제공하는 합계 회로(489)로 구성된다.
상기 매트릭스 회로(481)는 2fs 클록 레이트 발광 신호 데이터 DY**와 fs 클록 레이트 색차 신호 데이터 DR_Y*, DB_Y*, DI*및 DQ*를 형성하기 위해 2fs 클록 레이트 3원색 데이터 DR**, DG**및 DB**에 따라 매트릭스 동작을 실행한다.
칼라 엔코더는 3원색 데이터 DR**, DG**및 DB**에 따른 성분 칼라 화상 데이터처럼, 지연 회로(482)를 통해 매트릭스 회로(481)로부터 발광 신호 데이터 DY**를 출력하는 동안에, 저역 통과 필터(483, 484)를 통해 매트릭스 회로(481)로부터 색차 신호 데이터 DR_Y*, DB_Y*를 출력한다. 한편, 지연 회로(482)는 저역 통과 필터(483, 484)에 상응하는 지연 특성을 발광 신호 데이터 DY**에 제공한다.
칼라 엔코더(8)의 변조 회로(487)는 저역 통과 필터(485, 486)를 통해 매트릭스 회로(481)로부터 제공된 신호 DI*및 DQ*두-위상 D.C. 변조의 동작을 실행한다. 변조 회로(487)로부터 변조된 출력 데이터는 칼라 서브 캐리어 주파수 fsc의 기수차 고조파를 포함하는 변조된 색차 신호에 상응한다.
보간기(488)는 8fsc와 같은 2fs의 칼라 레이트를 갖는 변조된 색차 신호 데이터를 형성하기 위해 변조 회로(487)로부터 변조된 출력 데이터의 fsc 및 7fsc 성분을 추출하는 디지털 필터링 동작을 실행한다.
칼라 엔코더(8)는 디지털 합성 비디오 신호 DCS**를 형성하기 위해, 보간기(488)에서 형성된 2fs 클록 레이트 변조된 색차 신호 데이터로, 지연 회로(482)를 통해 매트릭스 회로(481)로부터 출력된 발광 신호 데이터 DY**를 합한다.
즉, 신호 처리부(7)로부터 화상이 증대되고, 감마(gamma) 보정된 2fs 클록 레이트 입력 3원색 데이터 DR**, DG**및 DB**를 제공하는 칼라 엔코더(8)는 2fs 레이트 고해상도 발광 신호 데이터 DY**와 fs 레이트 색차 신호 데이터 DR_Y*, DB_Y*로 구성된 복합 칼라 비디오 데이터를 출력하는 동안에 2fs 레이트 고해상도 디지털 합성 비디오 신호 DCS**도 출력한다.
칼라 엔코더(8)로부터 출력되고, 발광 신호 데이터 DY**및 색차 신호 데이터 DR_Y*, DB_Y*인 성분 칼라 화상 데이터는 디지털/아날로그(D/Y) 변환기(9Y, 9R-Y 및 9B-Y)에 인가된다.
이 발광 신호 데이터 DY**와 색차 신호 데이터 DR_Y*, DB_Y*는 D/A 변환기(9Y,9R-Y 및 9B-Y)에 의해 아날로그 성분 칼라 비디오 신호 ROUTR-YOUT및 B-YOUT변환되는데, 이들 칼라 비디오 신호는 신호 출력 단자(10Y,10R-Y 및 10B-Y)에서 출력된다.
칼라 엔코더(8)로부터 출력된 디지털 합성 비디오 신호 DCS**는 디지털/아날로그(D/A) 변환기(9CS)에 인가되는데, 이 변환기에 의해 2fs 레이트 고해상 디지털 합성 비디오 신호 DCS**아날로그 합성 비디오 신호 CSOUT로 변환되고, 신호 출력 단자(10CS)에서 출력된다.
상기 기술된 본 발명의 고체(solid-state)화상화 장치용 신호처리 회로에 따라, 화상화 출력 신호를 디지털화 하여 얻어진 디지털 출력 신호는 샘플링 레이트(fs)와 같은 클록 레이트로 A/D 변환기에 의해 화상화 섹션의 고체 촬상 센서로부터 판독되고, 2fs 레이트 신호를 형성하기 위해 보간된다. 반면에, 2fs 레이트 보드 범위 수평 상세(detail)신호는 상세 신호 발생 수단에 의해 형성되고, 2fs 레이트 고해상 화상 동작을 실행하여 2fs 레이트 신호로 가산된다.

Claims (12)

  1. 적색, 녹색 및 청색 화상용의 제1, 제2 및 제3 고체 이미지 센서를 각각 가지며, 상기 녹색 화상용의 고체 이미지 센서가 적색 및 청색 화상용의 고체 이미지 센서에 대하여 화소 피치를 1/2 만큼 공간 시프트로 배열되는, 고체 칼라 카메라용 신호 처리 회로에 있어서, 샘플링 레이트(fs)와 같은 클록 레이트에서 상기 제1, 제2 및 제3 고체 이미지 센서로부터 판독된 출력 신호를 디지털화하는 아날로그/디지털 변환 수단과, 하나의 수평 주기의 지연 시간을 갖는 적어도 하나의 디지털 지연 회로를 갖고, 상기 디지털화된 녹색 신호를 공급받으며, 다수의 출력 신호를 발생하는 제1 지연 수단과, 하나의 수평 주기의 지연 시간을 갖는 적어도 하나의 디지털 지연 회로를 갖고, 디지털화된 적색 및 청색 신호 중 적어도 하나를 공급받으며, 다수의 출력 신호를 발생하는 제2 지연 수단과, 상기 제1 지연 수단으로부터 다수의 출력 신호를 합성하여, 수직 방향으로 그 출력의 대역 폭이 제한되는, 제1 합성 수단과, 상기 제2 지연 수단으로부터 다수의 출력 신호를 합성하여, 수직 방향으로 그 출력의 폭이 제한되는, 제2 합성 수단과, 상기 제1 및 제2 합성 수단의 출력을 동일하게 부가하는 가산 수단과, 상기 가산 수단의 출력을 공급받아, 수평 상세 신호를 발생하는 디지털 필터 수단을 포함하는 고체 칼라 카메라용 신호 처리 회로.
  2. 제1항에 있어서, 상긴 디지털 필터는 샘플링 레이트 fs의 2배인 클록 레이트 2fs에서 수평 상세 신호를 발생시키며, 2fs와 동일한 클록 레이트에서 상기 아날로그/디지털 변환 수단의 출력을 보간하는 보간 수단과, 상기 디지털 필터 수단의 출력 신호를 상기 보간 수단의 출력 신호에 가산하는 가산수단이 설치되어 있는 고체 칼라 카메라용 신호 처리 회로.
  3. 제2항에 있어서, 상기 가산 수단의 출력 신호를 감마 보정하는 감마 보정 수단을 더 구비하는 고체 칼라 카메라용 신호 처리 회로.
  4. 제2항에 있어서, 상기 아날로그/디지털 변환 수단의 출력 신호를 감마 보정하기 위해 fs와 동일한 클록 레이트에서 동작하는 제1 감마 보정 수단에는 상기 보간기의 업스트림이 제공되고, 2fs와 동일한 클록 레이트에서 동작하는 제2 감마 보정 수단은 상기 상세 신호 발생 수단의 출력 신호를 감마 보정하기 위해 제공되는 고체 칼라 카메라용 신호 처리 회로.
  5. 제2항에 있어서, 상기 보간 수단은 필터링 특성을 갖는 디지털 필터를 포함하며, 디지털 필터의 영점 수는 기수 또는 우수로써 수평 상세 신호를 발생하기 위한 디지털 필터의 영점 수와 일치하는 고체 칼라 카메라용 신호 처리 회로.
  6. 제1항에 있어서, 상기 디지털 필터 출력의 수평 상세 신호를 공급받아, 그 상세 신호를 압축하는 특성을 갖는 비선형 연산 회로를 더 구비하며, 소정의 레벨의 보다 포지티브적인 측의 신호의 압축 특성과, 상기 소정의 레벨의 보다 네가티브적인 측의 신호의 압축 특성이 서로 무관계로 설정될 수 있는 고체 칼라 카메라용 신호 처리 회로.
  7. 제6항에 있어서, 상기 비선형 연산 회로는 상기 소정의 레벨에서 상기 소정의 레벨의 근처에서 입력 상세 신호를 칩핑하는 특성을 갖는 고체 칼라 카메라용 신호 처리 회로.
  8. 적색, 녹색 및 청색 화상용의 제1, 제2 및 제3 고체 이미지 센서를 각각 가지며, 녹색 화상용 고체 이미지 센서가 적색 및 녹색 화상용의 고체 이미지 센서에 대해 화소 피치를 1/2 만큼 공간 시프트로 배열되는 고체 촬상 장치용의 신호 처리 회로에 있어서, 상기 샘플링 레이트 fs과 동일한 클록 레이트에서 제1, 제2 및 제3 고체 이미지 센서로부터 판독한 출력 신호를 디지털화시키는 아날로그/디지털 변환 수단과, 하나의 수평 주사 기간과 동일한 정도로 지연 시간을 갖는 디지털 지연 회로를 구비하고 상기 아날로그/디지털 변환 수단의 디지털 출력 신호로부터 수직 상세 신호를 발생시키는 수직 상세 신호 발생 수단과, 녹색 및 적색 촬상 신호, 청색 촬상 신호 또는 상기 양쪽의 신호의 합성 신호의 동일양을 가산하는 가산 수단으로서, 상기 녹색, 적색 및 청색 신호는 아날로그/디지털 변환 수단으로부터의 디지털 출력 신호인, 가산 수단과, 상기 수직 상세 신호 발생 수단의 출력을 공급받는 디지털 저역 통과 필터와, 상기 가산 수단의 출력을 공급받고, 상기 신호의 적어도 소정의 대역을 통과하는 특성을 갖는 디지털 필터 수단을 구비하며, 상기 가산 수단, 수직 상세 신호 발생 수단 및 상기 디지털 저역 통과 필터는 상기 샘플링 게이트 fs와 같은 처리 레이트에서 동작하고, 상기 디지털 필터 수단은 샘플링 레이트 fs의 2배인 처리 레이트 2fs에서 동작하는 고체 촬상 장치용의 신호 처리 회로.
  9. 제8항에 있어서, 상기 디지털 필터 수단은 fs에서 적어도 2개의 기수 수의 영점을 갖는 필터인 고체 촬상 장치용의 신호 처리 회로.
  10. 제8항에 있어서, 상기 디지털 필터 수단은 복합 칼라 비디오 신호의 색 부 반송파 주파수 근처에서 적어도 2개의 영점을 갖는 저역 통과 필터인 고체 촬상 장치용의 신호 처리 회로.
  11. 제9항에 있어서, 상기 디지털 필터 수단은 복합 칼라 화상 신호의 색 부 반송파 주파수 근처에서 네가티브 응답을 갖는 저역 통과 필터인 고체 촬상 장치용의 신호 처리 회로.
  12. 제9항에 있어서, 상기 아날로그/디지털 변환 수단의 출력 레벨이 소정의 레벨을 초과하는 기간을 갖는 검출 신호를 발생하는 검출 수단과, 상기 검출 수단으로부터의 상기 검출 신호에 의해 표시된 기간을 포함하여 소정의 주기를 표시하는 보상 제어 신호를 발생하는 보상 제어 신호 발생 수단과, 상기 보상 제어 신호에 의해 표시된 주기동안 상기 수직 상세 신호를 억제시키는 억제 수단을 더 구비하는 고체 촬상 장치용의 신호 처리 회로.
KR1019900015965A 1989-10-04 1990-10-05 고체 칼라 카메라용 신호처리 회로 KR100217221B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1257923A JPH03120962A (ja) 1989-10-04 1989-10-04 固体撮像装置の映像信号処理回路
JP1-257923 1989-10-04
JP30276289A JP3202983B2 (ja) 1989-11-21 1989-11-21 固体撮像装置の信号処理回路
JP302762 1989-11-21

Publications (2)

Publication Number Publication Date
KR910008475A KR910008475A (ko) 1991-05-31
KR100217221B1 true KR100217221B1 (ko) 1999-09-01

Family

ID=26543451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015965A KR100217221B1 (ko) 1989-10-04 1990-10-05 고체 칼라 카메라용 신호처리 회로

Country Status (6)

Country Link
US (1) US5103299A (ko)
EP (1) EP0421433B1 (ko)
KR (1) KR100217221B1 (ko)
AU (1) AU641938B2 (ko)
CA (1) CA2026793C (ko)
DE (1) DE69029776T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166782A (en) * 1990-06-22 1992-11-24 Sony Corporation Video camera
JP2936760B2 (ja) * 1991-02-25 1999-08-23 ソニー株式会社 カラーテレビジョンカメラ装置
JP3271070B2 (ja) * 1991-06-28 2002-04-02 ソニー株式会社 固体イメージセンサ
US5349381A (en) * 1992-02-28 1994-09-20 Sony Corporation Video camera with aperture correction having reduced power consumption
JP3350087B2 (ja) * 1992-03-18 2002-11-25 株式会社東芝 固体カラー撮像装置
US5691821A (en) * 1992-12-04 1997-11-25 Canon Kabushiki Kaisha A/D converting apparatus and image sensing apparatus
US5512946A (en) * 1994-01-31 1996-04-30 Hitachi Denshi Kabushiki Kaisha Digital video signal processing device and TV camera device arranged to use it
EP0716549B1 (en) * 1994-06-29 2000-11-02 Sony Corporation Digital video camera device
US5636872A (en) * 1995-02-01 1997-06-10 Prestige Magazine Company, Inc. Golf score booklet and processes related thereto
JPH08294020A (ja) * 1995-04-21 1996-11-05 Sony Corp 輪郭調整方法及び回路、並びに映像信号処理カメラ
JPH0946554A (ja) * 1995-07-31 1997-02-14 Sony Corp 撮像装置
US5912702A (en) * 1995-12-12 1999-06-15 Sony Corporation Video camera and image enhancing apparatus
JP3356201B2 (ja) * 1996-04-12 2002-12-16 ソニー株式会社 ビデオカメラおよび輪郭強調装置
KR100291192B1 (ko) 1999-06-28 2001-05-15 박종섭 파이프라인된 부분 선형 근사 방식을 이용한 감마 보정 장치
WO2006057403A1 (ja) * 2004-11-29 2006-06-01 Matsushita Electric Industrial Co., Ltd. 画像処理装置
US8265389B2 (en) * 2008-07-02 2012-09-11 Qualcomm Icorporated Color enhancement for digital images

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56107682A (en) * 1980-01-31 1981-08-26 Sony Corp Color image pickup equipment
JPS581391A (ja) * 1981-06-26 1983-01-06 Sony Corp 固体カラー撮像装置
JPH0693756B2 (ja) * 1985-02-08 1994-11-16 ソニー株式会社 固体カラ−撮像装置の輪郭強調装置
US4979024A (en) * 1988-09-19 1990-12-18 Fuji Photo Film Co., Ltd. Vertical contour enhancement suppression circuit
JP2751254B2 (ja) * 1988-11-10 1998-05-18 ソニー株式会社 固体撮像装置の信号処理回路

Also Published As

Publication number Publication date
CA2026793A1 (en) 1991-04-05
AU6364190A (en) 1991-04-11
US5103299A (en) 1992-04-07
DE69029776T2 (de) 1997-08-14
DE69029776D1 (de) 1997-03-06
EP0421433A3 (en) 1992-09-23
EP0421433A2 (en) 1991-04-10
KR910008475A (ko) 1991-05-31
EP0421433B1 (en) 1997-01-22
CA2026793C (en) 2000-12-12
AU641938B2 (en) 1993-10-07

Similar Documents

Publication Publication Date Title
US6204878B1 (en) Image pickup device having interlacing circuitry
KR100217221B1 (ko) 고체 칼라 카메라용 신호처리 회로
KR100247371B1 (ko) 칼라텔레비젼카메라장치및그신호발생방법
CA2002591C (en) A signal processing circuit for a solid-state image pickup device
KR930002120B1 (ko) 촬상장치의 디지탈신호 처리장치
KR100238839B1 (ko) 컬라 텔레비젼 카메라
US5349381A (en) Video camera with aperture correction having reduced power consumption
JPH0884348A (ja) 撮像装置
JP3202983B2 (ja) 固体撮像装置の信号処理回路
JP3038738B2 (ja) 固体撮像装置の信号処理回路
JP3084719B2 (ja) 固体撮像装置の信号処理回路
JP2785214B2 (ja) 固体撮像装置の信号処理回路
JP2785213B2 (ja) 固体撮像装置の信号処理回路
JPH10108208A (ja) 固体撮像素子の撮像出力の輪郭強調方法
JP2785215B2 (ja) 固体撮像装置の信号処理回路
JP2619153B2 (ja) 映像信号処理回路
JP3410638B2 (ja) ビデオカメラシステム
US5303038A (en) Circuit arrangement for A/D conversion of the color information components of two picture signals
JPH0654232A (ja) ディジタル信号処理カメラ
KR100281787B1 (ko) 비디오 카메라
JP2770479B2 (ja) 固体撮像装置の信号処理回路及びカラーテレビジョンカメラ装置
JP3035988B2 (ja) カラーテレビジョンカメラ装置
JP3017310B2 (ja) カラー撮像装置
JPH0644824B2 (ja) 固体撮像装置
JPH05244625A (ja) ビデオカメラ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 12

EXPY Expiration of term