KR930002120B1 - 촬상장치의 디지탈신호 처리장치 - Google Patents

촬상장치의 디지탈신호 처리장치 Download PDF

Info

Publication number
KR930002120B1
KR930002120B1 KR1019900005555A KR900005555A KR930002120B1 KR 930002120 B1 KR930002120 B1 KR 930002120B1 KR 1019900005555 A KR1019900005555 A KR 1019900005555A KR 900005555 A KR900005555 A KR 900005555A KR 930002120 B1 KR930002120 B1 KR 930002120B1
Authority
KR
South Korea
Prior art keywords
signal
digital
color
signals
circuit
Prior art date
Application number
KR1019900005555A
Other languages
English (en)
Other versions
KR900017411A (ko
Inventor
히로야스 오쯔보
유끼노부 다다
마사루 노다
미찌오 마스다
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Publication of KR900017411A publication Critical patent/KR900017411A/ko
Application granted granted Critical
Publication of KR930002120B1 publication Critical patent/KR930002120B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/142Edging; Contouring
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00Colour television systems
    • H04N11/06Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/08Transmission systems characterised by the manner in which the individual colour picture signal components are combined using sequential signals only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • H04N23/84Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/843Demosaicing, e.g. interpolating colour pixel values
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/135Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements
    • H04N25/136Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on four or more different wavelength filter elements using complementary colours
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/67Circuits for processing colour signals for matrixing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/68Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
    • H04N9/69Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits for modifying the colour signals by gamma correction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Color Television Image Signal Generators (AREA)
  • Color Television Systems (AREA)

Abstract

내용 없음.

Description

촬상장치의 디지탈신호 처리장치.
제1도는 본 발명의 제 1의 실시예를 도시한 블럭도.
제2도는 고체촬상소자의 필터배치의 모식도.
제3도는 디지탈 점순차신호의 모식도.
제4도는 RGB 매트릭스회로의 1실시예를 도시한 도면.
제5도(a)∼(i)는 제4도의 각부의 파형을 도시한 도면.
제6도는 γ처리회로의 1실시예를 도시한 도면.
제7도는 γ처리회로의 입출력 특성도.
제8도는 색차 매트릭스회로의 1실시예를 도시한 도면.
제9도는 엔한스회로의 1실시예를 도시한 도면.
제10도는 베이스 클립회로의 입출력 특성도.
제11도는 표준신호 생성회로의 1실시예를 도시한 도면.
제12도는 γ처리회로의 다른 실시예를 도시한 도면.
제13도(a)∼(g)는 제12도의 각부의 파형을 도시한 도면.
제14도는 본 발명의 제2의 실시예를 도시한 블럭도.
제15도는 본 발명의 제3의 실시예를 도시한 블럭도.
제16도는 RGB 매트릭스회로의 다른 실시예를 도시한 도면.
제17도는 RGB 매트릭스회로의 다른 실시예를 도시한 도면.
제18도는 엔한스회로의 다른 실시예를 도시한 도면.
제19도(a),(b)는 엔한스후의 휘도신호의 파형도.
제20도는 본 발명의 제4의 실시예를 도시한 블럭도.
제21도는 백색검출이 실행되는 영역을 도시한 도면.
제22도는 본 발명의 제5의 실시예를 도시한 블럭도.
* 도면의 주요부분에 대한 부호의 설명
1 : 고체촬상소자 2 : 전처리회로
3 : A/D 변환회로 4 : 구동회로
5 : 제어회로 6 : 엔한스회로
7a,7b : γ처리회로 8 : 1H 지연메모리
9 : RGB 매트릭스회로 12 : 색차 매트릭스회로
13 : 표준신호 생성회로
본 발명은 화소혼합 2행 동시주사형의 CCD센서를 사용한 컬러 비디오 카메라에 적합한 디지탈 신호처리장치에 관한 것이다.
본 발명에 관련되는 비디오 카메라의 디지탈신호처리의 예에 대해서는 일본국 특허공보 소화 63-45153호에 기재되어 있다.
비디오카메라에 사용되고 있는 고체촬상소자에는 여러가지의 구성이 있으며, 크게 구별해서 M0S형과 CCD형이 있다. 일반적으로 MOS형 센서는 다선 출력이지만 CCD형 센서는 1선 출력이다. 신호처리의 디지탈화를 고려한 경우 1선 출력인 CCD형 센서는 A/D 변환기를 1개밖에 필요로 하지 않으므로 다수의 A/D 변환기를 필요로 하는 MOS형 센서보다 유리하다. 또, CCD형에서도 여러가지 방식이 있지만 현재는 일본국 텔레비젼학회기술보고, TEBS101-1, ED836, P.1∼6에 기재되어 있는 화소 혼합리드방식의 CCD 센서가 일반적으로 되어 있다. 이 CCD 센서는 일본국 특허공보 소화 63-45153호에 기재되어 있는 CCD 센서와 구성은 다르지만 동일한 처리에 의해 신호처리의 디지탈화가 가능하다.
상기한 화소혼합리드형의 CCD센서를 사용한 비디오카메라에서는 원래 1수평주사마다(R-Y)와 (B-Y)에 대응하는 색차신호를 교대로 생성하고, 그중 어느 한쪽이 생성되지 않는 색차신호는 1수평주사(1H)전의 색차신호로 보간하여 현재 수평주사하고 있는 라인의 (R-Y),(B-Y)신호로 하고 있다. 여기서, R, B는 화소신호 Red, Blue를 나타내고, Y는 휘도신호를 나타낸다. 따라서 화질상 다음의 문제점이 있다.
(1) 상기 라인보간에 의해 색차신호의 샘플링점이 일치하지 않으므로 수직해상도가 낮게 된다.
(2) R, G, B 신호를 γ처리한 후 색차신호를 생성한다는 카메라본래의 신호처리를 실행하지 않으므로 색조의 좋고 나쁨을 떠나서 색재현의 충실성이 결여된다. 또, 색 매트릭스의 자유도가 적어 색므와레마 크게될 경향이다.
일본국 특허공보 소화 63-45153호에 기재되어 있는 디지탈 신호처리의 비디오 카메라에서도 신호처리의 기본구성은 동일한 것으로써, 같은 문제점을 갖는다.
본 발명의 목적은 상기 화소혼합리드형의 CCD 센서를 사용한 비디오 카메라에 있어서, 고화질과 합리화를 목적으로서 인접하는 2라인 또는 3라인의 수평주사에서 얻어진 화소정보에서 2개의 색차신호를 동시에 생성할 수 있게 하여 상기한 문제점이 없는 디지탈 신호처리회로를 제공하는 것이다.
본 발명의 상기 및 그외의 목적과, 새로운 특징은 본 명세서의 기술 및 첨부도면으로 명확하게 될 것이다.
본 출원에서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.
즉, CCD 센서의 출력신호를 잡음저감의 개선을 실행하는 CDS(Correlation Double Sampling) 처리 및 신호량을 일정하게 하는 AGC(Auto Gain Control)처리후 화소신호마다 아날로그신호에서 디지탈신호로 변환하는 A/D 변환수단, 상기 A/D 변환수단에서 출력되는 제1의 디지탈 신호를 1수평주사기간(1H)지연하는 1H지연수단, 제1의 디지탈신호와 상기 1H지연수단에서 출력되는 제2의 디지탈신호에서 화소신호를분리하여, 또 분리후의 화소신호를 매트릭스 처리하는 것에 의해 R(적색), G(녹색), B(청색)신호를 생성하는 제1의 연산수단, 제1의 디지탈신호와 제2의 디지탈신호를 입력으로써 적어도 수직방향의 에지강조를 실행한 휘도(Y)신호를 생성하는 엔한스수단, 상기 R, G, B신호 및 Y신호를 각각 γ처리하는 γ처리 수단, γ처리후의 R, G, B신호에서 색차신호(R-Y)신호 및 (B-Y)신호를 생성하는 제2의 연산처리수단 및 상기 (R-Y), (B-Y)신호와 γ처리후의 휘도신호에서 표준텔레비젼신호를 생성하는 표준텔레비젼신호 생성수단에 의해 신호처리회로를 구성한다.
화소혼합 리드형의 CCD 센서의 마젠타색(Mg), 시안색(Cy), 황색(Ye), 녹색(g)의 각 필터배열은 제2도와 같이 되어 있고, 광전 변환된 전하는 2행씩 리드된다. 예를 들면, 도면에 도시한 바와같이 A필드에서는 An, An+1과 같이, B필드에서는 Bn, Bn+1과 같이 리드한다. 여기서 A필드, B필드에서 조합을 바꾸고 있는 것은 비월주사 때문이다. 이 결과 센서에서는 수평주사 마다(Mg+Ye)와 (G+Cy) 및 (Mg+Cy)와 (G+Ye)의 화소신호가 교대로 출력된다. 제3도에 그와 같은 상태를 도시한다.
따라서 상기 제1의 디지탈신호와 이것을1H 지연시킨 제2의 디지탈신호에서는 상기 (Mg+Ye), (G+Cy), (Mg+Cy), (G+Ye)의 4색 화소신호가 얻어지고, 이들을 제1의 연산수단에서 매트릭스 처리하는것에 의해 R, G, B 신호를 생성할 수 있다. 매트릭스 처리의 원리에 대해서 설명한다. 지금, Mg=R+B, Ye=R+G, Cy=G+B로 나타낸다고 하면
Figure kpo00001
로 되고, 따라서
Figure kpo00002
로 된다. 지금
Figure kpo00003
Figure kpo00004
로 하면, 위의 식은
Figure kpo00005
로 된다. 또, RGB 매트릭스를
Figure kpo00006
로 해석 (7)식을 (6)식에 대입하면
Figure kpo00007
로 되고, Q'는 QQ'=I (I는 단위행렬)를 충족시키는 행렬이다. Q'에는 자유도가 있어 몇가지의 해답이 있지만 실제로는 색므와레가 최소로 되도록 결정한다. 상기한 행렬의 Q의 값은 1설계값을 나타낸 것이다. 실제로는 화소신호에 따라서
Figure kpo00008
(n,m은 정의 정수)
의 형태로 각 구성요소가 최적의 설계값으로서 부여된다. 제1의 연산수단은 이 Q'를 사용한 (7)식의 매트릭스 연산을 실행한다. 종래방식은 이와 같은 RGB 매트릭스의 최적화는 곤란하고, 이 때문에 본 방식은 종래의 방식보다 색므와레를 저감할 수 있다.
이렇게 해서 얻어진 R. G. B 신호는 상기 γ처리수단에 의해 γ처리하고, 다시 제2의 연산처리에서 이 γ처리후의 각 신호에서, 예를 들면 NTSC에서는 다음의 식
Figure kpo00009
에서 나타내는 색차 매트릭스처리를 실행하여 색차신호(R-Y), (B-Y)를 생성한다. 이때 상기한 종래예와 달리 보간하는 일 없이 인접하는 2라인의 수평주사마다 2개의 색차신호가 동시에 생성된다. 또, 이상의 색차신호를 생성하는 프로세스는 카메라본래의 정규의 색신호처리 프로세스로서, 색재현 충실성에도 우수하다.
따라서 본 방식에 의하면 상기한 종래기술의 색의 수직해상도, 색재현 충실성, 색므와레등의 문제가 해결된다.
또, 상기 엔한스회로에서는 A/D 변환처리후의 제1의 디지탈신호와 1H 지연된 제2의 디지탈신호의 차분신호를 취하고, 이 차분신호에 베이스클립, 고역잡음제거등의 처리를 실행한후 제1의 디지탈신호(또는 제2의 디지탈신호)에 가산하여 수직의 에지강조를 실행한다. 즉, 색분리와 엔한스회로에서 1H 지연수단을 공용하는 상기 구성에 의해 1H 지연수단을 추가하는 일 없이 수직방향의 응답 개선도 실행할 수가 있다.
또, 이상의 처리를 아날로그처리로 실행한 경우에는 1H 지연을 동기식의 CCD 지연선으로 구성하게 되지만 이경우
(1) 이득이 불안정하다.
(2) 직선성이 나쁘다.
(3) 점 순차신호의 2종류의 화소신호간에 혼색이 발생한다.
등의 문제가 있고, 이 결과 생성한 색신호에 수평주사마다 불안정(라인페어)가 발생한다. 이것에 대하여 본 방식에서는 디지탈화한 것에 의해 상기 (1) 이득의 불안정, (2) 비직선성, (3) 혼색등은 생기지 않아 상기 라인페어를 방지할 수 있는 이점이 있다.
또, 그 이외에도 신호처리를 큰폭으로 디지탈화한 것에 의해 다음과 같은 효과도 얻을 수 있다.
(1) 대형부품인 CCR로 구성하고 있던 필터를 디지탈 필터로 구성하여 IC로 집적화할 수가 있다.
(2) 이득의 불안정을 흡수하기 위한 조정이 불필요하다.
(3) 각 조정의 자동전자조정이 가능하다.
(4) A/D, D/A의 내장에 의해 IC의 1칩 집적화가 가능하다.
(5) 연산 반올림 오차에 의한 S/N 저하를 충분히 고려하는 것에 의해 S/N 저하를 방지할 수 있다.
또, 1H지연 메모리는 지연단수를 임의로 설정할 수 있으므로 수평화소수등이 다른 임의의 CCD 센서에 대응할 수 있다.
이하 본 발명의 구성에 대해서 실시예와 함께 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 붙이고 그 반복적인 설명은 생략한다.
제1도는 본 발명의 제1의 실시예의 블럭도를 도시한 것이다. 제1도에서 (1)은 고체촬상소자, (2)는 전처리회로, (3)은 A/D 변환회로, (4)은 구동회로, (5)는 제어회로,(6)은 엔한스회로, (7a),(7b)는 γ(감마)처리회로, (8)은 1H 지연 메모리, (9)는 RGB 매트릭스회로, (10)은 화이트밸런스회로, (12)는 색차매트릭스회로, (13)은 표준텔레비젼신호 생성회로, (14a) ∼(14h), (15) ∼(27), (28a), (28b)는 단자이다.
구동회로(4)는 제어회로(5)와 동기해서 고체촬상소자 (1)에 구동펄스를, 또 전처리회로(2)에는 상기한 CDS 처리에 필요한 제어펄스를 공급한다. 고체촬상소자 (1)은 공급된 구동펄스에 따라 도시하지 않은 렌즈에 의해 촬상면에 결상한 화상을 광전 변환해서 얻은 전기신호를 리드한다. 고체촬상소자 (1)에서 출력된 신호는 전처리회로 (2)에 공급되고, 잡음저감을 개선하는 CDS 처리 및 신호레벨을 일정하게 하는 AGC 처리등이 실행되어 A/D 변환회로(3)에 공급된다. A/D 변환회로(3)에서는 제어회로(5)에서 공급되는 A/D 변환 클럭에 의해 상기 전처리회로(2)에서 공급된 화소신호를 화소마다 점순차(1점씩 순차)로 A/D 변환하고, 얻어진 디지탈신호를 RGB 매트릭스회로(9), 1H 지연메모리(8) 및 엔한스회로(6)에 공급한다. 상기 디지탈신호는 수평주사마다 구성이 변하여 어떤 수평주사에서는 어떤 2색의 화소신호 (이 2색의 화소신호를A, B로 한다)로 되고, 다음의 수평주사에서는 다른 2색의 화소신호(이 2색의 화소신호를 C, D로 한다)로 되어 있다. 또, 이들 2색의 화소신호는 점순차로 교대로 얻어진다(이하 이 신호를 점순차 신호라 한다).
예를 들면, 제2도에 도시한 필터배열의 센서에서는 상기 4개의 화소신호 A, B, C, D는 (Mg+Ye), (G+Cy), (Mg+Cy), (G+Ye)에 대응하고, 제3도에 도시한 점순화 신호가 A/D 변환회로(3)의 출력으로서 얻어진다. 1H지연메모리(8)에서는 공급된 상기 점순차 신호를 1H지연한후 엔한스회로(6)과 RGB 매트릭스회로(9)에 공급한다. RGB 매트릭스회로(9)에서는 A/D 변환회로(3)에서 공급된 점순차 신호와 1H 지연메모리(8)에서 1H 지연된 점순차신호에서 상기 4색의 화소신호 A, B, C, D를 분리하고, 분리된 화소신호 A, B, C, D를 매트릭스 처리하는 것에 의해 각 수평주사마다 R, G, B신호를 생성한다. RGB 매트릭스회로에서 생성된 상기 R, G, B신호를 화이트밸런스회로(10)에 공급하여 G신호에 대해서 R, B신호의 이득을 조정하는 화이트밸런스 처리를 실행한다. 이 화이트밸런스처리된 R, G, B신호는 또 γ처리회로(7a)에 공급된다. γ처리회로(7a)에서는 공급된 R, G, B신호를 γ처리하여 색차 매트릭스회로(12)에 공급한다. 색차 매트릭스회로(12)에서는 γ처리후의 R, G, B신호를 매트릭스 처리해서 각 수평주사마다 색차신호(R-Y), (B-Y)를 생성하여 표준신호 생성회로(13)에 공급한다. 이상이 색차신호를 생성하기까지의 색차신호 처리이다.
다음에 휘도신호처리에 대해서 설명한다.
휘도신호는 상기한 화소신호 A와 B 및 C와 D의 합으로 부여된다. 엔한스회로(6)에서는 먼저 A/D 변환회로(3)에서 공급된 점순차신호와 1H 지연메모리(8)에서 공급된 점순차 신호를 대역 제한하여(fs/2 성분을 제거, fs는 화소리드 주파수), 1H지연전의 휘도신화 1H 지연후의 휘도신호를 생성한다. 다음에 이들 2개의 휘도신호의 차를 취하여 수직방향의 고역성분을 인출하고, 이것을 상기 1H 지연전의 휘도신호 또는 1H지연후의 휘도신호에 가산해서 휘도신호의 수직방향의 고역강조(엔한스)를 실행한다. 이렇게 해서 수직방향의 고역강조한 휘도신호는 또 수평방향의 고역도 강조한다. 이 결과, 렌즈등의 MTF(Modulation Transfer Factor)에 의한 휘도신호의 MTE의 저하를 보상할 수 있다. 이상의 엔한스처리를 실행한 휘도신호는 γ처리회로(7b)에 공급된다. γ처리회로(7b)에서는 공급된 휘도신호를 γ처리하여 표준신호 생성회로(13)에 공급한다.
표준신호 생성회로(13)에서는 상기 색차 매트릭스회로(12)에서 공급된 색차신호(R-Y), (B-Y)와 γ처리회로(7b)에서 공급된 휘도신호에서 제어회로(5)에서 공급되는 제어신호에 따라 NTSC등의 표준텔레비젼신호를 생성해서 출력한다. 이때 접속하는 기기의 입력인터페이스가 디지탈이면 그대로 디지탈신호인 채로 출력하고, 아날로그 입력신호이면 D/A 변환한 후 출력한다.
제4도 내지 제13도는 제1의 실시예의 각 블럭의 1예를 상세히 도시한 블럭도 및 각 블럭에서의 각부의 신호를 도시한 것이다. 이하 이들 도면을 참조해서 각 블럭을 설명한다.
제4도는 RGB 매트릭스회로(9)의 1예이고, 제5도(a)∼(i)는 제4도의 각부의 신호파형이다. 제4도에서 (30)은 스위치, (31a), (31b)는 디 멀티플렉서(De-Multiplexor, 이하, De-MPX라 한다), (32a) ∼(32I)은 계수승산회로, (33a) ∼(33c)는 가산회로, (29a) ∼(29c)는 래치회로이다. 단자(17) 및 단자(18)을 거쳐 스위치(30)에 A/D 변환기(3) 및 1H 지연메모리(8)에서 A/D 변환된 점순차신호 및 이 점순차신호가 1H지연된 신호가 공급된다. 이 점순차신호는 상기한 바와같이 수평주사마다 구성이 변하여, 어떤 수평주사에서는 제5도(a)에 도시한 바와같이 화소신호 Ai, Bi로 되고, 다음의 수평주사에서는 제5도(b)에 도시한 바와같이 화소신호 Ci, Di로 된다. 여기서 i는 수평주사 마다의 화소신호인 것을 나타낸다 (i=1,2,3,...,n-1,n,n+1…). 따라서 어떤 수평주사에서 단자(17)에 제5도(a)에 도시한 신호가 입력될 때, 단자(18)에는 1H전의 제5도(b)에 도시한 신호가 입력되며, 또 다음의 수평주사에서 단자 (17), (18)에는 각각 제5도(b)및 제5도(a)가 입력된다. 스위치(30)에서는 제어회로(5)에서 단자(14e)를 거쳐서 공급되는 수평주파수의 1/2의 주파수펄스에 따라 De-MPX(31a) 및 (31b)에 공급하는 상기 점순차신호를 전환한다. 이 결과, De-MPX(31a) 및 (31b)에는 항상 제5도(a) 및 제5도(b)에 도시한 신호가 각각 공급된다.
De-MPX(31a)에서는 스위치(30)에서 공급된 점순차신호에 포함되는 2개의 화소신호 Ai와 Bi를 분리해서 제5도(c) 및 제5도(d)에 도시한 신호를 생성한다. 마찬가지로 De-MPX(31b)에서는 화소신호 Ci와 Di를 분리해서 제5도(e), 제5도(f)에 도시한 신호를 생성한다. De-MPX(31a), (31b)에서 생성된 화소신호 Ai, Bi, Ci 및 Di는 제4도에 도시한 바와같이 각각 계수승산회로(32a)∼(321)에 공급된다. 이 공급된 각 화소신호는 승산회로(32a)∼(321)에서 각각 순서적으로 kr1∼kr4, kg1∼kg4, kb∼kb4인 계수와 승산되어 가산회로(33a)∼(33c)에 공급된다. 가산회로(33a)∼(33c)에서는 공급된 신호가 가산되어 각각 래치회로(29a)∼(29c)에 공급된다. 여기서 계수승산회로 및 가산회로의 연산을 종합하면 다음 식으로 된다.
Figure kpo00010
여기서 상기한 행렬 Q'에 상당하는 행렬 P'를 사용하여
Figure kpo00011
로 하면
Figure kpo00012
로 되고, 이식은 RGB 매트릭스연산이며, 이 결과 Ri, Gi, Bi가 얻어진다. 래치회로(29a)∼(29c)에서는 공급된 Ri, Gi, Bi신호를 제어회로(5)에서 공급된 래치클럭에 의해 래치해서 출력한다. 이렇게 해서 래치회로(29a)∼(29c)에서 제 5도(g), 제 5도(h), 제 5도(i)에 도시한 신호가 출력된다.
다음에 제6도에 따라 γ처리회로(7a)의 1예를 설명한다. 제6도에서 (34a)∼(34c)는 감산회로, (35a)∼(35c)는 흑색레벨 검출회로, (36a)∼(36c)는 γ처리회로이다. 화이트 밸런스회로(l0)에서 공급된 이득 조정후의 Ri, Gi, Bi신호는 각각 감산회로(34a)∼(34c) 및 흑색 레벨 검출회로(35a)∼(35c)에 공급된다. 흑색레벨 검출회로(35a)∼(35c)에서는 공급된 Ri, Gi, Bi 신호에서 각각 흑색레벨을 검출하고, 이 검출값을 각각 감산회로(34a)∼(34c)에 공급한다. 이 흑색레벨의 검출에는 몇가지의 방법이 있지만 일반적인 방법으로서는 센서 수광면의 수평 또는 수직의 BLK(Blanking) 부분의 일부를 차광해서 광학적으로 흑색의 부분을 만들고, 이 기간의 각 신호 Ri, Gi, Bi를 적분해서 흑색레벨을 검출하는 방법이다. 이 방법인 경우 흑색레벨 검출회로(35a)∼(35c)에서는 제어회로(5)에서 단자(14g)를 거쳐 입력된 광학 흑색레벨 기간을 나타내는 펄스에 따라 광학 흑색레벨 기간의 신호를 평군해서 흑색 레벨을 검출한다. 감산회로(34a)∼(34c)에서는 공급된 Ri, Gi, Bi신호에서 흑색레벨 검출회로(35a)∼(35c)에서 공급된 흑색레벨 검출값을 각각 감산하여 γ처리후의 흑색레벨을 일정값(예를 들면, 0)으로 정리한다(이 처리를 흑색레벨 재생이라 한다). 흑색레벨 재생된 Ri, Gi, Bi신호는 γ처리회로(36a)∼(36c)에 공급되어 다음식에서 나타내는 γ처리가 실행된다.
Figure kpo00013
여기서 γ는 NTBC 방식에서 2.2이고, PAL, SECAW 방식에서는 2.8이다. 단지 실제에 있어서 이 γ처리는 회로규모등의 이유로, 예를들면 제7도에 도시한 바와같은 굽은선 특성에 의해 근사하게 실행한다.
제8도는 색차매트릭스회로(12)의 1예를 도시한 블럭도이다. 제8도에서 (37a)∼(37c) 및 (38a)∼(38c)는 계수승산회로, (39a),(39b)는 가산회로, (40a),(40b)는 래치회로이다. 이 구성예의 동작은 다음과 같다. γ처리회로(7a)에서 γ처리된 Ri, Gi, Bi신호는 각각 계산승산회로 (37a)(37b)(37c)및 (38a)(38b)(38c)에 공급된다. 공급된 신호가 0.7,-0.59,-0.11 및 -0.3,-0.59,0.89배 된다. 이 연산에 의해 얻어진 신호는 가산회로(3ga) 및 (3gb)에 공급되고, 색차신호(R-Y),(B-Y)가 다음 식에 의해 구해진다.
Figure kpo00014
이렇게 해서 얻어진 색차신호(R-Y),(B-Y)는 각각 래치회로(40a),(40b)에 공급되고, 래치회로(40a),(40b)에서는 공급된 신호가 제어회로(5)에서 단자(14h)를 거쳐서 공급되는 래치클럭에 의해 래치된 후 출력된다.
제9도는 엔한스회로(6)의 1예를 도시한 블럭도이다. 도면에서 (41a), (41b),( 41c)는 저역통과필터 (이하 LPF라 한다), (42a),(42b)는 지연회로, (43a), (43b)는 가산회로, (44a),(44b)는 베이스 클립회로, (45a),(45b)는 계수승산회로, (46)은 대역통과필터(이하 BPF라 한다), (47)은 감산회로이다.
이하 제9도의 동작에 대해서 설명한다. 먼저 LPF(41a) 및 (41b)에는 A/D 변환회로(3)에서의 점순차신호와 1H지연메모리(8)에서 1H지연된 점순차신호가 공급된다. 이들 점순차신호는 상기한 바와같이 각 수평주사마다 2개의 화소신호(A와 B 또는 C와 D)가 반복되어 있는 신호로서, 이 반복주기의 성분을 상기 LPF(41a) 및 (41b)에서 제거하는 것에 의해 휘도신호 Y와 1H지연된 휘도신호 YD가 얻어진다. 감산회로(47)에서는 휘도신호 Y에서 1H지연된 휘도신호를 감산하여 차신호(Y-YD)를 LPF(41c)에 공급한다. LPF(41c)에서는 공급된 차신호의 고역잡음을 포함하는 고역성분을 제거한 후 베이스 클립회로(44a)에 공급한다. 베이스 클립회로(44a)는 제10도에 도시한 입출력 특성을 갖고, 신호의 절대값이 "A"이하의 소 진폭성분을 잡음으로 간주해서 제거한다. 이렇게 해서 수직 엔한스 신호를 얻는다. 이 수직 엔한스 신호는 그다지 주파수 특성을 필요로 하지 않고, 상기 LPF(41c)에서는 그 차단 주파수가 1∼2MHz 정도로 된다. 또, 상기 수직 엔한스 신호는 계수승산회로(45a)에서 Kv배 되어 가산회로(43a)에 공급된다. 한편, 지연회로(42a)에서는 감산회로(47)과 LPF(41c)와 베이스 클립회로(44a) 및 계수승산회로(45a)의 총지연시간만큼 휘도신호 Y를 지연하여, 같은 가산회로(43a)에 공급되는 수직 엔한스 신호의 지연시간과 같게 된다. 가산회로(43a)에서는 공급된 휘도신호에 수직 엔한스 신호가 가산되어 수직방향의 엔한스가 실행된 휘도신호를 생성한다. 또, 이 휘도신호는 지연회로(42b)와 BPF(46)에 공급된다. BPF(46), 베이스 클립회로(44b), 계수승산회로(45b), 지연회로(42b) 및 가산회로(43b)는 수평방향의 엔한스회로를 구성 한다. BPF(46) 에서는 엔한스하고자 하는 주파수 대역에 포함되는 주파수 성분을 공급된 휘도신호에서 추출한다.
또, BPF(46)에서 추출된 주파수성분은 베이스 클립회로(44b)에 공급된다. 베이스 클립회로(44b)에서는 상기 베이스 클립회로(44a)와 마찬가지로 해서 공급된 신호에서 소 진폭성분을 잡음으로 간주해서 제거하여 수평 엔한스신호를 생성한다. 여기서 신호에 포함되는 잡음이 작은 경우에는 베이스 클립처리가 반드시 필요한 것은 아니고 생략할 수도 있다. 이 수평 엔한스신호는 계수승산회로(45b)에서 kH배 한 후 가산회로(43b)에 공급된다. 지연회로(42b)에서는 지연회로(42a)와 마찬가지로 해서 BPF(46)과 베이스 클립회로(44b)와 계수승산회로(45b)의 총 지연시간만큼 공급된 휘도신호를 지연한 후 가산회로(43b)에 공급한다. 가산회로(43b)에서는 휘도신호에 수평 엔한스신호가 가산된다. 이상 이 실시예에 의해 수직 및 수평 모두 엔한스된 휘도신호를 얻는다. 그러나 상기 엔한스를 실행하면 일반적으로 신호 S/N이 낮은 저 조명도에서는 잡음이 상기 베이스 클립회로에서 제거되지 않아 S/N이 떨어진다. 이 결과, 오히려 화질이 떨어질 경우가 있다. 이것을 방지하기 위해 상기 계수승산회로(45a),(45b)에서는 상기한 계수 kH및 kv가 저조명도시에는 고조명도시보다 작게 되어 엔한스량이 보정된다. 예를들면, AGC 전압에 연동하여 AGC가 동작할때에 kH,및 kv가 작게 된다.
제11도는 표준신호 생성회로(13)의 1실시예의 블럭도를 도시한 것이다. 도면에서 (48a),(48b)는 가산회로, (49)는 인코더회로, (50a),(50b)는 D/A 변환회로이다.
NTSC, PAL, SECAM등의 표준 텔레비젼신호에서는 일반적으로 색신호가 변조된 후 휘도신호로 다중화된다. 이 색신호의 변조방식은 각 방식에 의해 다르고, NTSC 및 PAL은 색차신호(R-Y),(B-Y)를 색부반송파 fsc에 의해 직교평형 변조하지만, SECAM에서는 색차신호를 선순차로 FM 변조한다. 디지탈화가 용이한 것은 NTSC 및 PAL 방식의 직교평형 변조이다. 디지탈의 직교평형 변조는 기본적으로 아날로그의 경우와 동일하며, (R-Y)와 (B-Y)를 90°위상 시프트한 주파수가 fsc의 2개의 펄스를 각각 평형변조한후 2개의 신호를 가산하면 된다. 또, 이 디지탈의 평형변조 회로도 상기 펄스가 "H"일때 정의 극성의 신호를 출력하고, "L"일때는 부의 극성의 신호를 출력하는 극성 반전회로로 용이하게 구성할 수 있다. 제11도는 이 색신호의 변조가 용이한 NTSC 및 PAL 방식인 경우의 실시예이다.
이하 동작에 대해서 설명한다. 색차신호(R-Y)와 (B-Y)는 색차매트릭스회로(12)에서 각각 단자(22) 및 (23)을 거쳐서 인코더(49) 및 가산회로(48a)에 공급된다. 가산회로(48a)에서는 공급된 (B-Y) 신호에 단자(14c)를 거쳐 제어회로(5)에서 공급된 버스트신호를 부가해서 인코더(49)에 공급한다. 인코더(49)에서는 공급된 색차신호 (R-Y),(B-Y)가 제어회로(5)에서 공급되는 부반송펄스에 의해 상기한 디지탈 직교평형 변조되고, D/A 변환회로(50a)에서 변조후의 아날로그 색신호 C가 얻어진다. 또, 휘도신호는 단자(27)을 거쳐서 가산회로(48b)에 공급된다. 가산회로(48b)에서는 공급된 휘도신호에 제어회로(5)에서 공급되 는복합동기신호(C.SYNC)가 부가되어 D/A 변환회로(50b)에 공급된다. D/A 변환회로(50b)에서는 공급된 디지탈 휘도신호가 D/A 변환되어 아날로그 휘도신호 Y가 출력된다.
이상 제1의 실시예의 주요블럭에 대해서 설명하였다. 화이트 밸런스회로(10) 및 γ처리회로(7b)에 대해서는 상세한 설명을 하지 않았지만, 화이트 밸런스회로(10)은 R신호, B신호의 이득을 변환하는 디지탈 승산회로로 간단히 구성할 수 있고, 휘도신호의 γ처리회로(7b)는 색신호의 처리회로(7a)와 마찬가지로 구성할 수 있다.
제12도는 상기한 γ처리회로(7a)의 다른 실시예를 도시한 블럭도이고, 제13도(a)∼(g)는 각부의 파형이다. 제12도에서(35a)∼(35c)는 제6도와 동일한 흑색레벨 검출회로, (34)는 감산회로, (36)은 제6도와 동일한 γ처리회로, (51a),(51b)는 멀티플렉서(이하 MPX라 한다)이다. 단자(20)에서 입력된 Ri, Gi, Bi 신호는 MPX(51a) 및 흑색레벨 검출회로(35a),(35b),(35c)에 각각 공급된다. 흑색레벨 검출회로(35a)∼(35c)에서는 상기한 실시예와 마찬가지로 해서 각 색신호 Ri, Gi, Bi의 흑색레벨을 검출하여 각각의 흑색레벨의 검출값 Pr, Pg, Pb를 MAX(51b)에 공급한다. MPX(51a), (51b)에서는 제13도(a)∼(c)에 도시한 공급된 Ri, Gi, Bi신호 및 상기 Pr, Pg, Pb를 제어회로(5)에서 공급되는 선택신호에 따라 제13도(d), (e)에 도시한 바와 같이 점순차로 다중화한다. 다중화된 색신호 및 흑색레벨 검출값은 감산회로(34)에 공급되고, 다중화된 색신호에서 다중화된 흑색레벨이 감산되어 제13도(f)에 도시한 흑색레벨이 흑색레벨이 재생된 색신호의 다중화된 신호가 생성된다. 재생된 색신호는 γ처리회로(36)에 공급되고, 상기한 γ처리회로와 마찬가지로 γ보정이 실행되어 제13도(g)에 도시한 신호를 얻는다. 이 예에 의하여 회로증가가 소규모의 MPX 회로뿐이고, 제6도에 도시한 바와 같이 회로규모가 크며, 또 3채널이 필요하였던 감산회로와 γ처리회로를 1채널만으로 끝낼 수가 있다. 이 결과 회로 규모의 증대를 극히 억제할 수 있다.
이상 γ처리의 회로규모를 저감하는 예에 대해서 설명하였지만 같은 방법에 의해 그 밖의 색신호 처리 블럭에서도 회로 규모의 축소가 가능하다.
제14도는 본 발명에 의한 제2의 실시예의 블럭도를 도시한 것이다. 이 실시에에 있어서, 제1의 실시예와 동일한 작용을 하는 부분의 설명은 생략하고, 제1의 실시예와 다른 부분에 대해서 설명한다.
본 실시예가 제1의 실시예와 다른 점은 색차 매트릭스회로(12)와 표준신호 생성회로(13) 사이에 1H 지연회로(52a),(52b) 및 가산회로(53a),(53b)를 마련한 것이다.1H 지연회로(52a) 및 (52b)는 색차 매트릭스회로에서 출력되는 (R-Y)와 (B-Y)신호를 각각 1H 지연하여 가산회로(53a) 및 (53b)에 공급한다. 가산회로(53a),(53b)에서는 색차 매트릭스회로에서 공급되는 색차신호(R-Y) 및 (B-Y)에 1H 지연회로(52a),(52b)에서 공급되는 1H 지연된 (R-Y) 및 (B-Y)를 각각 가산한다. 즉, 1H 지연회로(52a)와 가산회로(53a) 및 1H 지연회로(52b)와 가산회로(53b)는 각각 소위 빗형필터를 구성하고 있으며, 수직상관을 이용해서 잡음의 저감이 실행된다. 이 때문에 표준신호 생성회로(13)에 공급되는 색차신호{(R-Y)}' ,{(B-Y)1}'는 1,1-1번째의 수평주사에서 얻어진 색차신호를
Figure kpo00015
과 같이 나타내면 단자(22'),(23')에서 각각
Figure kpo00016
과 같이 평균화된 값으로 되므로, 상기한 제1의 실시예인 경우에 대하여 S/N이 개선되어 있다. 또, 다른색이 화면상에서 경사지게 접하는 부분을 갖는 피사체의 촬영에 있어서 해당 색의 경계가 톱니모양으로 들쭉 날쭉한 부자연성을 경감하는 효과가 얻어진다. 또, 색차신호의 수직해상도는 약간 저하하지만 종래방식에서 마찬가지의 빗형상 필터를 마련하는 것보다는 저하하는 것이 적다. 그 밖의 효과에 대해서는 제1의 실시예와 같다.
제15도는 본 발명에 의한 제3의 실시예의 블럭도를 도시한 것이다. 본 실시예는 상기 제2의 실시예에 비해 신호처리에 사용하는 1H 지연 메모리의 수는 적고, 또 (1) 인접하는 3라인의 수평주사에서 얻어진 화소신호에서 RGB 신호를 생성하고, 동시에 R, G, B의 색신호에 대해서 빗형필터에 의한 잡음거의 처리를 실시하여 제2의 실시예의 빗형필터와 같은 정도의 S/N의 개선과 색의 경계에 부자연성의 경감, (2) 3라인의 수직 엔한스를 실현하는 것이다. 제15도에서, (8')는 1H 지연 메모리, (9')는 RGB 매트릭스회로, (6')는 엔한스회로이다. 그 밖의 부분은 제1의 실시예와 동일하다.
본 실시예가 상기 제1 및 제2의 실시예와 다른 점은 상기 RGB 매트릭스회로(9')와 엔한스회로(6')가 A/D 변환회로(3), 1H 지연 메모리(8) 및 1H 지연 메모리(8')에서 공급된 근접하는 3개의 수평주사의 화소신호를 처리하는 것에 의해 R, G, B 신호 및 휘도신호를 생성하는 것이다. 다음에 이 RGB 매트릭스회로(9')와 엔한스회로(6')의 동작을 제16도, 제17도에 따라 설명한다.
제16도는 RGB 매트릭스회로(9')의 1예를 도시한 블럭도이다. 도면에서 (54)는 가산회로, (55)는 계수승산회로, (9)는 제1의 실시예의 RGB 매트릭스회로이다. 현재 어떤 1번째의 수평주사에서 단자(17)에서 2개의 화소신호 Ai, Bi가 입력되어 있다고 하면, 상기한 센서의 출력신호의 특징에서 단자(18)에는 1H 지연한 1-1번째의 수평주사에서 얻어진 화소신호 Ci, Di가 입력되고, 단자(18')에는 2H 지연한 1-2번째의 수평주사에서 얻어진 화소신호 Ai, Bi가 입력된다. 여기서 다음의 설명에서는 각 수평주사의 화소신호를 구별하기 위해, 예를들면 1번째의 수평주사에서 얻어진 화소신호는 A1과 같이 표시한다. 단자(17) 및 (18')에서 입력한 Al, B1및 A1-2, B1-2는 가산회로(54)에 공급된다. 가산회로(54)에서는 공급된 화소신호를 각각 가산해서 이 결과 얻어진 화소신호(A1+A1-2), (B1+B1-2)는 다시 계수승산회로(55)에 공급된다. 계수승산회로(55)에서는 공급된 신호를 1/2배 해서 RGB 매트릭스회로(9)에 공급한다. RGB 매트릭스회로(9)에서는 계수승산회로(55)에서 공급된 화소신호(A1+A1-2)/2,(B1+B1-2)/2로 되는 점순차신호 및 단자(18)에서 공급된 C1-l, Dl-1로 되는 점순차신호에서 각 색신호(A1+A1-2)/2,(B1+Bl-2)/2,C1-1,D1-1을 분리하고, (9)식과 마찬가지의 매트릭스 처리를 실행하여 3라인의 수평주사에 의한 색신호
Figure kpo00017
을 얻는다. 이
Figure kpo00018
은 다음 식에서 나타낸다.
Figure kpo00019
이것을 변형하여,
Figure kpo00020
여기서 (17)식의 우변 제1항 및 제2항은 (9)식과 동일 하고, 이들은 제1실시예에서1번째 1-1번째의 수평주사에서 얻어지는 R1,G1,B1및 R1-1,G1-1,B1-1이다. (17)식은 (10)식에서
Figure kpo00021
으로 되고, RGB 매트릭스회로(9')에서 얻은
Figure kpo00022
은 제1의 실시예에서 얻은 Rl, G'1, B1을 빗형필터로 처리한 것과 동일하게 된다. 제2의 실시예에서는 색차신호에 대해서 빗형필터 처리를 실행하고 있는 것에 대하여 본 실시예에서는 색신호에 대해서 빗형필터 처리를 실행하고 있다. 본 실시예에서도 제2의 실시예와 마찬가지로 색신호의 S/N의 개선과 색의 경계의 부자연성의 경감을 할 수 있다. 또, 제17도에 RGB 매트릭스회로(9)에 제4도에 도시한 회로를 사용한 예를 도시한다.
제18도는 제15도의 엔한스회로(6')의 1예를 도시한 블록도이다. 도면에서 (41a)∼(41d)는 LPF, (56a)∼(56c)는 계수승산회로이다. 그 밖에 제9도에 도시한 예와 같은 부분에는 동일부호를 붙이고, 여기서는 설명을 생략한다.
먼저 단자(17)에서는 A/D 변환회로(3)에서 A/D 변환된 점순차신호가 입력된다. 또, 단자(18)에서는 1H 지연 메모리(8)에 의해 1H 지연된 점순차신호가 입력되고, 단자(18')에서는 1H 지연회로(8)과 (8')에 의해 2H 지연된 점순차신호가 입력된다. 이들 점순차신호는 각각 LPF (41a), (41b), (41d)에 공급되고, 제9도에 도시한 실시예와 마찬가지로 2개의 화소의 반복주파수 근방의 주파수가 제거되어 각 점순차신호에서 휘도신호가 생성된다. 또, 계수승산회로(56a), (56b), (56c)에서는 LPF (41a), (41b), (41d)에서 공급된 휘도신호를 각각 -1/4, 1/2,-1/4배 해서 가산회로(47)에 공급한다. 가산회로(47)에서는 공급된 신호를 가산하여 이 연산결과를 출력한다. 현재 LPF (41b)의 출력신호를 YM으로 하면 (41a) 및 (41d)에서 출력되는 신호는 YM.·Z 및 YM·Z-1이다. 따라서 가산회로의 출력신호를 YE로 하면 YE
Figure kpo00023
로 되고, 전달함수는
Figure kpo00024
로 된다. 이것은 3차의 대칭형 FIR 필터로서, 군지연성이 평탄한 BPF이다. 또 이 BPF에서 추출된 YE신호는 LPF(41c) 및 베이스 클립회로(44a)에서 잡음이 저감되고, 계수 승산회로(45a)에서 이득을 조정 하여 가산회로(43a)에 공급된다. 가산회로(43a)에서는 지연회로(42a)에서 지연조정된 휘도신호 YM에 계수승산회로에서 공급된 수직 엔한스신호가 가산되어 수직방향의 엔한스처리를 실행한 휘도신호가 얻어진다. 이상의 수직 엔한스회로부는 소위 3라인 엔한스회로로서, 상기한 엔한스회로에 비해 매우 양호한 과도응답특성을 갖는다. 이 엔한스회로에 의해 얻어지는 수직에지에서의 과도응답 파형을 제19도 A에 상기 엔한스 회로에 의한 파형(제19도 B)과 비교해서 도시한다. 제19도 A에 도시한 바와 같이 본 엔한스회로에서 얻은 파형은 언더슈트와 오버슈트가 균형되어 있고, 양호한 과도응답으로 수직에지가 강조되어 있다. 또, 본 엔한스회로(6')와 색분리를 실행하는 RGB 매트릭스회로(9')는 2개의 1H 지연 메모리를 공용하고 있으므로 적은 1H 지연 메모리에 의해
(1) 색신호의 S/N 개선 및 색신호의 경계의 부자연성의 경감,
(2) 3라인 엔한스회로를 실현할 수 있다.
또, 그 밖의 효과에 대해서는 제1의 실시예와 같다.
제20도는 본 발명에 의한 제4의 실시예의 블럭도를 도시한 것이다. 도면에서 (57)은 백색검출회로, (58)는 백색검출회로의 검출값을 제어회로(5)에 공급하는 단자이다. 또, 상기한 실시예와 마찬가지의 동작을 하는 것에 대해서는 동일부호를 부가해서 그 설명을 생략한다. 본 실시예는 상기 제3의 실시예에서 자동백색밸런스 조정회로를 부가한 것이다.
이하 자동백색밸런스 조정회로의 동작에 대해서 설명한다.
제21도에 백색검출에 사용하는 영역을 도시한다. 제21도에서 점·은 각색의 순색이 존재하는 위치이고, 그 밖의 영역에는 각색 사이의 중간의 색이 존재하고 있다. 먼저 백색검출회로(57)에서는 색차 매트릭스회로에서 공급되는 2개의 색차신호 (R-Y), (B-Y)를 매트릭스 연산하는 것에 의해 2개의 색차신호 I, Q 신호를 얻는다. 이 I 신호측은 색온도가 변화했을때 백색이 이동하는 축이고, Q 신호축은 이것에 직교하는 축이다. 현재 상기 변환 매트릭스를 H로 하면
Figure kpo00025
로 된다. 백색검출회로(57)에서는 제21도에 사선으로 나타낸 영역(59)를 상기 I,Q 신호로 검지하고, I 신호를 이 영역에서 적분하는 것에 의해 백색의 I축상의 위치를 나타내는 검출신호를 생성한다 (이 검출신호를
Figure kpo00026
Rdt로 한다). 또 이 검출신호
Figure kpo00027
Rdt는 단자(58)을 거쳐서 제어회로(5)에 공급된다. 제어회로(5)에서는 업다운 카운터를 내장하여
Figure kpo00028
Rdt가 정이면 업다운 카운터를 카운트 다운하고,
Figure kpo00029
Rdt가 부이면 카운트 업한다. 또, 이렇게 해서 얻은 카운트값을 RDet로 하면
Figure kpo00030
인 좌표축 변환하여 제어전압 KR및 KB를 생성한다. 또, KR, KB를 화이트 밸런스회로(10)에 공급하고, 화이트 밸런스회로(10)에서는 KR, KB따라 R신호 및 B신호의 이득을 제어한다. 여기서 화이트 밸런스회로(10), γ처리회로(7a), 색차 매트릭스회로(12), 백색검출회로(57), 제어회로(5)는 제어루프를 구성하고 있고,
Figure kpo00031
으로 되도록 제어한다. 이
Figure kpo00032
Rdt=0으로 될때가 백색밸런스가 취해지고 있는 상태이고, 무채색부분에서
Figure kpo00033
이 성립된다.
본 실시예에서는 상기 제3의 실시예의 효과에 부가하여 백색밸런스를 자동적으로 조정할 수가 있다.
제22도는 본 발명에 의한 제5의 실시예를 도시한 블럭도이다. 이 실시예는 제4의 실시예와 마찬가지로 자동백색밸런스 조정회로를 부가한 실시예이다. 단지 상기 제4의 실시예에서는 색차신호(R-Y), (B-Y)에 백색검출을 실행한 것에 대하여 본 실시예는 RGB 신호에서 백색검출을 실행한다. 본 실시예에서도 마찬가지의 방법으로 자동백색밸런스 조정을 실현할 수 있다.

Claims (8)

  1. 어떤 수평주사기간에서 제1의 색과 제2의 색에 대응하는 2종류의 화소신호의 반복으로 되는 제1의 점순차신호를 출력하는 수단, 다음의 수평주사 기간에서 제3의 색과 제4의 색에 대응하는 2종류의 화소신호의 반복으로 되는 제2의 점순차신호를 출력하는 수단 및 각 수평주사마다 상기 제1의 점순차신호와 제2의 점순차신호를 교대로 출력하는 수단을 포함하는 촬상수단, 상기 촬상수단에서 출력되는 상기 제1 및 제2의 점순차신호를 화소신호마다 디지탈화하여 제1의 디지탈 점순차신호와 제2의 디지탈 점순차신호를 출력하는 아날로그/디지탈(A/D) 변환수단, 상기 A/D 변환수단에서 출력되는 상기 제1과 제2의 디지탈점순차신호를 1수평주사기간(1H)만 지연하는 제1의 지연수단, 상기 A/D 변환수단에서 출력되는 상기 제1의 점순차신호 또는 상기 제2의 점순차신호와 상기 제1의 1H 지연수단에서 출력되는 1H 지연된 상기 제2의 점순차신호 또는 1H 지연된 상기 제1의 점순차신호에서 상기 제1, 제2, 제3, 제4의 색에 대응하는 4종류의 디지탈 화소신호를 분리하는 수단, 상기 4종류의 디지탈 화소신호를 매트릭스처리하는 것에 의해 디지탈 색신호를 생성해서 출력하는 제1의 연산수단, 상기 A/D 변환수단에서 출력되는 상기 제1과 제2의 디지탈 점순차신호와 상기 제1의 1H 지연수단에서 출력되는 1H 지연된 상기 제1과 제2의 디지탈 점순차신호에서 디지탈 휘도신호를 생성하는 휘도신호 생성수단, 상기 제1의 연산수단에서 출력되는 상기 디지탈 색신호를 γ처리하는 제1의 γ처리수단, 상기 휘도신호 생성수단에서 출력되는 디지탈 휘도신호를 γ처리하는 제2의 γ처리수단 및 상기 제1의 γ처리수단에서 출력되는 γ처리후의 디지탈 색신호중 소정의 2개의 상기 휘도신호의 차를 구하여 제1및 제2의 디지탈 색차신호를 생성해서 출력하는 제2의 연산수단을 포함하는 촬상장치의 디지탈 신호처리장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 제1의 연산수단은 R, G, B를 각각 Red, Green, Blue의 상기 디지탈 색신호, Mg+Ye를 상기 제1의 색에 대응한 디지탈 화소신호, G+Cy를 상기 제2의 색에 대응한 디지탈 화소신호, Mg+Cy를 상기 제3의 색에 대응한 디지탈 화소신호 G+Ye를 상기 제4의 색에 대응한 디지탈 화소신호로 하면, 다음의 매트릭스 처리에 의해 상기 디지탈 색신호 R, G, B를 얻는 매트릭스 처리수단을 포함하는 촬상장치의 디지탈 신호처리장치.
    Figure kpo00034
    여기서, Q'는 QQ'=I(I는 단위행렬)를 만족하는 행열이고, Q는 다음의 행열을 만족한다.
    Figure kpo00035
  3. 특허청구의 범위 제1항에 있어서, 상기 휘도신호 생성수단은 상기 A/D 변환수단에서 입력되는 상기 디지탈 점순차신호와 상기 제1의 1H 지연수단에서 입력되는 1H 지연된 상기 제1 및 제2의 디지탈 점순차신호를 대역제한하는 수단, 상기 대역제한된 신호간의 차를 구하는 수단, 상기 대역제한수단의 출력을 소정량 지연한 신호에 상기 차를 가산하는 제1의 가산수단, 상기 가산수단의 출력에서 특정한 주파수를 추출하는 수단 및 상기 추출된 신호를 상기 가산수단의 출력을 소정량 지연한 신호에 가산하는 제2의 가산수단을 포함하는 촬상장치의 디지탈 신호처리장치.
  4. 특허청구의 범위 제1항에 있어서, 또 상기 제2의 연산수단에서 출력되는 상기 제1과 제2의 디지탈색차신호를 처리하는 빗형필터 수단을 포함하는 촬상장치의 디지탈 신호처리장치.
  5. 특허청구의 범위 제4항에 있어서, 상기 빗형필터 수단은 1H 지연수단과 가산수단을 포함하는 촬상장치의 디지탈 신호처리장치.
  6. 어떤 수평주사 기간에서 제1의 색과 제2의 색에 대응하는 2종류의 화소신호의 반복으로 되는 제1의 점순차신호를 출력하는 수단, 다음의 수평주사 기간에서 제3의 색과 제4의 색에 대응하는 2종류의 화소신호의 반복으로 되는 제2의 점순차신호를 출력하는 수단 및 각 수평주사마다 상기 제1의 점순차신호와 제2의 점순차신호를 교대로 출력하는 수단을 포함하는 촬상수단, 상기 촬상수단에서 출력되는 상기 제1 및 제2의 점순차신호를 화소신호마다 디지탈화하여 제1의 디지탈 점순차신호와 제2의 디지탈 점순차신호를 출력하는 아날로그/디지탈(A/D) 변환수단, 상기 A/D 변환수단에서 출력되는 상기 제1 및 제2의 디지탈점순차신호를 1수평 주사기간(1H)만 지연하는 제1의 지연수단, 상기 제1의 지연수단에서 출력되는 1H지연된 상기 제1 및 제2의 디지탈 점순차신호를 또 1H 지연하는 제2의 1H 지연수단, 상기 A/D 변환수단에서 출력되는 상기 제1의 디지탈 점순차신호 또는 상기 제2의 디지탈 점순차신호와 상기 제1의 1H지연수단에서 출력되는 1H 지연된 상기 제2의 디지탈 점순차신호 또는 상기 제1의 디지탈 점순차신호와 상기 제2의 1H 지연수단에서 출력되는 2H 지연된 상기 제1의 디지탈 점순차신호 또는 상기 제2의 디지탈 점순차신호에서 상기 제1, 제2, 제3, 제4의 색에 대응하는 4종류의 디지탈 화소신호를 분리하는 수단, 상기 분리된 디지탈 화소신호를 매트릭스 처리하는 것에 의해 디지탈 색신호를 생성해서 출력하는 제1의 연산수단, 상기 A/D 변환수단에서 출력되는 상기 제1 및 제2의 디지탈 점순차신호와 상기 제1의 1H 지연수단에서 출력되는 1H 지연된 상기 제1및 제2의 디지탈 점순차신호와 상기 제2의 1H 지연수단에서 출력되는 2H 지연된 상기 제1과 제2의 디지탈 점순차신호에서 디지탈 휘도신호를 생성하는 휘도신호 생성수단, 상기 제1의 연산수단에서 출력되는 디지탈 색신호를 γ처리하는 제1의 γ처리수단, 상기 휘도신호생성수단에서 출력되는 상기 디지탈 휘도신호를 γ처리하는 제2의 γ처리수단 및 상기 제1의 γ처리수단에서 출력되는 γ처리후의 디지탈 색신호중 소정의 2개와 상기 휘도신호의 차를 구하여 제1 및 제2의 디지탈색차신호를 생성하는 제2의 연산수단을 포함하는 촬상장치의 디지탈 신호처리장치.
  7. 특허청구의 범위 제6항에 있어서, 상기 제1의 연산수단은 Red, Green, Blue의 디지탈 색신호를 R, G, B로, A=Mg+Ye, B=G+Cy, C=Mg+Cy, D=G+Ye를 각각 상기 제1, 제2, 제3, 제4의 색에 대응한 디지탈 화소신호로, 1번째의 수평주사에서 얻어진 상기 디지탈 화소신호와 색신호를 Al, Bl, Cl, Dl, Rl, Gl, Bl로, 1-1번째의 수평주사에서 얻어진 상기 디지탈 화소신호와 색신호를 Al-1, Bl-1, Cl-1, Dl-1, Rl-1, Gl-1, Bl-1로, 1-2번째의 수평주사에서 얻어진 상기 화소신호와 색신호를 Al-2, Bl-2, Cl-2, Dl-2, Rl-2, Gl-2, Bl-2로하면, 상기 제1의 연산수단의 출력으로서의 디지탈 신호
    Figure kpo00036
    을 다음의 매트릭스 처리에 의해 얻은 매트릭스 처리수단을 포함하는 촬상장치의 디지탈 신호처리장치.
    Figure kpo00037
    여기서
    Figure kpo00038
    여기서, Q'는 QQ'=γ(γ는 단위행렬)를 만족하는 행열이고, Q는 다음의 행열을 만족한다.
    Figure kpo00039
  8. 제1및 제2의 색정보를 포함하는 제1의 화소신호와 제3 및 제4의 색정보를 포함하는 제2의 화소신호를 1수평 기간마다 교대로 출력하는 촬상수단, 상기 촬상수단에서 출력되는 상기 화소신호를 1수평기간 지연해서 제1의 지연신호를 발생하는 제1의 지연수단, 상기 화소신호를 2수평기간 지연해서 제2의 지연신호를 발생하는 제2의 지연수단, 상기 화소신호와 상기 제2의 지연신호를 합성해서 합성신호를 발생하는 합성수단, 상기 제1의 지연수단과 상기 합성신호에서 상기 제1 내지 제4의 색정보의 각각의 분리하는 분리수단 및 상기 분리된 각 색정보를 합성해서 원색신호를 발생하는 원색신호 발생수단을 포함하는 촬상장치의 디지탈 신호처리장치.
KR1019900005555A 1989-04-21 1990-04-20 촬상장치의 디지탈신호 처리장치 KR930002120B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP89-100008 1989-04-21
JP1100008A JP2816173B2 (ja) 1989-04-21 1989-04-21 撮像装置及び撮像装置の信号処理方法
JP1-100008 1989-04-21

Publications (2)

Publication Number Publication Date
KR900017411A KR900017411A (ko) 1990-11-16
KR930002120B1 true KR930002120B1 (ko) 1993-03-26

Family

ID=14262534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900005555A KR930002120B1 (ko) 1989-04-21 1990-04-20 촬상장치의 디지탈신호 처리장치

Country Status (3)

Country Link
US (1) US5170249A (ko)
JP (1) JP2816173B2 (ko)
KR (1) KR930002120B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5267028A (en) * 1988-08-26 1993-11-30 Canon Kabushiki Kaisha Solid state image pickup apparatus having luminance control
US5293225A (en) * 1991-05-31 1994-03-08 Victor Company Of Japan, Ltd. Digital signal processing system for color camera apparatus including separate delays for color signal and brightness signal processing
JP3501472B2 (ja) * 1992-06-23 2004-03-02 キヤノン株式会社 撮像装置
JPH06232744A (ja) 1993-01-29 1994-08-19 Canon Inc 信号処理装置
JP3524118B2 (ja) * 1993-03-05 2004-05-10 キヤノン株式会社 撮像装置
JPH0884348A (ja) * 1994-09-09 1996-03-26 Canon Inc 撮像装置
US5521640A (en) * 1994-10-31 1996-05-28 At&T Global Information Solutions Company Color image array scanner with high resolution monochrome mode
JP3477871B2 (ja) * 1994-12-28 2003-12-10 ソニー株式会社 映像信号処理装置
US5663759A (en) * 1996-06-10 1997-09-02 Industrial Technology Research Institute Feature processor for a digital camera
US7440612B2 (en) * 1998-11-13 2008-10-21 Sony Corporation Image processing apparatus and method capable of correcting gradation of image data
JP3932006B2 (ja) 1998-12-02 2007-06-20 株式会社日立製作所 撮像装置
ATE344594T1 (de) * 1998-12-10 2006-11-15 Matsushita Electric Ind Co Ltd Arithmetische filtervorrichtung
JP4356134B2 (ja) 1999-04-16 2009-11-04 ソニー株式会社 画像処理装置及び画像処理方法
JP3991543B2 (ja) 2000-01-11 2007-10-17 株式会社日立製作所 撮像装置
JP3877565B2 (ja) * 2001-10-04 2007-02-07 松下電器産業株式会社 撮像装置
JP2003198860A (ja) * 2001-10-18 2003-07-11 Seiko Epson Corp 色変換方法、色変換装置、色変換行列生成方法および色変換行列生成プログラム
US7391919B2 (en) * 2002-01-23 2008-06-24 Canon Kabushiki Kaisha Edge correction apparatus, edge correction method, program, and storage medium
JP2005109991A (ja) * 2003-09-30 2005-04-21 Canon Inc 信号処理方法及び装置、撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437533A (en) * 1977-08-30 1979-03-20 Sony Corp Color pickup unit
JPS58103283A (ja) * 1981-12-16 1983-06-20 Toshiba Corp 単板式固体撮像カラ−カメラ
JPS60127883A (ja) * 1983-12-15 1985-07-08 Matsushita Electric Ind Co Ltd デイジタルカメラ
JP2614850B2 (ja) * 1986-09-25 1997-05-28 ソニー株式会社 撮像信号処理回路
US4903121A (en) * 1987-05-14 1990-02-20 Matsushita Electric Industrial Co., Ltd. Image pick up apparatus having pixel compensation circuit
JP2679053B2 (ja) * 1987-07-29 1997-11-19 ソニー株式会社 撮像信号処理回路
JP2707567B2 (ja) * 1987-12-28 1998-01-28 ソニー株式会社 撮像信号処理回路
JPH01264089A (ja) * 1988-04-14 1989-10-20 Olympus Optical Co Ltd 高輝度着色防止回路
JPH02122786A (ja) * 1988-10-31 1990-05-10 Nec Home Electron Ltd 色分離装置
JP2920380B2 (ja) * 1988-11-09 1999-07-19 キヤノン株式会社 色信号処理装置

Also Published As

Publication number Publication date
JPH02280496A (ja) 1990-11-16
KR900017411A (ko) 1990-11-16
JP2816173B2 (ja) 1998-10-27
US5170249A (en) 1992-12-08

Similar Documents

Publication Publication Date Title
KR930002120B1 (ko) 촬상장치의 디지탈신호 처리장치
KR0153509B1 (ko) 촬상장치
US5077810A (en) Distributed digital signal processing system using standard resolution processors for a high resolution sensor
KR100247371B1 (ko) 칼라텔레비젼카메라장치및그신호발생방법
US5579047A (en) Image signal processing apparatus using color filters and an image pick-up device providing interlaced field signals
KR920001009B1 (ko) 촬상장치
JP4212134B2 (ja) 画像信号処理装置
KR100238839B1 (ko) 컬라 텔레비젼 카메라
KR100217221B1 (ko) 고체 칼라 카메라용 신호처리 회로
KR100232274B1 (ko) 전자 줌 기능을 갖는 비디오 카메라의 디지탈 신호 처리용 집적 회로
US6690418B1 (en) Image sensing apparatus image signal controller and method
JPH0884348A (ja) 撮像装置
JPH033996B2 (ko)
JP3450374B2 (ja) カラー撮像装置
JPH0223076B2 (ko)
JPH0823541A (ja) カラー撮像装置
JP3147056B2 (ja) 撮像装置
JP3658012B2 (ja) 撮像装置
JP3202983B2 (ja) 固体撮像装置の信号処理回路
JPS63114487A (ja) 固体カラ−カメラ
JP3525445B2 (ja) ディジタル信号処理カメラ
JP2785214B2 (ja) 固体撮像装置の信号処理回路
JP3017310B2 (ja) カラー撮像装置
JP2585461B2 (ja) 固体カラーカメラ
JPS59201595A (ja) 撮像機

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100316

Year of fee payment: 18

EXPY Expiration of term