KR100215600B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100215600B1
KR100215600B1 KR1019960032130A KR19960032130A KR100215600B1 KR 100215600 B1 KR100215600 B1 KR 100215600B1 KR 1019960032130 A KR1019960032130 A KR 1019960032130A KR 19960032130 A KR19960032130 A KR 19960032130A KR 100215600 B1 KR100215600 B1 KR 100215600B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
liquid crystal
reducing
display device
Prior art date
Application number
KR1019960032130A
Other languages
English (en)
Other versions
KR970011971A (ko
Inventor
게이사쿠 야마다
마사미 가키노키
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR970011971A publication Critical patent/KR970011971A/ko
Application granted granted Critical
Publication of KR100215600B1 publication Critical patent/KR100215600B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 액정표시장치는 제1 기판과, 상기 제1 기판과 간격을 두고 대향배치된 제2 기판 및, 상기 제1 기판과 제2 기판간에 밀봉하듯이 충전된 액정합성층을 구비하고, 상기 제1 기판상에 스위칭소자와 상기 스위칭소자와 접속된투명픽셀전극이 형성되며, 상기 스위칭소자가 다결정실리콘과 비정질실리콘중하나로 형성된 활성층과, 상기 활성층상에 형성되고 개구부가 설치된 실리콘을함유한 절연층, 상기 활성층과 상기 개구부를 통해 전기접속되고, 상기 절연층상에 형성된 배선을 구비한다. 상기 배선은 실리콘과 95mol% 이상의 구리를함유한 상기 절연층을 환원할 수 있는 0.1 내지 10mol%의 금속을 함유한 합금으로 형성된다.

Description

액정표시장치
제 1 도는 본 발명의 한 실시예에 따른 활성매트릭스형 액정표시장치의 픽셀부를 개략적으로 나타낸 평면도,
제 2 도는 본 발명의 한 실시예에 따른 활성매트릭스형 액정표시장치의 횡단면도,
제 3 도는 테스트샘플인 액정표시장치의 픽셀스위칭소자부의 횡단면도,
제 4 도는 테스트샘플인 액정표시장치의 픽셀스위칭소자부의 평면도,
제 5 도는 전류통과테스트의 실험결과를 나타낸 그래프,
제 6 도는 구리합금의 Mg농도와 에칭률간의 관계를 나타낸 그래프이다.
[발명의 목적]
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 액정표시장치에 관한 것으로, 특히 픽셀 스위칭소자를 구성하는다결정 Si층 또는 비정질 Si층과 우수한 전기접속을 하는 배선층(또는, 상호접속 배선층)이 제공된 액정표시장치에 관한 것이다.
일반적으로, 몰리브데늄 같은 내열성 금속, 몰리브데늄합금 또는 알루미늄합금은 활성매트릭스형 액정표시장치의 픽셀 스위칭소자와 접속된 배선으로 폭넓게 이용되어 왔다.
그러나, 만약 절연막이 구성소자로서 Si를 구비한다면, 내열성 금속 또는그 합금의 사용시 절연막에 내열성 금속 또는 그 합금의 밀착성이 악화되어 버리는 문제가 있다. 이것은 거의 내열성 금속이 Si산화물을 환원할 수 없다는사실에 기인한다.
층간절연막에 접속홀을 형성하기 위한 개구를 형성할 때 또 다른 문제가있다. 즉, 활성층의 노출표면, 즉 단결정 Si층의 표면, 다결정 Si층의 표면또는 비정질 Si층의 표면을 노출시킴으로써 그 노출된 표면상에 자연스러운 상태에서 자연 Si산화막이 불가피하게 형성되기 때문에, 접속불량 예컨대 전기접속저항의 증가 또는 표면에 뷸완전한 전기접속이 발생할 우려가 있다.
더욱이, 표시의 크기를 확장 및, 활성매트릭스형 액정표시장치에서의 픽셀의 고정밀화가 일반적인 경향이다. 따라서, 주사선 또는 신호선 같은 여러종류의 배선에서의 각 선은 상당히 길고 미세하게 형성될 필요가 있다. 그러므로, 주사선 또는 신호선 같은 여러가지 배선의 플레인방식 및 섹선방식에서종횡비가 더욱 높아지고, 따라서 전체적으로 박리에 적합한 주사선 또는 신호선을 만들 수 있다. 또한, 활성매트릭스형 액정표시장치에서 표시장치의 크기를 확대하는 경향이 있고, 이에 따라 주사선 또는 신호선 같은 여러 종류의배선에서 각 선이 상술한 바와 같이 길고 미세하게 형성될 필요가 있기 때문에, 상기 배선에 공급되는 주사펄스 또는 신호펄스의 감쇄가 상당한 문제점으
로 되고 있다.
일반적으로, 전극 또는 배선재료로서 알루미늄을 사용하는 경우에, 약한 밀착력 및 접속뷸량의 문제가 구리재료를 사용하는 경우에 비해서 훨씬 적다.
그러나, 알루미늄의 전기저항은 구리보다 상당히 높기 때문에, 상술한 신호펄스의 감쇄의 문제점은, 예컨대 알루미늄의 사용으로 해결될 가능성이 거의없다. 또한, 알루미늄의 사용시 고전류밀도에 의해 발생되는 전자기효과로인해 브레이크 배선의 가능성이 높은 또 다른 문제점이 나타난다.
반대로, 구리는 저전기저항이기 때문에 직합하나, 산화저항이 나쁜 결함이뒤따른다. Cu배선은 LSI장치를 갖춘 Si기초 집적회로에 이미 사용되고 있고, Cu는 전기저항이 낮고 전자기저항이 우수하기 때문에, ULSI장치에 Cu배선을 사용하는 것은 적합하지 않다. 그러나, Cu배선은 일반적으로 다층 배선의 제1층에 사용되어 A1배선과 밀착하여 접속되기 때문에, Cu배선은 다른 분위기에노출될 가능성이 없다.
만약, Cu배선이 액정표시장치에 사용된다면, Cu배선은 제조비용을 절감하고자 하는 관점에서 부식저항이 상대적으로 우수한 A1배선과 접속될 수 없어서최종 배선으로 이용될 수 있다. 또한, Cu배선상에 퇴적된 절연막은 막형성온도의 제한범위로 인해 막의 질이 저하될 수 있고, 하부의 배선은 저하된 상부질의 절연막을 통해 부식될 수 있다. 특히, Cu배선은 투명전극에 대한 부식액인 염산을 함유한 수용액에서 더 부식될 수 있는 문제점이 있다.
상술한 바와 같이, 활성매트릭스형 액정표시장치에서 배선을 형성하기 위한 기술은 표시장치에서 특수하게 해결되어야 하는 문제점이 따르고,IC장치같은 반도체소자에서 배선을 형성하는 기술과는 상당히 다르다.
[발명이 이루고자 하는 기술적 과제]
따라서, 본 발명의 목적은 픽셀 스위칭소자와 박리저항을 구성하는 다결정Si층 또는 비정질 Si층과의 전기접속이 우수한 배선(또는, 상호접속 배선)이 공급된 액정표시장치를 제공하는데 있다.
즉, 본 발명에 따르면 제1 기판과, 상기 제1 기판과 간격을 두고 대향배치된 대향전극이 공급된 제2 기판 및, 상기 제1 기판과 제2 기판 사이에 밀봉하듯이 충전된 액정합성층을 구비한 액정표시장치가 제공된다.
[발명의 구성 및 작용]
여기서, 제1 기판상에 스위칭소자와 상기 스위칭소자와 접속된 투명 픽셀전극이 형성되고, 상기 스위칭소자는 다결정실리콘 또는 비정질실리콘으로 형성된 활성층과, 활성층상에 형성되고 개구부가 제공된 실리콘을 갖춘 절연층및 개구부를 통해 활성층과 전기적으로 접속되고 절연층이 형성된 배선을 구비하고, 상기 배선은 실리콘과 95mol% 이상의 구리를 함유한 절연층을 환원할 수있는 0.1 내지 10mol%의 금속을 함유한 합금으로 형성된다.
본 발명에 따르면, 실리콘을 함유한 절연층을 갖춘 다결정실리콘 또는 비정질실리콘으로 형성된 활성층상에 형성된 배선구조가 제공되고, 활성층과 절연층과의 사이에 삽입된 개구부가 제공된다. 개구부를 통해 활성층과 전기적으로 접속된 상기 배선구조는 실리콘과 95mol% 이상의 구리를 함유한 절연층과합금층상에 형성된 금속플루오르화물층을 환원할 수 있고, 절연층을 환원할 수 있는 0.1 내지 10mol%의 금속으로 구성된 합금층을 구비한다.
본 발명에 따르면, 투명기판상에 스위칭소자의 활성층을 형성하는 공정과, 상기 활성층상에 개구부가 설치된 실리콘을 함유한 절연층을 형성하는 공정, 상기 절연층상에 0.1 내지 10mo1%의 금속을 함유한 합금층을 형성하는 공정, 합금층의 표면을 플루오린을 함유한 처리제로 처리함으로써 합금층의 표면상의금속플루오르화물층을 형성하는 공정 및, 상기 합금층을 패터닝하여 개구부를통해 활성층과 전기적으로 접속되는 배선을 형성하는 공정을 구비하고, 상기활성층이 다결정실리콘 또는 비정질실리콘으로 형성되는 것을 특징으로 하는액정표시장치를 제조하기 위한 방법이 더 제공된다.
본 발명의 다른 목적과 장점은 이하에 설명하기로 하고, 부분적으로는 설명을 통해 명백히 알 수 있으나, 본 발명의 실시를 통해 숙지될 수 있다. 본발명의 목적 및 장점은, 특히 첨부된 청구항에 나타낸 수단과 그 조합을 통해실현 및 달성될 수 있다.
[실시예]
본 발명의 액정표시장치는, 삽입된 절연층을 갖춘 비정질실리콘층상에 형성되고, 실리콘과 90 내지 99.9mol% 바람직하게는 95 내지 99.9mol% 이상의 구리를 함유한 절연층을 환원할 수 있는 0.1 내지 10mo1% 바람직하게는 0.1 내지 5mol%의 금속을 함유한 합금에 의해 구성된 절연층에 형성된 개구부를 통해 비정질실리콘층과 전기적으로 접속되는 것을 특징으로 한다.
구성요소로서 실리콘을 함유한 절연층을 환원할 수 있는 금속에 있어서는, Mg, Ca, Ti, Hf, V, Nb, Ta, Ni, Pd, Pt, Au, Cd, B, Al, In, S i, Ge, Pb, P, Sb, Bi, Se 및 Te가 선택될 수 있다. 상기 금속중에서는 Mg, Ca 및 Al이 적합하나, 가장 바람직한 금속은 Mg이다.
본 발명의 주요한 메카니즘은 다음의 예에 따라 Mg를 취하여 설명한다.
Mg는 Si02에 강한 환원성을 나다내고, MgO를 발생하기 위한 자유에너지의 변화가 Si의 일반적인 산화물질인 SiO2의 변화보다 작다. 따라서, 구리속에 함유된 마그네슘은 Si의 자연산화막과 쉽게 재반응될 수 있다.
또한, 본 발명에 따른 배선은 배선 하부에 형성된 하부층 또는 배선 상부에 형성된 Si를 함유한 절연막과 배선의 표면에서 재반응한다.
상기 효과로 인하여, 순구리가 배선을 위한 금속재료로서 사용되는 종래의 기술에서 종증 나타나는 예컨대 전기접속의 문제점과 밀착성의 문제점 또는 박리의 문제점을 극복할 수 있는 배선이 제공된 본 발명에 따른 액정표시장치를실현할 수 있다.
또한, 마그네슘은 구리보다는 더 높은 산화성을 나타내기 때문에, 건조분위기에서도 선택적으로 산화될 수 있어서, 그 표면에 확실한 보호막을 형성할 수 있고, 따라서 마그네슘의 더 이상의 산화를 방지할 수 있다.
마그네슘을 함유한 구리재료는 구리재료가 희석된 염산에 침전될 때, 그표면이 안정한 MgF로 변화되는 것을 특징으로 한다. 또한, 구리는 실제로 염산에 용해될 수 있는 플루오르화물을 형성하기 위해 염산과 재반응함으로써 구리재료는 완전하게 MgF로 도포될 수 있다. 상기 MgF는 상당히 안정하기 때문에, 광학장치의 렌즈에 사용할 수 있는 굴절방지막으로 사용할 수 있다. 예컨대, 상기 보호막의 형성으로부터 나타나는 질향상은 액정표시장치의 제조시인듐-틴산화물로 처리하여 정합할 수 있도록 한다. 즉, 본 발명은 MgF의 형성으로부터 나타나는 상기 효과의 효율적인 활용에 기초한다.
또한, 상기 MgF는 희석된 염산의 처리를 통해서 뿐만아니라 플루오린 가스또는 플루오린 합성가스를 통해서 형성될 수 있다. 플라즈마 처리의 실시는염산으로의 처리가 상기 경우에 이용될 수 없기 때문에, 염산으로 에칭되는 Si02같은 개료가 기판상의 Cu-Mg합금과 공존하는 곳에서 이용할 수 있다.그러나, 에칭용액을 사용하는 처리에 비하여 Cu층의 표면으로부터 Cu의 선택적인 에칭을 하는 플라즈마처리의 경우에는 불가능하다. 만약, 더 강한 MgF막이 형성된다면, Mg는 Cu재료의 농도를 증가시킬 필요가 있다.
Cu재료에서 마그네슘의 양이 10mol%를 초과한다면, MgCu2는 Cu재료에 침전될 수 있다. 상기 MgCu2의 침전이 작업성과 전기특성면에서 결함이 있음은본 발명자에 의한 실험을 통해 알 수 있다. 따라서, 마그네슘의 양은 10mol%이하가 바람직하다. 한편, 만약 마그네슘의 양이 0.1mol% 이하이면, 함금의환원성은 낮아지고, 본 발명의 효과가 충분히 달성될 수 없다. 따라서, 마그네슘의 양은 0.1 내지 10mol%의 빔위가 바람직하며, u+라서 합성 구리합금은 90 내지 99.9mol%의 구리를 함유한다.
마그네슘의 양에서 0.1mol%의 값은 이후 명세에서 설명되는 전기적 향상을 이루기 위해 필요한 최소한계이다. 한편, 10mol%의 값은 작업성을 향상하기위한 최고한계이다. 평형다이어그램에 관하여 말하면, 만약 마그네슘의 양이5mol%를 초과한다면, MgCu2의 삽입금속 합성물은 Cu재료에 침전될 수 있다. 산화에칭용액은 일반적으로 구리합금의 작업에 이용될 수 있다. 그러나, 막약 상기 산화에칭용액이 MgCu2를 함유한 Cu재료를 에칭하기 위해 사용된다면,상기 침전된 MgCu2재료와 Mg를 함유한 Cu간의 에칭율의 차이가 현저하여 Cu재료의 간단하고 유연한 작업이 더이상 이루어질 수 없고, 따라서 합성 Cu층의전기특성에 나쁜 영향을 줄 수 있다.
스퍼터침전이 평형다이어그램에 영향받지 않음은 명백하다. 본 발명자에의해 수행되는 실험에 따르면, MgCu2의 침전은 Mg의 양이 10mo1% 이하이면, 온도를 400℃ 이하로 처리시간을 2 내지 3시간으로 제어하여 침전을 수행한 후,열처리가 이루어짐을 알 수 없다. 따라서, Cu-MG합금은 비평형구조 다이어그램에서 a-위상을 나타낸다. 드라이에칭이 Cu-Mg합금의 작업에 사용될 때, MgCu2는 작업잔류물로 남을 수 있다. 따라서, 합금의 작업성을 고려하면, Cu-Mg합금의 합성은 a-위상 즉 금속 위상다이어그램에서 동위상이 유지될 수 있는 농도영역에 제한되는 것이 바람직하다.
본 발명의 특수한 예는 도면을 참조하여 더 상세히 설명하기로 한다.
소위 활성매트릭스형 전극구조가 제공된 액정표시장치에 따르면, 제1도 및제2도에 개략적으로 나타낸 구조에서 매트릭스배선의 각 교점에 다결정실리콘(po1y-Si)을 구비한 스위칭소자로서 장착된 박막트랜지스터가 사용된다. 즉, 제1도는 표시 픽셀전극 어레이기판의 표시 픽셀부를 개략적으로 나타낸 평면도이고, 제2도는 액정표시장치를 개략직으로 나타낸 단면도이다.
제 1 도에 나타낸 바와 같이, 복수의 평행신호선(1) 및 상기 신호선(1)을 수직으로 교차하는 복수의 주사선(2)은 매트릭스 패턴으로 배치되고, 박막트랜지스터(TFT)는 신호선(1)과 주사선(2)의 각 교점에서 스위칭소자로서 배치된다.TFT(3)의 드레인전극은 신호선(1)에 접속되고, 게이트전극은 주사선(2)에 접속된다. TFT(3)의 소오스전극은, 예컨대 인듐-틴산화물(ITO)을 함유한 표시 픽셀전극(4)에 접속된다.
제 1 도에 나타낸 전극접속이 제공된 액정표시장치는 예컨대 제 2 도에 나타낸바와 같이 구성된다. 즉, 제2도에 나타낸 액정표시장치에서, 표시 픽셀전극어레이기판(5)은 서로 평행하게 대향기판(6)과 대향배치되고, 전/광변환기판으로 작용하는 액정층(7)은 표시 픽셀전극 어레이기판(5)과 대향전극(6)간에 샌드위치된다.
표시 픽셀전극 어레이기판(5)에는 유리 또는 플라스틱으로 이루어진 절연기판(19)이 제공된다. 또한, 절연기판(19)에는 신호선(나타나지 않음), 주사선(나타나지 않음), TFT(3) 및 표시 픽셀전극(4)이 기판의 주표면상에 제공된다. 한편, 절연기판(19)의 주표면에는 편향판(30)이 장착된다.
한편, 대향기판(6)에는 유리 또는 플라스틱으로 이루어진 절연기판(22)이제공된다. 또한, 상기 절연기판(22)은 적색(R), 녹색(G) 및 청색(b)을 갖춘칼라필터(23)가 주표면상에 제공된다. 상기 칼라필터(23)상에는 대향전극(24)이 배치된다. 절연기판(22)의 다른 주표면상에는 편향판(21)이 장착된다.
제 3 도는 톄스트샘플로 제공된 본 발명의 한 실시예에 따른 액정표시장치의 픽셀스위칭소자의 횡단면도를 나타낸다. 제3도에서 배선충(31)은 다음과 같이 형성된다. 즉, 마그네슘의 양이 각각 서로 다르나 본 발명에 의해 규정된범위내에(Mg:0.1%,0.5% 및 4%) 침전되는 3종류의 구리재료가 합성파우다를 혼합하여 형성되고, 이때 각 혼합물은 포토리소그라피법에 의해 패턴화된 기판상에 층을 형성하여 스퍼터된다.
제 3 도에서 참조부호 32는 n-형 다결정Si가 형성된 유리기판 같은 절연기판을 나타낸다. 상기 n-형 다결정 Si는 계속해서 섬(is1and)모양으로 작업되어활성층(33)을 형성한다.
그 후, 실리콘 산화막(34)은 화학기체침전에 의해 퇴적되고, 접속홀(35)은포토리소그라피법에 의해 실리콘산화막(34)에 형성된다. 이 후, 상술한 배선층(31)은 접속홀(35)을 도포하여 형성된다. 접속홀(35)은 사각형의 플래너모양이고, 한면의 길이는 크기가 다른 3개의 샘플, 즉 1μm와 2㎛ 및 10㎛를 형성하기 위해 변화된다.
제4(a)도 및 제4(b)도는 제3도에 나타낸 액정디스플레이장치의 픽셀스위칭소자를 각각 나타낸 평면도이다. 상기 제 4(a) 도 및 제 4(b) 도에 나타낸 바와같이, 플래너모양이 다른 2종류의 금속배선층이 제작되고, 다음 실험에 영향받는다. 그러나, 제4(a)도 및 제4(b)도에 나타낸 장치는 금속배선의 저항이 이론적으로 서로 동일하도록 디자인된다. 그러나, 제 4(a) 도 및 제 4(b) 도는 개략적인 도면으로서 상기 제 4(a) 도 및 제 4(b) 도의 크기는 치수가 나타나지 않은주요부분에 대해 정확히 나타나지 않는다.
제 5 도는 제 3 도와 제 4(a) 도 및 제 4(b) 도에 나타낸 바와 같이 구성된 픽샐스위칭소자의 각 테스트샘플상에 패턴화된 전류통과테스트의 실험결과를 나타낸다. 즉,10000개의 접속홀과 접속하는 10000개의 체인으로 구성된 배선의200라인중 정상전류 통과를 나타내는 배선의 수는 제5도의 그래프에 나타난다.활성표시장치에는 더 많은 접속홀과 배선이 기판상에 형성되기 때문에, 상기실험에서 얻어진 것보다 더 우수한 결과가, 요구됨은 자명하다. 접속홀의 크기가 동일하다면, 각 테스트샘플의 패턴모양이 디자인될 수 있음은 자명하고,제4(a)와 제4(b)도에 나타낸 패턴 사이에 홀에 따른 체인의 저항에는 약간의차이가 있다. Mg농도가 증가함에 따라 정상배선비율이 또한 접속홀의 크기및 패턴의 모양에 관계없이 증가함은 제5도에 나타낸 테스트의 결과로부터 명백하다.
Mg농도의 한 예 예컨대 0.5at.%를 고려하면, 접속홀의 크기가 서로 같더라도 제4(a)에 나타낸 패턴과 제4(b)도에 나타낸 패턴 사이에 정상배선의 수에 차이가 있음을 알 수 있다. 즉, 큰 중앙 네크(neck)부를 갖춘 배선은 작은중앙 네크부를 갖춘 배선에 비해서 배선의 박리 또는 배선의 단절에 의한 하부결함이 나타난다.
그러나, Mg의 농도가 증가하면, 모양의 차이로 인한 부분결함의 상기 차이가 최소화되고, Mg농도가 5%이면, 상기 최소화효과는 가장 현저하게 된다.상기 결과로부터 확실한 바와 같이, Mg의 첨가는 Si02막상에 형성된 Cu배선의신뢰성을 향상시키는 효과가 있다.
이 때, Mg농도의 다른 예 예컨대 0.1at.%일 때는 접속홀의 크기가 작아짐에 따라 배선의 부분결함이 상기 상태하에서 더 높아짐을 알 수 있다. 이것은 접속홀상에 불가피하게 형성된 자연산화막의 출현으로 인한 것으로 접속홀의 크기가 작으면 작을수록 더 큰 영향을 받는다. 또한, 본 발명에 따른 Mg를 첨가시 패턴에서 Mg의 농도가 0.5% 또는 5%일 때 제공되는 제4(a)도에 나타낸 결과로부터 명벅한 바와 같이 상기 영향을 최소화하는 효과가 있다.
또한, 이것은 상술한 비교가 제4(b)도에 나타낸 패턴상에서 이루어질 때정확하다.
상기 설명으로부터 나타낸 바와 같이, Cu재료에 Mg를 첨가하면 절연막상에형성된 배선의 신뢰성뿐만 아니라 Si기초 반도체와의 접촉의 신뢰성을 향상시키는 효과가 있다.
Cu가 산용액에 용해될 수 있는 반면, Cu재료가 염산용액으로 처리될 때, Mg를 함유한 Cu재료의 표면상에 형성되어 발생하는 Cu이온과 MgF막은 일반적으로 투명전극재료로서 사용되는 ITO(SnO2와 In2O3의 혼합물)를 작업하기 위한에칭용액으로 사용되는 염산에 대해 직합하고, 따라서 MgF막은 에칭저항에 있어서는 바람직하다.
제 6 도는 구리합금의 Mg농도와 에칭율 사이의 관계를 나타내는 그래프이다.
본 명세서에서 이용되는 에칭용액은 HC1:H20(1:30의 질량률)로 구성되고,18℃의 온도로 유지된다. 에칭의 시주기는 1분이다. 만약, 에칭의 시주기가 많이 연장된다면, MgF막은 그 효과를 상실하게 된다.
액정표시장치의 활성 제조처리에서 Cu-Mg합금배선은 ITO막을 에칭하는 경
우에 ITO에칭용액에 의해 노출 및 손상될 가능성이 없다. 즉, 활성 제조공정에 있어서, 배선은 일반적으로 CVD법에 의해 침전된 SiO2막으로 도포된다.따라서, 배선의 에칭저항은 일반적으로 SiO2막의 핀홀과 일치하는 부분외에는 필요로 하지 않는다. 그러나, 본 발명의 경우에 배선은 MgF막을 형성하기 위한 처리에 따르기 때문에, 에천트가 핀홀을 통과할 때 배선의 에칭저항은 상당히 개선될 수 있다.
또한, 본 발명의 Cu-Mg합금은 드라이에칭이 ITO막의 작업에 사용되는 곳에서 효과적이다. 즉, 통상의 TFT를 제조하는 공정에 있어서, 본 발명에 따른Cu-Mg배선은 노출되지 않고, 일반적으로 ITO막의 드라이에칭단계중 층간절연막으로 도포된다. 그러나, Cu-Mg의 일부분은 공정의 결함으로 인해 또는 기판의 주위에서 나타날 수 있는 흠으로 인해 노출될 수 있다.
CH4 또는 HI는 일반적으로 ITO막의 드라이에칭의 에천트로서 이용됨으로써Cu의 임의의 노출된 표면부는 드라이에칭의 경우에 발생되는 플라즈마수소에의해 약간 에칭될 수 있다. 실제로 에칭은 무시할 수 있음에도 불구하고, 분리된 Cu를 갖춘 에칭쳄버를 오염시키는 문제가 나타난다. Cu가 Si기초 반도체장치의 모든 수단에 의해 제거될 수 있는 소자중 하나임은 명백하다. 따라서, Cu의 집적으로 에칭쳄버의 오염은 항상 피할 수가 있다.
한편, 본 발명의 경우에 Cu-Mg 합금의 표면상에 필연적으로 형성되는 Mg0는수소플라즈마 스퍼터링에 상당히 저항성이 있어서 Cu를 갖춘 ITO에칭쳄버의 오염이 효과적으로 방지될 수 있다.
LSI장치에 Cu-Mg배선의 사용을 고려할 수 있다. 그러나, 액정표시장치에서 배선의 박리를 방지하기 위해 필요한 요구는 LSI장치에서 필요한 것과 상당히 다르다. 즉, LSI장치의 경우에 Cu-기초 배선의 사용은 다층배선에서 하부배선에 제한되고, 알루미늄은 일반적으로 본딩패드뿐만 아니라 최상부 배선층에 사용된다. 따라서, 만약 Cu-기초 배선이 LSI장치의 제조공정중에 박리될가능성이 있다면, Cu기초 배선의 불량한 밀착력으로 인한 문제가 LSI장치의 다음 제조공정에서 나타나지 않는다.
그러나, 액정표시장치의 경우에 Cu배선은 종종 최종제조단계 후에도 노출되어 남을 수 있다. 물론, 액정표시장치에서는 LSI장치의 경우와 같이 다층구조의 알루미늄을 사용할 수 있다. 그러나, 상기 다층구조의 사용은 제조비 용의 증가를 야기할 수 있기 때문에, 다층구조를 사용하는데 어려움이 있다.Cu배선이 상술한 바와 같이 노출되어 있으면, 이때 TAB(Tape AutomatedBonding)은 노출된 Cu배선에서 수행되고, 동시에 본딩의 박리로부터 야기될 수있는 문제가 제거될 필요가 있다. 따라서, Cu-Mg배선은 하부절연막과의 밀착력을 향상시킴으로써 하부절연막을 약간 환원시킬 수 있기 때문에, 본 발명에따른 Mg를 함유한 Cu재료는 또한 TAB으로부터 나타나는 소정의 문제가 제거될 필요가 있다.
마그네슘은 상술한 예에서 SiO2를 환원할 수 있는 금속으로 선택될 수 있지만, 본 발명에 따라 Ca, Ti, Hf, V, Nb, Ta, Ni, Pd, Pt, Au, Cd, B, A1,In, Si, Ge, Pb, P, Bi, Se 및 Te 또한 사용할 수 있다.
이들중, 토륩은 소량의 방사성물질이 포함되기 때문에 반도체에 대한 금속재료로서 사용하기에는 적합하지 않다. 한편, 지르코늄과 칼슘은 거의 구리에 적합하지 않다. 즉, 금속성 위상다이어그램에서의 a-위상영역은 상대적으로 좁기 때문에, 반금속성 합성물은 적합하지 않은 상기 금속을 소턍 첨가함으로써 용이하게 형성될 수 있다.
[발명의 효과]
상술한 바와 같이, 본 발명에 따르면 구리합금의 자연산화막을 환원할 수있어서 전기저항에 적합한 구리합금의 사용시 나타나는 문제를 해결할 수 있다. 동시에 다결정실리콘과 비정질실리콘과의 전기접속이 우수한 배선을 이룰수 있다. 더욱이, 반도체장치의 절연막으로 폭넓게 이용되는 Si산화물을함유한 막 또는 Si산화막에 향상된 밀착성을 취한 배선을 제공할 수 있다.따라서, 적어도 픽셀스위칭소자의 다결정 Si층 또는 비정질 Si층과 우수한 전기접속을 할 수 있는 동시에 박리의 문제점을 해결할 수 있는 배선이 설치된액정표시장치를 제공할 수 있다.
또한, 본 발명의 장점 및 변형이 있을 수 있음은 종래의 기술에 숙련된 지식을 가진자에게는 명백하다. 따라서, 폭넓은 관점에서 본 발명은 본 명세서에 나타낸 특정한 설명과 특정장치 및 실시예에 한정되지는 않는다. 따라서,첨부된 청구항 등에 의해 한정된 바와 같은 본 발명의 범주를 벗어나지 않는범위내에서 다양한 응용이 있을 수 있다.

Claims (20)

  1. 제1 기판과,
    상기 제1 기판과 간격을 두고 대향배치된 제2 기판 및,
    상기 제1 기판과 제2 기판간에 밀봉하듯이 층전된 액정합성층을 구비하고,
    상기제1 기판상에 스위칭소자와 상기 스위칭소자와 접속된 투명픽셀전극이 형성되며,
    상기 스위칭소자가 다결정실리콘과 비정질실리콘중 하나로 형성된 활성층과, 상기 활성층상에 형성되고 개구부가 설치된 실리콘을 함유한 절연층, 상기활성층과 상기 개구부를 통해 전기접속되어 상기 절연층상에 형성된 배선을 구비하고,
    상기 배선이 실리콘과 95mo1% 이상의 구리를 함유한 상기 절연층을 환원할수 있는 0.1 내지 10mo1%의 금속을 함유한 합금으로 형성된 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 배선이 실리콘과 95 내지 99.9mo1%의 구리를 함유한 상기 절연층을 환원할 수 있는 0.1 내지 5mo1%의 금속을 함유한 함금으로형성된 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 절연층을 환원할 수 있는 상기 금속이 Mg, Ca, Ti, Hf, V, Nb, Ta, N i, Pd, Pt, Au, Cd, B, A1, I n, S i, Ge, Pb, P, Sb, B i, Se및 Te으로부터 선택되는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 절연층을 환원할 수 있는 상기 금속이 Mg와 Ca 및 AI로부터 선택되는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 절연층을 환원할 수 있는 상기 금속이 Mg인 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서, 상기 배선층의 표면상에 절연층을 환원할 수 있는 금속플루오그화물이 형성되어 있는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서, 상기 액정표시장치가 활성매트릭스형인 것을 특징으로 하는 액정표시장치.
  8. 실리콘을 함유한 절연층을 갖춘 다결정실리콘과 비정질실리콘중 하나로 형성된 활성층상에 형성되고,
    상기 활성층과 상기 절연층 사이에 삽입된 개구부가 설치되며,
    상기 개구부를 통해 상기 활성층과 전기접속되고, 실리콘과 95mo1% 이상의 구리를 함유한 상기 절연층을 환원할 수 있는 0.1내지 1Omo1%의 금속으로 구성된 합금층 및, 상기 합금층상에 형성되어 상기 절연층을 환원할 수 있는 금속 플루오르화물층을 구비한 것을 특징으로 하는 배선구조.
  9. 제 8 항에 있어서, 상기 합금층이·실리콘과 95 내지 99.9%의 구리를 함유한 상기 절연층을 환원할 수 있는 0.1 내지 5mo1%의 금속을 함유한 합금으로 형성된 것을 특징으로 하는 배선구조.
  10. 제 8 항에 있어서, 절연층을 환원할 수 있는 상기 금속이 Mg, Ca, Ti, Hf, V, Nb, Ta, N i, Pd, P t, Au, Cd, B, A1, I n, S i, Ge, Pb, P, Sb, B i, Se및 Te으로부터 선택되는 것을 특징으로 하는 배선구조.
  11. 제 8 항에 있어서, 절연층을 환원할 수 있는 상기 금속이 Mg와 Ca 및 A1로부터 선댁되는 것을 특징으로 하는 배선구조.
  12. 제 8 항에 있어서, 절연층을 환원할 수 있는 상기 금속이 Mg인 것을 특징으로 하는 배선구조.
  13. 투명기판상에 스위칭소자의 활성층을 형성하는 공정과,
    상기 활성층상에 개구부가 설치된 실리콘을 함유한 절연층을 형성하는 공정,
    상기 절연층상에 실리콘과 95 내지 99.9mo1%의 구리를 함유한 상기 절연층을 환원할 수 있는 0.1 내지 10mo1%의 금속을 함유한 합금층을 형성하는 공정,
    상기 합금층의 표면을 플루오르화물을 함유한 처리제로 처리함으로써
    상기합금층의 표면상에 금속 플루오르화물총을 형성하는 공정 및,
    상기 합금총을 패터닝하여 상기 개구부를 통해 상기 활성총과 전기접속되는 배선을 형성하는 공정을 구비하고,
    상기 활성층이 다결정실리콘과 비정질실리콘중 하나로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 13 항에 있어서, 상기 합금층을 형성하는 공정이 스퍼터링에 의해 수행되는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 13 항에 있어서, 상기 표면처리가 희석된 염산을 사용함으로써 수행되는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 13 항에 있어서, 상기 표면처리가 플루오르화물을 함유한 플라즈마를 사용함으로써 수행되는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 13 항에 있어서, 상기 합금층이 실리콘과 95 내지 99.9mo1%의 구리를 함유한 상기 절연층을 환원할 수 있는 0.1 내지 5mo1%의 금속을 함유한 합금으로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 13 항에 있어서, 절연층을 환원할 수 있는 상기 금속이 Mg, Ca, Ti,Hf, V, Nb, Ta, Ni, Pd, Pt, Au, Cd, B, Al, In, Si, Ge, Pb, P, Sb, B i, Se및 Te으로부터 선택되는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제 13 항에 있어서, 절연층을 환원할 수 있는 상기 금속이 Mg와 Ca 및A1로부터 선택되는 것을 특징으로 하는 액정표시장치의 제조방법.
  20. 제 13 항에 있어서, 절연층을 환원할 수 있는 상기 금속이 Mg인 것을 특깅으로 하는 액정표시장치의 제조방법.
KR1019960032130A 1995-08-01 1996-08-01 액정표시장치 KR100215600B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-196846 1995-08-01
JP19684695A JPH0943628A (ja) 1995-08-01 1995-08-01 液晶表示装置

Publications (2)

Publication Number Publication Date
KR970011971A KR970011971A (ko) 1997-03-29
KR100215600B1 true KR100215600B1 (ko) 1999-08-16

Family

ID=16364642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032130A KR100215600B1 (ko) 1995-08-01 1996-08-01 액정표시장치

Country Status (3)

Country Link
US (1) US5694184A (ko)
JP (1) JPH0943628A (ko)
KR (1) KR100215600B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622608A (en) * 1994-05-05 1997-04-22 Research Foundation Of State University Of New York Process of making oxidation resistant high conductivity copper layers
US6455937B1 (en) 1998-03-20 2002-09-24 James A. Cunningham Arrangement and method for improved downward scaling of higher conductivity metal-based interconnects
WO2000033370A1 (fr) * 1998-12-02 2000-06-08 Japan As Represented By Director General Of National Research Institute For Metals Gravure a sec
US6521532B1 (en) 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6551872B1 (en) 1999-07-22 2003-04-22 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance using doped seed layer and integrated circuits produced thereby
US6441492B1 (en) 1999-09-10 2002-08-27 James A. Cunningham Diffusion barriers for copper interconnect systems
KR20050014822A (ko) * 2002-05-17 2005-02-07 이데미쓰 고산 가부시키가이샤 배선 재료 및 이를 이용한 배선 기판
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2009070881A (ja) * 2007-09-11 2009-04-02 Mitsubishi Materials Corp 薄膜トランジスター
JP5420328B2 (ja) 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
US8270178B2 (en) * 2010-03-22 2012-09-18 Au Optronics Corporation Active device array substrate
JP5788701B2 (ja) * 2011-04-11 2015-10-07 関東化学株式会社 透明導電膜用エッチング液組成物
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866389B2 (ja) * 1989-03-20 1999-03-08 株式会社日立製作所 半導体集積回路装置
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
US5414278A (en) * 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
US5376222A (en) * 1991-09-04 1994-12-27 Fujitsu Limited Polishing method for polycrystalline silicon
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス
JPH06151616A (ja) * 1992-11-14 1994-05-31 Toshiba Corp 半導体集積回路装置及びその製造方法
KR0173692B1 (ko) * 1993-10-06 1999-03-20 모리시타 요이찌 박막트랜지스터의 제조방법
JP3126573B2 (ja) * 1993-12-24 2001-01-22 シャープ株式会社 半導体装置及びその製造方法
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
US5536950A (en) * 1994-10-28 1996-07-16 Honeywell Inc. High resolution active matrix LCD cell design

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널

Also Published As

Publication number Publication date
JPH0943628A (ja) 1997-02-14
US5694184A (en) 1997-12-02
KR970011971A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR100600229B1 (ko) 전자 디바이스와 그의 제법, 및 스퍼터링 타겟
KR100715405B1 (ko) 전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속재료의 처리 방법
KR100215600B1 (ko) 액정표시장치
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
JP4542008B2 (ja) 表示デバイス
KR101065130B1 (ko) 표시 장치
EP1559801A1 (en) Metallic material for electronic part, electronic part, electronic equipment, method of working metallic material, process for producing electronic part and electronic optical part
US20070228575A1 (en) Wiring material and wiring board using the same
KR20080114573A (ko) 표시 장치 및 표시 장치의 제조 방법
JP4571741B2 (ja) 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
JP3573778B2 (ja) 液晶表示装置
JP2011209756A (ja) 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP4886285B2 (ja) 表示デバイス
KR100441839B1 (ko) Tft기판
JPH02132833A (ja) 薄膜配線
JPH0736056A (ja) アクティブマトリクス型液晶表示装置
JPH10307303A (ja) 液晶表示基板、その製造方法および液晶表示装置
JP2006339666A (ja) アルミニウム合金膜形成用スパッタリングターゲット
JPH0854648A (ja) 液晶表示装置
KR20020087752A (ko) 액정표시소자의 제조방법
KR20020032213A (ko) 배선 및 그 형성 방법과 배선을 포함하는 박막 트랜지스터기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee