KR100212203B1 - 쇼트키 장벽 다이오드 - Google Patents
쇼트키 장벽 다이오드 Download PDFInfo
- Publication number
- KR100212203B1 KR100212203B1 KR1019950040795A KR19950040795A KR100212203B1 KR 100212203 B1 KR100212203 B1 KR 100212203B1 KR 1019950040795 A KR1019950040795 A KR 1019950040795A KR 19950040795 A KR19950040795 A KR 19950040795A KR 100212203 B1 KR100212203 B1 KR 100212203B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating layer
- inclined side
- barrier diode
- electric field
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 20
- 230000005684 electric field Effects 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 150000001875 compounds Chemical class 0.000 claims abstract description 9
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 4
- 230000035939 shock Effects 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Abstract
본 발명은 절연층의 모서리부에서의 전계집중을 억제하여 역내전압을 향상시키는 쇼트키 장벽 다이오드를 제공한다.
n+층과 n-층으로 구성된 화합물 반도체 기판의 n-층을 메사형으로 형성하고; 메사형의 저면부, 경사측면부 및 정상주변부 중에서 적어도 저면부와 경사측면부에 절연층을 형성하며; 전기한 절연층과 n-층에 애노드 전극을 형성하고; 전기한 n+층에 캐소드 전극을 형성함으로써 절연층의 모서리부에서의 전계집중이 경사측면부의 애노드 전극에서 발생되는 전계에 의해 상쇄되어 역내전압을 향상시킨다.
Description
제1도는 본 발명의 첫 번째 구현예의 형태도.
제2도는 전계(electrical field) 집중을 억압하는 메카니즘의 설명도.
제3도는 본 발명의 두 번째 구현예의 형태도.
제4도는 종래예의 형태도.
제6도는 다른 종래예의 형태도.
* 도면의 주요부분에 대한 부호의 설명
1 : GaAs 기판 n+층 2 : GaAs기판 n-층
2a : 저면부(bottom portion) 2b : 경사측면부
2c : 정상주변부 3, 3a, 3b : 절연층
4, 4a, 4b : 애노드 전극 a : 모서리부(端部)
b : 경사점
[발명의 목적]
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 화합물 반도체 기판의 형태를 메사(mesa)형으로 형성하고, 이 메사형의 경사측면부(傾斜側面剖; slant side portion)에 형성된 애노드 전극(anode)의 전계에 의해 절연층의 모서리부(edge; 端部)에 집중하는 전계에서의 프린징(frining)성분을 소멸시킴으로써, 역내전압(逆內電壓; reverse breakdown voltage)을 향상시킬 수 있는 쇼트키 장벽 다이오드(Schottky barrier diode), 전기한 특징을 갖는 반도체 장치 및 역내전압을 향샹시키는 방법에 관한 것이다.
제5도에서 보는 바와 같이, 종래예의 쇼트키 장벽 다이오드는, GaAs기판의 n+층 11a에 캐소드 전극(cathode) 12가 형성되고, GaAs기판의 n-층 11b에 애노드 전극(anode) 13이 형성된 구조를 갖고 있다. 그러나, 이러한 종래의 구조를 갖는 쇼트키 장벽 다이오드에 역 바이어스 전압(reverse bias voltage)을 인가하는 경우, 전계의 프린징 효과는 애노드 전극 13의 모서리부 14에 전계 집중현상을 일으키게 되고, 그 결과 역 바이어스 전압의 낮은 부분에서 브레이크다운(beakdown)이 일어 날 수 있다.
이러한, 전계 집중현상을 억제하기 위해서, 종래 향상된 기술에 따르면, 제6도에 나타낸 바와 같이, GaAs기판의 주변부에서 n-층 11b와 애노드 전극 13과의 사이에 질화막(nitride film)과 같은 절연층(15를 개재하여 역내전압을 향상시키고 있다. 제6도에 나타낸 종래의 개량된 소트키 장벽 다이오드는 제5도에 나타낸 종래의 개량전 쇼트키 장벽 다이오드와 비교하여 역내전압은 다소 향샹되었지만, 절연층 15의 모서리부 16에서의 전계집중의 프린징 성분을 충분히 억제할 수 없기 때문에, 역내전압은 여전히 불충분하다.
[발명이 이루고자 하는 기술적 과제]
따라서, 본 발명의 목적은 절연층의 모서리부에서의 전계집중을 억제하여 역내전압을 향상시킬 수 있는 쇼트키 장벽 다이오드를 제공하는 것이다.
본 발명의 다른 목적은 절연층의 모서리부에서의 전계집중을 억제하여 역내전압을 향상시킬 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 또다른 목적은 전기한 역내전압을 향샹시키는 방법을 제공하는 것이다.
전기한 과제를 달성하기 위하여, 본 발명에 따른 쇼트키 장벽 다이오드는, n+층과 n-로 구성되어 있으며, 상기 n-층은 상기 n+층위에 형성되어 있고, 또한 정상부(top portion), 저면부(bottom portion) 및 이 정상부와 저면부 사이에 있는 경사측면부(slant side portion)를 갖는 메사(mesa)형으로 형성되며, 상기 경사측면부는 상기 저면부에 대하여 10내지 90의 경사도를 갖는 화합물 반도체 기판(compound semiconductor substrate); 전기한 경사측면부의 적어도 일부에 형성된 절연층; 전기한 정상부와 절연층 위에 형성되어 쇼트키 금속층으로 이루어진 애노드 전극; 및 전기한 n+층에 형성된 캐소드 전극을 포함하며, 절연층의 모서리부에서의 전계집중이 경사측면부의 애노드 전극에서 발생되는 전계에 의해 상쇄되어 역내전압을 향상시킴을 특징으로 한다.
본 발명에 따른 반도체 장치는, 메사형으로 형성된 활성층(活性層; active layer)으로 구성된 반도체 기판; 메사형의 저면부, 경사측면부 및 정상주변부 중에서 적어도 저면부와 경사측면부에 형성된 절연층; 전기한 활성층과 절연층에 형성된 애노드 전극(anode); 및 전기한 애노드 전극의 반대측에 형성된 캐소드 전극(cathode)을 포함 하며, 전기한 반도체 장치가 쇼트키 장벽 다이오드이며 ; 전기한 활성층이 n-이고 ; 전기한 기판이 n-층과 n+층을 갖는 화합물 기판이며 ; 전기한 캐소드 전극이 n+층에 형성됨을 특징으로 한다.
본 발명은 또한 쇼트키 장벽 다이오드의 역내전압을 향상시키는 방법을 제공하며, 이 방법은 n+층과 n-층으로 구성된 화합물 반도체 기판, n-층 위의 절연층, n-층과 절연층에 형성된 쇼트키 금속층의 애노드 전극 및 n+층에 형성된 캐소드 전극을 포함한 쇼트키 장벽 다이오드의 역내전압을 향상시키는 방법으로, 전기한 n-층을 정상부(top portion), 저면부(bottom portion) 및 이 정상부와 저면부 사이에 있는 경사측면부(slant side portion)를 갖고 있고, 상기 경사측면부는 상기 저면부에 대하여 10내지 90의 경사도를 갖는 메사형으로 헝성하는 단계; 및 전기한 경사측면부 상면의 적어도 일부에 절연층을 형성시키는 단계를 포함하며, 절연층의 모서리부에서의 전계집중이 상기 경사측면부에 있는 애노드 전극에서 발생되는 전계에 의해 적어도 일부분이 상쇄되어 쇼트키 장벽 다이오드의 역내 전압을 향상시킴을 특징으로 한다.
[발명의 구성 및 작용]
본 발명에 의하면, 화합물 반도체 기판의 n-층을 메사형으로 형성하고 ; 메사형의 저면부, 경사측면부 및 정상주변부 중에서 적어도 저면부와 경사측면부에 절연층을 형성하며; 전기한 n-층과 절연층에 애노드 전극을 형성함으로써, 절연층의 모서리부에서의 전계집중이 경사측면부의 애노드 전극에서 발생되는 전계에 의해 소멸되고 역내전압은 향상된다.
이하, 도면을 참조하여 본 발명의 구현예를 보다 상세하게 설명한다.
제1도는 본 발명의 첫 번째 구현예를 나타낸 것이다. 제1도에서, 1은 GaAs기판의 n+층을, 2는 GaAs 기판의 n-층을 나타낸다. GaAs기판의 n-층 2는, 메사형에 정상부, 저면부 2a로 명시된 거의 수평인 하부 및 저면부 2a에 대해 경사도를 가지며 메사형의 상방으로 연장되는 경사측면부 2b로 명시된 측면부를 갖는 메사형으로 형성된다. 메사형의 저면부 2a, 경사측면부 2b 및 정상주변부 2c 위에는 질화막등의 절연층3이 형성된다. 전기한 경사측면부 2b의 경사도는 10 90범위를 갖는다.
메사형의 GaAs 기판의 n-층 2의 정상 중앙부와 절연층 3위에는 애노드 전극4가 형성된다. 또한, GaAs 기판의 n+층 1하 하면에는, 캐소드 전극 5가 형성된다.
본 구현예는 전기한 구조를 갖는다.
이하, 본 구현예의 제조방법에 대해 설명한다. 웨트 에칭법(wet etching)을 이용하여 GaAs 기판의 n-층 2를 메사형으로 형성한다. 그런 다음, GaAs 기판의 메사형 n-층 2위에 질화막등의 절연층 3을 형성하고, GaAs 기판의 n-층 2의 중앙부의 절연층 3을 웨트 에칭법으로 제거하여 개구를 만든다. 그리고, 증착법(vapor deposition)을 이용하여 애노드 전극 4개와 캐소트 전극 5를 형성한다.
본 구현예에 따른 절연층 3의 모서리부에 집중한 전계에서의 프린징 성분을 억제하는 메카니즘은, 제2도를 참고하여 설명한다.
역 바이어스 전압(reverse bias voltage)이 인가되면, 절연층 3의 모서리부 a에서의 전계 방향은 애노드 전극 4에 수직이 되고, 백터 A로 나타낸다. 백터 A로 나타낸 전계를 수직성분 A1과 수평성분 A2로 나누면, 이 수평성분 A2가 모더리부 a에서의 집중전계의 프린징 성분이다. 한편, 애노드 전극 4의 경사점 b에서의 전계방향은, 애노드 전극 4에 수직이 되고, 백터 B로 나타낸다. 백터 B로 나타낸 전계를 수직성분 B1과 수평성분 B2로 나누면, 경사점 b에서의 전계의 수평성분 B2의 방향은 모서리부 a에서의 전계의 수평성분(프린징 성분) A2의 방향에 반대이다.
따라서, 모서리부 a에서의 전계의 수평성분(프린징 성분) A2는 메의 경사점 b에 형성된 전계에 의해 소멸되고 억제된다. 이것은 서리부 a에서의 역내 전압을 향샹시킨다.
본 발명의 두 번째 구현예는 제3도를 참고로 설명한다.
두 번째 구현예에서 메사형의 형태는 제1도로 나타낸 첫 번째 구현예와 실질적으로 동일하다. 따라서 첫 번째 구현예와 동일한 부분은 동일번호로 나타낸다. 두 번째 구현예는 절연층 3a의 형태에서 첫 번째 구현예와 다르다. 첫 번째 구현와 다른 형태를 갖는 절연층 3a는 첫 번째 구현예를 참고로 설명된 절연층의 에칭 시간을 변화시켜서 형성한다. 특히, 절연층 3a는 경사측면부 2b를 완전히 뒤덮고 있으며, 메사형의 정상부와 절연층 3a의 모서리부는 평탄하게 형성된다. 이러한 평단한 구조는, 스핀 온 글라스(spin on glass, SOG)등의 레지스트 패턴(resist pattern)을 사용한 RIE(reactive ion etching)로 메사형 정상의 절연층을 제거함으로써 형성된다.
두 번째 구현예에서는, 절연층 3a가 메사형의 경사측면부 2b와 거여부 2a에 형성되고, 애노드 전극 4a가 메사형의 정상부와 절연층 3a에 형성된다.
두 번째 구현예에 따른면, 전계집중은 첫 번째 구현예에서와 같이 절연층 3의 모서리부 a에서 발생한다. 메사형의 경사측면부 2b의 절연층 3a위에 형성된 애노드 전극 4a에 의해 발생된 전계는, 모서리부 a에서의 집중전계에 작용하며, 제2도에서 설명한 메카니즘과 같이 집중전계의 프린징 성분을 억제하여 역내전압을 향상시킨다.
본 발명의 세 번째 구현예는 제4도를 참고로 설명한다.
세 번째 구현예에서 메사명의 형태는 제1도로 나타낸 첫 번째 구현예의 형태와 실질적으로 동일하다. 따라서, 첫 번째 구현예와 동일한 부분은 동일번호로 나타낸다. 세 번째 구현예는 절연층 3b의 형태에서 첫 번째 구현예와 다르다. 첫 번째 구현예와 다른 형태를 갖는 절연층 3b는 첫 번째 구현예를 참고로 설명된 절연층의 에칭 시간을 변화시켜서 형성한다.
세 번째 구현예에서는, 절연층 3b가 메사형의 경사측면부(2b와 하부와 저면부2a에 형성되고, 애노드 전극 4b는 메사형의 정상부, 경사측면부 2b의 상부 및 절연층 3b에 형성된다.
세 번째 구현예에 따르면, 전계집중은 첫 번째 구현예에서와 같이 절연층 3b의 모서리부 a에서 발생한다. 메사형의 경사측부 2b의 GaAs 기판의 n-층의 2의 상부에 직접 형성된 애노드 전극 4b에 의해 발생한 전계가 모서리부 a에 집중된 전계에 작용하여, 제2도에서 설명한 메카니즘과 같이 집중전계의 프린징 성분을 억제한다. 따라서, 역내전압은 향상된다.
이하에서는 더 구체적인 구현예를 설명하겠다. GaAs 기판은 하기에서 나타내는 조건을 충족하는 것으로 선택되어져야 하며, 도면에 나타낸 구현예와 종래예의 절연층과 애노드 전극의 형태 각각에 대하여 역내전압을 측정하였으며, 그 결과를 아래에 나타내었다. 참고로 종래예에 대하여 얻은 측정치도 나타낸다.
역내전압은 0.5의 리크(leak)전류에서 측정한 값이다.
[GaAs 기판의 조건]
애노즈 전극의 면적 : 0.40.4
메사형의 깊이(경사측면부의 기판 높이) : 0.31.5
GaAs 기판의 두께 : 200
n-층의 두께 : 9.7
n-층의 담체(carrier)의 농도 : 2.261015 -3
[역내전압의 측정]
제6도에 나타낸 종래예 : 88.2V
제1도에 나타낸 첫 번째 구현예 : 95.7V
제3도에 나타낸 두 번째 구현예 : 101.0V
제4도에 나타낸 세 번째 구현예 : 105.4V
제1도에서 나타낸 첫 번째 구현예는 교차폭 x가 3이하일 때 충분한 효과를 나타낸다. 한편, 절연층3은 정상부의 모서리부로부터 3이하에 위치한 메사형의 정상부의 일부분을 덮는 것이 바람직하다.
본 발명에 따르면, 화합물 반도체 기판의 n-층을 메사형으로 형성하고; 메사형은 저면부, 경사측면부 및 정상주변부 중에서 적어도 저면부와 경사측면부에 절연층을 형성하며 ;전기한 절연층과 n-층에 애노드 전극이 형성함으로써, 절연층의 모서리부에서의 전계집중이 경사측면부의 애노드 전극에서 형성되는 전계에 의해 소멸되며, 역내전압이 향상된다. 또한, 향상된 역내전압은 신뢰성을 향상시킨다.
종래와 동일한 정도의 역내전압을 필요로 하는 경우에 n-층의 담체 농도를 증가시키거나, n-층의 두께를 감소시킴으로써, 순방향(順方向)특성을 개선할 수 있다.
전기한 효과에 의해, 애노드 전극의 면적을 줄이고, 칩을 축소화시킬 수 있다. 이러한 칩의 축소화는 한판의 웨이퍼로 얻게되는 칩의 수를 증가시킬 수 있으며, 그 결과 비용을 절감할 수 있다.
이하에서, 구체적인 구현예를 들어 본 발명을 설명하였지만, 이는 예시나 설명을 위한 것일 뿐으로서, 본 발명의 범위를 한정시키는 것으로 해석되어서는 아니되며, 첨부된 특허청구의 범위란에 기재된 바와 같은 본 발명의 요지나 범위에서 벗어나지 않는한 다양한 변경, 수정 및 첨가까지도 본 발명으로 인정되어야만 한다.
Claims (8)
- 쇼크기 장벽 다이오드에 있어서; n+층과 n-층으로 구성되어 있으며, 상기 n-층은 상기 n+층 위에 형성되어 있고, 또한 정상부(top portion), 저면부(bottom portion)및 이 정상부와 저면부 사이에 있는 경사측면부(slant side portion)를 갖는 메사(mesa)형으로 형성되며, 상기 경사측면부는 상기 저면부에 대하여 10내지 90의 경사도를 갖는 화합물 반도체 기판(compound semiconductor substrate); 전기한 경사측면부의 적어도 일부에 형성된 절연층; 전기한 정상부와 절연층 위에 형성되고 쇼트키 금속층으로 이루어진 애노드 전극; 및 전기한 n+층에 형성된 캐소트 전극을 포함함을 특징으로 하는 쇼트키 장벽 다이오드.
- n+층과 n-층으로 구성된 화합물 반도체 기판, n-층 위의 절연층, n-층과 절연층에 형성된 쇼트키 금속층의 애노드 전극 및 n+층에 형성된 캐소드 전극을 포함한 쇼트키 장벽 다이오드의 역내전압을 향상시키는 방법으로서, 전기한 n-층을 정상부(top portion), 저면부(bottom portion) 및 이 정상부와 저면부 사이에 있는 경사측면부(slant side portion)를 갖고 있고, 상기 경사측면부는 상기 저면부에 대하여 10내지 90의 경사도를 갖는 메사형으로 형성하는 단계; 및 전기한 경사측면부 상면의 적어도 일부에 절연층을 형성시키는 단계를 포함하며, 절연층의 모서리부에서의 전계집중이 상기 경사측면부에 있는 애노드 전극에서 발생되는 전계에 의해 적어도 일부분이 상쇄되어 쇼트키 장벽 다이오드의 역내 전압을 향상시킴을 특징으로 하는 쇼트키 장벽 다이오드의 역내전압을 향상시키는 방법.
- 제2항에 있어서, 전기한 절연층에 메사형의 경사측면부를 완전히 뒤덮고 있음을 특징으로 하는 방법.
- 제3항에 있어서, 전기한 절연층이 전기한 정상부 쪽으로 연장되어 정상주변부의 상면에 형성되어 있음을 특징으로 하는 방법.
- 제4항에 있어서, 전기한 절연층이 전기한 정상부의 상면에 약 3이하로 연장되어 있음을 특징으로 하는 방법.
- 제1항에 있어서, 전기한 절연층이 메사형의 경사측면부를 완전히 뒤덮고 있음을 특징으로 하는 쇼트키 장벽 다이오드.
- 제1항에 있어서, 전기한 절연층이 전기한 정상부 쪽으로 연장되어 정상주변부 위에 형성되어 있음을 특징으로 하는 쇼트키 장벽 다이오드.
- 제1항에 있어서, 전기한 절연층이 전기한 정상부 위에 약 3이하로 연장되어 있음을 특징으로 하는 쇼트키 장벽 다이오드.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278035A JPH08139341A (ja) | 1994-11-11 | 1994-11-11 | ショットキ−バリアダイオ−ド |
| JP94-278035 | 1994-11-11 | ||
| JP1994-278035 | 1994-11-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960019807A KR960019807A (ko) | 1996-06-17 |
| KR100212203B1 true KR100212203B1 (ko) | 1999-08-02 |
Family
ID=17591746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950040795A KR100212203B1 (ko) | 1994-11-11 | 1995-11-10 | 쇼트키 장벽 다이오드 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0712167A3 (ko) |
| JP (1) | JPH08139341A (ko) |
| KR (1) | KR100212203B1 (ko) |
| FI (1) | FI955395A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101072992B1 (ko) | 2004-12-30 | 2011-10-12 | 매그나칩 반도체 유한회사 | 쇼트키 다이오드 및 그 형성 방법 |
| US9236500B2 (en) | 2013-09-10 | 2016-01-12 | Hyundai Motor Company | Schottky barrier diode and method for manufacturing schottky barrier diode |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964381A (ja) * | 1995-08-25 | 1997-03-07 | Murata Mfg Co Ltd | ショットキーバリアダイオード |
| CN101542736A (zh) * | 2007-03-26 | 2009-09-23 | 住友电气工业株式会社 | 肖特基势垒二极管及其产生方法 |
| JP2009194225A (ja) * | 2008-02-15 | 2009-08-27 | Sumitomo Electric Ind Ltd | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 |
| KR102099438B1 (ko) * | 2013-10-07 | 2020-04-09 | 엘지이노텍 주식회사 | 반도체 소자 |
| JP6344264B2 (ja) * | 2015-02-27 | 2018-06-20 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| JP6260553B2 (ja) | 2015-02-27 | 2018-01-17 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| JP2017139289A (ja) * | 2016-02-02 | 2017-08-10 | トヨタ自動車株式会社 | ダイオード |
| JP2018037585A (ja) | 2016-09-02 | 2018-03-08 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| CN111129165B (zh) * | 2019-12-05 | 2023-11-28 | 中国电子科技集团公司第十三研究所 | 肖特基二极管及其制备方法 |
| CN111129164B (zh) * | 2019-12-05 | 2023-09-26 | 中国电子科技集团公司第十三研究所 | 肖特基二极管及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128879A (en) * | 1979-03-27 | 1980-10-06 | Nec Corp | Semiconductor device |
| CA2064146C (en) * | 1991-03-28 | 1997-08-12 | Hisashi Ariyoshi | Schottky barrier diode and a method of manufacturing thereof |
| US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
-
1994
- 1994-11-11 JP JP6278035A patent/JPH08139341A/ja active Pending
-
1995
- 1995-11-09 FI FI955395A patent/FI955395A/fi unknown
- 1995-11-09 EP EP95117710A patent/EP0712167A3/en not_active Withdrawn
- 1995-11-10 KR KR1019950040795A patent/KR100212203B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101072992B1 (ko) | 2004-12-30 | 2011-10-12 | 매그나칩 반도체 유한회사 | 쇼트키 다이오드 및 그 형성 방법 |
| US9236500B2 (en) | 2013-09-10 | 2016-01-12 | Hyundai Motor Company | Schottky barrier diode and method for manufacturing schottky barrier diode |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0712167A3 (en) | 1996-07-31 |
| FI955395A0 (fi) | 1995-11-09 |
| EP0712167A2 (en) | 1996-05-15 |
| KR960019807A (ko) | 1996-06-17 |
| FI955395A (fi) | 1996-05-12 |
| JPH08139341A (ja) | 1996-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210119042A1 (en) | Methods of Reducing the Electrical and Thermal Resistance of SIC Substrates and Device Made Thereby | |
| KR100212203B1 (ko) | 쇼트키 장벽 다이오드 | |
| US5561077A (en) | Dielectric element isolated semiconductor device and a method of manufacturing the same | |
| US5321295A (en) | Insulated gate bipolar transistor and method of fabricating the same | |
| JPH0358187B2 (ko) | ||
| US4631562A (en) | Zener diode structure | |
| JPH06349849A (ja) | 高耐圧薄膜半導体装置 | |
| US6562706B1 (en) | Structure and manufacturing method of SiC dual metal trench Schottky diode | |
| KR20010006559A (ko) | 실리콘 카바이드 전계제어 바이폴라 스위치 | |
| US6972459B2 (en) | Metal oxide semiconductor transistor having a nitrogen cluster containing layer embedded in the substrate | |
| JP3173117B2 (ja) | ショットキーバリア半導体装置 | |
| US4000507A (en) | Semiconductor device having two annular electrodes | |
| JPH05206159A (ja) | 半導体装置 | |
| US20220376094A1 (en) | Insulated gate bipolar transistor | |
| KR100394914B1 (ko) | pn-접합부및상기접합부의파괴위험을줄이기위한수단을갖는장치 | |
| US5686753A (en) | Schottky barrier diode having a mesa structure | |
| US5672904A (en) | Schottky carrier diode with plasma treated layer | |
| US5344794A (en) | Method of making a semiconductor chip | |
| JPH04302149A (ja) | 電界効果型トランジスタ | |
| US7291899B2 (en) | Power semiconductor component | |
| US4998148A (en) | Schottky diode having injected current collector | |
| US6002158A (en) | High breakdown-voltage diode with electric-field relaxation region | |
| KR100289742B1 (ko) | 반절연폴리실리콘막을이용한전력반도체장치 | |
| US7737470B2 (en) | High-frequency diode | |
| KR100241055B1 (ko) | 트렌치-게이트 수평형 절연게이트 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080425 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |