KR100208634B1 - Surface mounted flat package semiconductor device - Google Patents
Surface mounted flat package semiconductor device Download PDFInfo
- Publication number
- KR100208634B1 KR100208634B1 KR1019940030738A KR19940030738A KR100208634B1 KR 100208634 B1 KR100208634 B1 KR 100208634B1 KR 1019940030738 A KR1019940030738 A KR 1019940030738A KR 19940030738 A KR19940030738 A KR 19940030738A KR 100208634 B1 KR100208634 B1 KR 100208634B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- resin
- thick portion
- semiconductor device
- thick
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
본 발명은 이형상 재료를 이용함으로써, 패키지의 소형화가 가능하게 됨과 동시에, 땜납 접촉면을 수지로부터 이간시키는 것이 가능한 표면 실장형 반도체 장치를 얻기 위한 것이다.SUMMARY OF THE INVENTION The present invention is intended to obtain a surface mount semiconductor device capable of miniaturizing a package and separating a solder contact surface from a resin by using a release material.
리드(2)가 두께가 두꺼운 부분(6)과 두께가 얇은 부분(7)로 구성된다. 리드(2)는 만곡 가공이 행해지지 않고 평판 상태 그대로 된다. 아일랜드부와 수지(4)의 내부에 밀봉되는 리드(2)는 두께가 얇은 부분(7)에 구성된다. 수지(4)로부터 도출된 리드(2)의 종단 부근에 두께가 두꺼운 부분(6)을 형성한다. 두께가 두거운 부분(6)의 이면은 수지(6)의 이면과 거의 동일 평면을 형성하도록 한다. 두께가 두꺼운 부분(6)의 이면이 땜납 접속면(8)의 이면이 땜납 접속면(8)이 되고, 땜납 접속면(8)은 수지(4)로부터 이간된다.The lid 2 is composed of a thick portion 6 and a thin portion 7. The lead 2 is not subjected to curvature and remains flat. The lid 2 sealed inside the island portion and the resin 4 is constituted by the thin portion 7. A thick portion 6 is formed near the end of the lead 2 derived from the resin 4. The back surface of the thick portion 6 is formed to be substantially coplanar with the back surface of the resin 6. The back surface of the thick portion 6 is the back surface of the solder connection surface 8 the solder connection surface 8, and the solder connection surface 8 is separated from the resin 4.
Description
제1도는 본 발명의 제1 실시예를 도시한 (a) 단면도, (b) 이면도.1 is a (a) cross-sectional view and (b) a rear view showing a first embodiment of the present invention.
제2도는 본 발명의 제2 실시예를 도시한 (a) 단면도, (b) 이면도.2 is a (a) cross-sectional view and (b) a rear view showing a second embodiment of the present invention.
제3도는 본 발명의 제3 실시예를 도시한 (a) 단면도, (b) 이면도.3 is a (a) cross-sectional view and (b) a rear view showing a third embodiment of the present invention.
제4도는 제1 종래 예를 설명하기 위한 (a) 단면도, (b) 이면도.4 is a (a) cross sectional view and (b) a rear view for explaining a first conventional example.
제5도는 제2 종래 예를 설명하기 위한 (a) 단면도, (b) 이면도.5 is a (a) cross-sectional view and (b) a rear view for explaining a second conventional example.
제6도는 제3 종래 예를 설명하기 위한 (a) 단면도, (b) 이면도.6 is a (a) cross sectional view and (b) a rear view for explaining a third conventional example.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 반도체 칩 2 : 리드1: semiconductor chip 2: lead
3 : 와이어 4 : 수지3: wire 4: resin
6 : 두께가 두꺼운 부분 7 : 두께가 얇은 부분6: thick part 7: thin part
본 발명은 보다 소형화하고, 단자간 단락의 위험 또한 방지된 표면 실장형의 반도체 장치에 관한 것이다.The present invention relates to a surface mount type semiconductor device which is more compact and also prevents the risk of short circuit between terminals.
경량, 박형 및 소형화를 실현하는 한 수단으로서, 프린트 기판의 도전 패턴에 리드를 대향 접착하기 위해 수지로부터 도출한 리드를 Z자형으로 포밍한 표면 실장형의 반도체 패키지가 제조되고 있다. 제4도는 종래에 실용화되어 있는 표면 실장형의 패키지를 표시하는 단면도 (a)와 이면도 (b)이다. 다이본드(die bond)된 반도체 칩(1)과 리드(2)를 와이어(3)로 접속한 후 반도체 칩(1)을 수지(4)로 몰딩하고, 수지(4)로부터 도출된 리드(2)를 수지의 이면과 일직선 형태가 되도록 Z자 형으로 절곡된 것이다(예를 들면, 특원평 3-249695호).As a means of realizing light weight, thinness, and miniaturization, the surface mount type semiconductor package which formed the Z-shaped lead which led out from resin in order to oppose a lead to the conductive pattern of a printed circuit board is manufactured. 4 is a cross-sectional view (a) and a rear view (b) showing a surface mount type package conventionally used. After the die-bonded semiconductor chip 1 and the lead 2 are connected with the wire 3, the semiconductor chip 1 is molded with the resin 4, and the lead 2 derived from the resin 4 is formed. ) Is bent in a Z shape so as to form a straight line with the back surface of the resin (for example, Japanese Patent Application No. 3-249695).
부품의 실장 밀도의 향상을 목적으로, 이와 같은 패키지에서도 더욱 소형화가 요망되고 있다. 그래서, 제5도의 단면도 (a)와 이면도 (b)에 도시하는 바와 같이, 리드(2)의 절곡부(5)을 수지(4)의 내부에 수용한 것, 제6도의 단면도 (a)와 이면도 (b)에 도시하는 바와 같이, 리드(2)의 이면을 수지(4) 표면에 노출하도록 하여 리드(2)의 부분을 없앤 것이 고려되고 있다. 제5도 및 제6도의 구조는 리드(2) 선단의 땜납 접착 부분이 수지(4)로부터 이격되어 있지 않기 때문에, 그 만큼 프린트 기판의 도전 패턴의 고밀도화를 도모할 수 있다. 또, 제6도의 구조는 제4도 및 제5도의 구조와 비교하여 리드(2)에 절곡부(5)가 형성하고 있지 않기 때문에 가공 정밀도를 향상시킬 수 있어 그 만큼 소형화가 가능하게 된다.In order to improve the mounting density of components, further miniaturization is desired in such a package. Thus, as shown in the cross sectional view (a) of FIG. 5 and the rear view (b), the bent portion 5 of the lid 2 is accommodated in the resin 4, and the cross section (a) of FIG. As shown in (b) and back view, it is considered to remove the part of the lead 2 by exposing the back surface of the lead 2 to the resin 4 surface. In the structures shown in Figs. 5 and 6, since the solder-bonded portion at the tip of the lead 2 is not spaced apart from the resin 4, the conductive pattern of the printed circuit board can be made higher. In addition, since the bent portion 5 is not formed in the lead 2 as compared with the structures shown in FIGS. 4 and 5, the structure of FIG. 6 can improve the processing accuracy and can be downsized.
이와 같은 표면 실장형 장치는 프린트 기판 표면에 전사되어 있는 도전 패턴에 리드(2)의 이면 측을 대향 접착하는 것이지만, 제5도 및 제6도의 구조는 리드(2)의 접촉면과 수지(4)의 이면이 동일 평면을 형성하기 때문에, 접착용 땜납이 이 수지(4)의 이면을 따라 과도하게 확대되기도 있고, 단자간의 단락 사고의 위험이 있다는 결점이 있었다. 또, 땜납이 방해가 되어 실장 기판으로부터 소자를 들뜨게 하여 리드(2)와 도전 패턴과의 접속을 단선시키게 되는 위험이 있었다.Such a surface-mounted device is to face the back side of the lid 2 to the conductive pattern transferred to the surface of the printed board, but the structures shown in FIGS. 5 and 6 are the contact surface of the lid 2 and the resin 4. Since the back surface of the surface forms the same plane, the adhesive solder is excessively expanded along the back surface of the resin 4, and there is a drawback that there is a risk of a short circuit between the terminals. In addition, there is a risk that the solder may be disturbed and the element may be lifted off the mounting substrate, thereby disconnecting the connection between the lead 2 and the conductive pattern.
본 발명은 상기 종래의 결점을 감안하여 이루어진 것으로, 리드에 절곡부를 만들지 않고, 게다가 리드의 접속면이 수지로부터 이격되어 있는 소형화한 패키지를 제공하는 것을 목적으로 하며, 리드를 두께가 두꺼운 부분과 두께가 얇은 부분으로 구성함과 동시에, 두께가 얇은 부분을 수지 내부에 밀봉하여 수지 외부로 도출하여, 리드 종단 부근에서는 두께가 두꺼운 부분으로 하고, 그 이면을 접속용의 접촉면으로 한 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above conventional drawbacks, and it is an object of the present invention to provide a miniaturized package in which a lead connection surface is spaced from a resin, without forming a bent portion. At the same time, the thin part is sealed inside the resin and drawn out to the outside of the resin. The thick part is formed near the end of the lead, and the back side is used as a contact surface for connection.
본 발명에 의하면, 리드(2)의 종단부를 두께가 두꺼운 부분(6)으로 했기 때문에, 땜납 접촉면(8)을 수지(4)의 이면으로부터 이격시킬 수 있다. 게다가, 리드(2)에 절곡 가공을 실시하지 않기 때문에, 가공 정밀로를 향상할 수 있다.According to this invention, since the terminal part of the lead 2 was made into the thick part 6, the solder contact surface 8 can be spaced apart from the back surface of resin 4. As shown in FIG. In addition, since the bending process is not performed on the lid 2, the machining precision furnace can be improved.
이하에, 본 발명의 실시예를 설명한다.Hereinafter, the Example of this invention is described.
제1도는 본 발명의 제1 실시예를 도시하는 (a) 단면도와 (b) 이면도이다. 반도체 칩(1)은 트랜지스터 칩, 다이오드 칩 등이고, 리드 프레임의 탭 또는 아일랜드라 칭해지는 부분에 다이본드되어 반도체 칩(1)의 표면에 형성된 전극과 리드(2)가 와이어(3)로 와이어 본드되어 있다. 리드(2)는 판 두께가 부분적으로 다른 이형 재료로부터 구멍 뚫기 가공에 의해 제조된 것이기 때문에, 그 결과 리드(2)에는 두꺼운 부분(6)과 얇은 부분(7)이 존재한다. 두께가 두꺼운 부분(6)의 판 두께는 0.5 ㎜ 정도이고, 두께가 얇은 부분(7)의 판 두께는 0.2 ㎜ 정도이다.1 is a (a) cross-sectional view and (b) a rear view showing a first embodiment of the present invention. The semiconductor chip 1 is a transistor chip, a diode chip, or the like, and electrodes and leads 2 formed on the surface of the semiconductor chip 1 by die bonding to tabs or islands of the lead frame are wire-bonded with wires 3. It is. Since the lid 2 is manufactured by punching out of a release material having a partly different plate thickness, the lid 2 has a thick portion 6 and a thin portion 7 as a result. The plate thickness of the thick part 6 is about 0.5 mm, and the plate thickness of the thin part 7 is about 0.2 mm.
리드(2)는 절곡부가 없는, 평판 상태인 체로 밀봉되어 있다. 상기 아일랜드 부분, 및 수지(4)의 내부에 밀봉되는 리드(2)는 두께가 얇은 부분(7)으로 구성되어 있다. 리드(2)의 두께가 얇은 부분(7)은 수지(4)의 외부로 도출되어 외부 접속용 단자로 된다.The lid 2 is sealed with a sieve in a flat state without a bent portion. The island portion and the lid 2 sealed in the resin 4 are constituted by a thin portion 7. The thin portion 7 of the lead 2 is led out of the resin 4 to become a terminal for external connection.
리드(2)의 종단부 부근에는 두께가 두꺼운 부분(6)이 설치된다. 두께가 두꺼운 부분(6)의 이면은 수지(4)의 이면과 거의 동일 평면을 구성하고, 이 두께가 두꺼운 부분(6)의 이면이 땜납 잡속면(8)이 된다. 두께가 두꺼운 부분(6)은 수지(4)로부터 이격되어 있기 때문에, 땜납 접속면(8)이 수지로부터 이격된다.In the vicinity of the end of the lid 2, a thick portion 6 is provided. The back surface of the thick portion 6 constitutes substantially the same plane as the back surface of the resin 4, and the back surface of the thick portion 6 serves as the solder binding surface 8. Since the thick portion 6 is spaced apart from the resin 4, the solder connection surface 8 is spaced apart from the resin.
각 리드(2) 사이의 거리가 가장 좁아지는 부분은 두께가 얇은 부분(7)으로 구성한다. 이것은 리드 프레임 제조의 구멍 뚫기 가공에 필요한 드래프트이지만, 판 두께에 단순하게 비례하기 때문에, 이 드래프트를 최소로 하기 위한 것이다.The part where the distance between each lead 2 becomes the narrowest is comprised by the thin part 7. This is a draft required for punching in lead frame manufacture, but is intended to minimize this draft because it is simply proportional to the thickness of the sheet.
이와 같은 패키지의 소형화는 대개 다음의 제한 사항으로 그 한계가 결정된다.Miniaturization of such packages is usually limited by the following limitations.
(a) 탑재하는 반도체 칩(1)의 칩 사이즈(a) Chip size of semiconductor chip 1 to be mounted
(b) 다이본딩의 위치 결정 정밀도를 고려한 아일랜드부의 크기(b) Size of island part considering the positioning accuracy of die bonding
(c) 리드 프레임의 가공 정밀도(c) Machining precision of lead frame
(d) 리드(2) 사이의 드래프트(d) draft between leads (2)
(e) 와이어 본드의 본딩 영역에 필요한 면적(e) Area required for bonding area of wire bonds
이외에, 수지(4)로부터의 리드(2)의 빠짐, 박리를 방지할 수 있는 정도의 양자의 접촉 면적, 내습성을 유지할 수 있는 수지(4)의 두께와 리드(2)의 패스의 길이 등이 고려된다.In addition, both the contact area of the lead 2 from the resin 4 and the thickness of the resin 4 capable of maintaining moisture resistance, the length of the path of the lead 2, etc. This is considered.
상기 본 발명의 패키지는 리드(2)가 평판 상태로 절곡 가공이 실시되지 않기 때문에, 절곡 가공에 따른 가공 정밀도의 열화가 없다. 따라서, 소형화의 제한 사항 (c)이 개선되고, 게다가 조립 공정을 간소화할 수 있다. 또, 리드(2) 사이가 가장 좁은 부분은 두께가 얇은 부분(7)으로 구성되었기 때문에, 가공의 드래프트를 최소의 값으로 할 수 있다. 따라서, 제한 사항 (d)를 최소치로 유지한다. 또, 두께가 얇은 부분(7)이 수지(4) 내부에 몰드되기 때문에, 리드(2)의 빠짐, 박리의 염려가 없고 표면에 노출되지 않기 때문에 패스도 길다. 따라서, 이들과 같은 점으로부터 패키지가 대형화되지 않는다. 따라서, 본 발명의 패키지는 리드(2)에 절곡 가공을 실시한 것에 비교하여 대폭적인 소형화가 가능한다.In the package of the present invention, since the lead 2 is not bent in the flat state, there is no deterioration in machining accuracy due to the bending process. Therefore, the restriction (c) of miniaturization can be improved, and the assembly process can be simplified. Moreover, since the part with the narrowest part between the leads 2 was comprised by the part 7 with thin thickness, the draft of a process can be made into the minimum value. Therefore, limit (d) is kept to a minimum. Moreover, since the thin part 7 is molded in the resin 4, since the lead 2 is not removed and there is no fear of peeling, the path is also long. Therefore, a package is not enlarged from such a point. Therefore, the package of the present invention can be significantly downsized as compared to the case where the lid 2 is bent.
또, 본 발명의 패키지는 땜납 접속면(8)이 되는 리드(2)의 두께가 두꺼운 부분(7)이 수지(4) 표면으로부터 이격된다. 따라서, 프린트 기판의 표면에 전사되는 도전 패턴(9)도 두께가 두꺼운 부분(6)에 부분적으로 형성하는 것만으로 완료되는 한편, 땜납이 수지(4) 표면에 전달되어 리드(2)간 단락을 발생하는 사고를 방지할 수 있다. 또, 수지(4)의 이면에 땜납을 설치할 필요가 없기 때문에, 땜납에 의해 소자가 들뜨는 것(flowing over)을 방지할 수 있다. 반대로, 어떠한 요인에 의해 다소 들뜨게 되어도, 그것을 리드(2)의 두께가 얇은 부분(7)에서 흡수할 수 있다.In the package of the present invention, the thick portion 7 of the lead 2 serving as the solder connection surface 8 is spaced apart from the surface of the resin 4. Therefore, the conductive pattern 9 transferred to the surface of the printed board is also completed by only partially forming the thick portion 6, while solder is transferred to the resin 4 surface to short-circuit the leads 2. You can prevent accidents that occur. In addition, since it is not necessary to provide solder on the back surface of the resin 4, it is possible to prevent the element from flowing over by the solder. On the contrary, even if it floats somewhat by any factor, it can absorb it in the thin part 7 of the lead 2 thickness.
제2도에 본 발명의 제2 실시예를 도시했다. 표면 실장형이라고 하면, 다소의 발열을 수반하는 파워 소자를 탑재하는 용도가 현재 존재한다. 본 실시예는 이와 같은 요구에 대응하는 경우의 구성이며, 반도체 칩(1)을 탑재하는 아일랜드를 두께가 두꺼운 부분(6)으로 구성한 것이다. 두께가 두꺼운 부분(6)으로 수지(4)의 외부로 도출하여 아일랜드 리드로 한다. 아일랜드는 열용량을 중대한 히트 싱크로서의 역할을 수행하며, 수지(4)로부터 노출시킨 부분을 도전 패턴에 밀착시켜 방열 효과를 높이도록 실장된다. 본 실시예에서도, 다른 리드(2)가 수지(4)로부터 이격된 부분에서 땜납 접속되기 때문에, 단자간 단락 등을 방지할 수 있다.2 shows a second embodiment of the present invention. If it is a surface mount type, the use which mounts the power element accompanying some heat generation currently exists. The present embodiment is a configuration in response to such a request, and the island on which the semiconductor chip 1 is mounted is composed of the thick portion 6. The thick portion 6 is drawn out of the resin 4 to form an island lead. The island serves as a significant heat sink, and is mounted to enhance the heat dissipation effect by bringing the portion exposed from the resin 4 into close contact with the conductive pattern. Also in this embodiment, since the other leads 2 are soldered in portions separated from the resin 4, short circuits between terminals can be prevented.
또, 상기 실시예는 3 단자의 패키지의 대해서만 설명하고 있지만, 이 이외에도 4단자, 6단자인 것도 마찬가지로 실현할 수 있다. 또, 땜납 접속면(8)을 2개 설치한 것에서도 마찬가지로 실시할 수 있다.In addition, although the said embodiment demonstrated only the package of 3 terminals, it can implement | achieve 4 terminals and 6 terminals similarly other than this. Moreover, also when the two solder connection surfaces 8 are provided, it can implement similarly.
이상에서 설명한 것과 같이, 본 발명에 의하면 리드(2)의 종단부 근방에 두께가 두꺼운 부분(6)을 설치하며 땜납 접속면(8)으로 했기 때문에, 패키지의 소형화를 실현함과 동시에, 땜납 접속면(8)을 수지(4)로부터 이격시켜 실장시의 단락 사고나 들뜨는 사고를 방지할 수 있다는 이점을 갖고 있다.As described above, according to the present invention, since the thick portion 6 is provided in the vicinity of the terminal portion of the lead 2 to form the solder connection surface 8, the package can be miniaturized and the solder connection is realized. The surface 8 is separated from the resin 4 to have an advantage of preventing a short circuit accident or a floating accident during mounting.
Claims (4)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29572193A JP2902919B2 (en) | 1993-11-25 | 1993-11-25 | Surface mount type semiconductor device |
| JP93-295721 | 1993-11-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100208634B1 true KR100208634B1 (en) | 1999-07-15 |
Family
ID=17824308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940030738A KR100208634B1 (en) | 1993-11-25 | 1994-11-22 | Surface mounted flat package semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2902919B2 (en) |
| KR (1) | KR100208634B1 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184643A (en) * | 2007-03-28 | 2007-07-19 | Toshiba Electronic Engineering Corp | Optical semiconductor package |
| JP5667820B2 (en) * | 2010-09-14 | 2015-02-12 | 東芝電子エンジニアリング株式会社 | Optical semiconductor device |
| JP5580723B2 (en) * | 2010-12-11 | 2014-08-27 | エンゼル工業株式会社 | Covering diode and terminal box for solar cell module |
| JP5410465B2 (en) * | 2011-02-24 | 2014-02-05 | ローム株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| US10345343B2 (en) | 2013-03-15 | 2019-07-09 | Allegro Microsystems, Llc | Current sensor isolation |
| US9190606B2 (en) * | 2013-03-15 | 2015-11-17 | Allegro Micosystems, LLC | Packaging for an electronic device |
| JP5740458B2 (en) * | 2013-12-02 | 2015-06-24 | 東芝電子エンジニアリング株式会社 | Optical semiconductor package |
| US11768230B1 (en) | 2022-03-30 | 2023-09-26 | Allegro Microsystems, Llc | Current sensor integrated circuit with a dual gauge lead frame |
-
1993
- 1993-11-25 JP JP29572193A patent/JP2902919B2/en not_active Expired - Lifetime
-
1994
- 1994-11-22 KR KR1019940030738A patent/KR100208634B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147360A (en) | 1995-06-06 |
| JP2902919B2 (en) | 1999-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| US5723900A (en) | Resin mold type semiconductor device | |
| KR950012921B1 (en) | Plastic mold semiconductor device | |
| EP1143514B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| KR100294719B1 (en) | Molded semiconductor device and method for manufacturing the same, lead frame | |
| US5057805A (en) | Microwave semiconductor device | |
| JP2001313363A (en) | Resin-encapsulated semiconductor device | |
| KR100208634B1 (en) | Surface mounted flat package semiconductor device | |
| JP2007012895A (en) | Circuit device and manufacturing method thereof | |
| KR100208635B1 (en) | Surface mounted type semiconductor package | |
| KR0157857B1 (en) | Semiconductor package | |
| KR100381934B1 (en) | Integrated semiconductor circuit | |
| JP2533012B2 (en) | Surface mount semiconductor device | |
| JP2533011B2 (en) | Surface mount semiconductor device | |
| JPS6329413B2 (en) | ||
| JPS6217382B2 (en) | ||
| KR100373149B1 (en) | Semiconductor package | |
| KR19990086280A (en) | Semiconductor package | |
| KR100567045B1 (en) | A package | |
| KR100388291B1 (en) | Structure of semiconductor package | |
| KR100342811B1 (en) | Area array bumped semiconductor package with chips | |
| KR20000045084A (en) | Semiconductor package and method for manufacturing the same | |
| KR100525091B1 (en) | semiconductor package | |
| JPH0739244Y2 (en) | Hybrid integrated circuit device | |
| KR200248776Y1 (en) | Board Mount Semiconductor Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120329 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |