JP5410465B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents
Semiconductor device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5410465B2 JP5410465B2 JP2011038169A JP2011038169A JP5410465B2 JP 5410465 B2 JP5410465 B2 JP 5410465B2 JP 2011038169 A JP2011038169 A JP 2011038169A JP 2011038169 A JP2011038169 A JP 2011038169A JP 5410465 B2 JP5410465 B2 JP 5410465B2
- Authority
- JP
- Japan
- Prior art keywords
- thin
- semiconductor device
- manufacturing
- conductor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本願発明は、半導体装置および半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device .
半導体装置としては、従来より図15(a)に示したようなものがある。この図に示した半導体装置9は、第1および第2導体90,91、半導体チップ92を有している。第1および第2導体90,91は、端子面90a,91aおよび接続面90b,91bを有している。第1導体90は、端子面90aに対応する部分以外は、厚み寸法(図の上下方向の寸法)の小さい薄肉部90cとされている。
Conventionally, there is a semiconductor device as shown in FIG. The
半導体チップ92は、上面および下面に電極(図示略)が形成されている。第1導体90の接続面90b上には、下面の電極と導通するようにして半導体チップ92が搭載されている。この半導体チップ92の上面の電極は、ワイヤ93を介して第2導体91の接続面91bと導通接続されている。半導体チップ92およびワイヤ93は、樹脂パッケージ94により封止されており、この樹脂パッケージ94の底面94aからは第1および第2導体90,91の端子面90a,91aが露出している。
The
このような半導体装置9は、次のようにして製造される。まず、第1および第2導体90,91となるべき要素が形成された半導体装置製造用のフレームに対して、半導体チップ92を搭載した後に、ワイヤ93をボンディングを行う。そして、半導体チップ92およびワイヤ93を樹脂封止した後にダイシングを行うことにより、図15(a)に示したような半導体装置9が得られる。
Such a
半導体装置9では、第1導体90に薄肉部90cが形成されているため、先に説明した半導体装置9の製造方法では、エッチング処理により半導体装置製造用のフレームが製造されていた。より具体的には、図16(a)に示したように板状導体95の両面にマスク96を形成し、板状導体95の両面からエッチング処理を施すことにより形成される。マスク96は、エッチング処理すべき部分に対応した開口97A,97Bを有している。そのため、図16(b)に示したようにエッチング液により板状導体95の厚みの半分程度にまでエッチング処理を施せば、板状導体95の一面側にのみ開口97Bが形成されている部分については板状導体95の厚みの半分程度の薄肉部98とされる。一方、板状導体95の両面側に開口97A,97Bが形成された部分については貫通孔99とされる。このようなマスク96は、フォトリソグラフィの手法により形成することができる。
In the
しかしながら、板状導体95に対してマスク96を形成し、この状態でエッチング処理を施して半導体装置製造用のフレームを製造する場合には、次の問題があった。
However, when a
第1に、フープ状とされた板状導体については、フープラインでのマスク形成およびエッチング処理が困難であるため、たとえば短冊状の板状導体についてマスク96を形成した後に、エッチング処理を施す必要がある。そのため、フープラインにおいて、半導体装置製造用のフレームの製造、半導体チップの実装、およびワイヤボンディングを一連に行うことができないため、作業性が悪化する。
First, since it is difficult to form a mask at the hoop line and to perform an etching process on the hoop-shaped plate-shaped conductor, for example, it is necessary to perform an etching process after forming the
第2に、半導体装置製造用のフレームの製造に当たっては、板状導体95にマスク96を形成する必要があるばかりか、エッチング処理後にマスク96を除去する必要もあるため、作業性が悪く、しかもコスト高となってしまう。
Secondly, in manufacturing a frame for manufacturing a semiconductor device, not only the
第3に、図15(b)に示したように、エッチング処理では、第1導体90を平面視矩形状の形態とすべく開口97aに直角な角部を設けたとしても、エッチング液の回り込みにより第1導体90の角部が丸まってしまう。そのため、半導体チップ92が平面視矩形状である場合には、第1導体92の周縁部92aを半導体チップ92の実装領域として有効に利用できないばかりか、半導体装置9の大型化を招来してしまう。
Third, as shown in FIG. 15B, in the etching process, even if a corner portion perpendicular to the opening 97a is provided so that the
本願発明は、このような事情のもとに考えだされたものであって、大型化を招来することなく、作業性良く、コスト的に有利に製造できる半導体装置およびその製造方法を提供することを課題としている。 The present invention has been conceived under such circumstances, and provides a semiconductor device that can be manufactured with good workability and cost effectiveness without incurring an increase in size and a method for manufacturing the same. Is an issue.
本願発明では、上記した課題を解決するために次の技術的手段を講じている。 In the present invention, the following technical means are taken in order to solve the above-described problems.
すなわち、本願発明により提供される半導体装置の製造方法は、リードフレームを用いて半導体装置を製造する方法であって、上記リードフレームは、板状導体に対して貫通孔を形成する貫通孔形成工程と、上記板状導体の厚みに対して相対的に厚みが小さく、上記貫通孔の内方を向く自由端を有する薄状部を形成する薄状部形成工程と、上記板状導体に対して、少なくとも上記薄状部の一部を除去して当該薄状部に由来する薄肉部を形成する不要部分除去工程と、上記薄肉部の上面ないしこれに連続する上記薄肉部以外の部分の上面にわたって半導体チップを搭載する工程と、を含んで製造されることを特徴としている。 That is, the semiconductor device manufacturing method provided by the present invention is a method of manufacturing a semiconductor device using a lead frame, wherein the lead frame forms a through hole in a plate-like conductor. A thin portion forming step of forming a thin portion having a relatively small thickness with respect to the thickness of the plate-like conductor and having a free end facing the inside of the through hole; and An unnecessary portion removing step of removing at least a part of the thin portion to form a thin portion derived from the thin portion, and an upper surface of the thin portion or an upper surface of a portion other than the thin portion continuous to the thin portion. manufactured includes a step of mounting the semiconductor chip, the is characterized in Rukoto.
本願発明により提供される半導体装置の製造方法はまた、リードフレームを用いて半導体装置を製造する方法であって、上記リードフレームは、板状導体に対して貫通孔を形成する貫通孔形成工程と、半導体チップを搭載する面の反対側からの加工により、上記貫通孔に沿って上記板状導体の厚みに対して相対的に厚みが小さい薄状部を形成する薄状部形成工程と、上記板状導体に対して、少なくとも上記薄状部の一部を除去して当該薄状部に由来する薄肉部を形成する不要部分除去工程と、上記薄肉部の上面ないしこれに連続する上記薄肉部以外の部分の上面にわたって半導体チップを搭載する工程と、を含んで製造されることをも特徴とする。 The method of manufacturing a semiconductor device provided by the present invention is also a method of manufacturing a semiconductor device using a lead frame, wherein the lead frame includes a through-hole forming step of forming a through-hole in a plate-like conductor. A thin portion forming step of forming a thin portion having a relatively small thickness with respect to the thickness of the plate conductor along the through hole by processing from the opposite side of the surface on which the semiconductor chip is mounted; and An unnecessary part removing step for forming at least a part of the thin part to form a thin part derived from the thin part with respect to the plate-shaped conductor, and the upper part of the thin part or the thin part continuous thereto And a step of mounting the semiconductor chip over the upper surface of the other part .
本願発明により提供される半導体装置の製造方法はさらに、リードフレームを用いて半導体装置を製造する方法であって、上記リードフレームは、板状導体に対して内方に向けて突出する半島部を有する貫通孔を形成する貫通孔形成工程と、上記半島部に、上記板状導体の厚みに対して相対的に厚みが小さい薄状部を形成する薄状部形成工程と、上記板状導体に対して、少なくとも上記薄状部の一部を除去して当該薄状部に由来する薄肉部を形成する不要部分除去工程と、上記薄肉部の上面ないしこれに連続する上記薄肉部以外の部分の上面にわたって半導体チップを搭載する工程と、を含んで製造されることをも特徴とする。 The method of manufacturing a semiconductor device provided by the present invention is a method of manufacturing a semiconductor device using a lead frame, wherein the lead frame has a peninsula portion protruding inward with respect to the plate-like conductor. A through hole forming step for forming a through hole, a thin portion forming step for forming a thin portion relatively thin with respect to the thickness of the plate conductor in the peninsula portion, and a plate conductor. On the other hand, an unnecessary part removing step of removing at least a part of the thin part to form a thin part derived from the thin part, and an upper surface of the thin part or a part other than the thin part continuous to the thin part. And a step of mounting the semiconductor chip over the upper surface .
この場合において好ましい実施の形態では、上記薄状部は、上記半島部の先端方に形成される。 In a preferred embodiment in this case, the thin-shaped section, Ru is formed on the tip side of the peninsula.
この場合において好ましい実施の形態では、上記貫通孔形成工程では、上記半島部の基端部に位置する第2の貫通孔が同時に形成される。 In this case, in a preferred embodiment, in the through hole forming step, the second through hole located at the base end of the peninsula is formed at the same time .
この場合において好ましい実施の形態では、上記薄状部は、上記半島部の先端方に形成される部分から、上記半島部の幅方向中央領域を通って上記第2の貫通孔までつながるように形成される。 In this case, in a preferred embodiment, the thin portion is formed so as to be connected from the portion formed toward the tip of the peninsula portion to the second through hole through the central region in the width direction of the peninsula portion. Ru is.
この場合において好ましい実施の形態では、上記不要部分除去工程では、上記半島部に由来する幅方向左右一対の厚肉部と、上記薄状部に由来する薄肉部とが、全体として矩形半島状に形成される。 In a preferred embodiment in this case, in the unnecessary portion removing step, the pair of left and right thick portions derived from the peninsula portion and the thin portions derived from the thin portion are formed into a rectangular peninsular shape as a whole. Ru is formed.
好ましい実施の形態では、上記薄状部は、スタンピング加工によって形成される。 In a preferred embodiment, the thin-shaped section is formed by stamping.
本願発明のその他の利点および特徴については、以下に行う発明の実施の形態の説明から、より明らかとなるであろう。 Other advantages and features of the present invention will become more apparent from the following description of embodiments of the invention.
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。図1ないし図3は、本願発明に係る半導体装置の一例を示している。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings. 1 to 3 show an example of a semiconductor device according to the present invention.
半導体装置X1は、第1導体1、2つの第2導体2、半導体チップ3、ワイヤ4および樹脂パッケージ5を有している。
The semiconductor device X1 includes a
第1導体1は、平面視矩形状の形態を有している。第1導体1の第1面11は平坦面とされており、第1面11が接続面を構成している。一方、第1導体1の第2面12は、2つの凸部13が設けられて凹凸状とされている。凸部13の表面14は平坦面とされており、この平坦面は、樹脂パッケージ5の底面50から露出して端子面を構成している。第1導体1は、凸部13が形成された部分以外は、厚み寸法が小さくされており、当該部分が薄肉部15を構成している。
The
第2導体2は、直方体状の本体部20から薄肉部21が延出した形態とされている。この第2導体の第1面22は、平坦面とされて接続面を構成している。第2面23は、本体部20が突出して凸面とされており、本体部20の表面24が樹脂パッケージ5の底面50から露出して端子面を構成している。
The
半導体チップ3は、図面上に表れていないが上面および下面に電極が形成されている。この半導体チップ3は、ハンダペーストや銀ペーストなどの導電性材料を用いた実装作業により第1導体1の接続面11上に実装されている。半導体チップ3の下面には電極が形成されていることから、導電性材料を用いて第1導体1上に半導体チップ3を実装すれば、第1導体1と半導体チップ3の下面の電極とが導通する。一方、半導体チップ3の上面の電極は、ワイヤ4を介して第2導体2の接続面22と導通接続されている。
The
樹脂パッケージ5は、半導体チップ3およびワイヤ4を封止している。この樹脂パッケージ5の底面50からは、上述したように端子面14,24が露出している。これにより、半導体装置X1が回路基板などに対して面実装可能とされている。また、第1および第2導体1,2は、薄肉部15,21を有しているので、この薄肉部15,21が樹脂パッケージ4に食い込むことによって樹脂パッケージ4と第1および第2導体1,2とが分離することが抑制されている。
The
以上の構成を有する半導体装置X1は、半導体装置製造用のフレームの製造工程、ダイボンディング工程、ワイヤボンディング工程、、フレームカット工程、樹脂パッケージング工程、およびダイシング工程(あるいはフレームカット工程)を経て製造される。なお、以下に説明する製造方法においては、上記した工程のうち、フレームの製造工程、ダイボンディング工程、ワイヤボンディング工程およびフレームカット工程が同一のフープラインにおいて行われるものとする。 The semiconductor device X1 having the above configuration is manufactured through a frame manufacturing process, a die bonding process, a wire bonding process, a frame cutting process, a resin packaging process, and a dicing process (or frame cutting process) for manufacturing a semiconductor device. Is done. In the manufacturing method described below, among the above-described processes, the frame manufacturing process, the die bonding process, the wire bonding process, and the frame cutting process are performed in the same hoop line.
図4に示したように、フープラインにおいては、ロール状に巻き取られたフープ状の板状導体6が、ロールRから引き出されつつ支持台60に沿ってピッチ送りされる。フレーム製造工程においては、板状導体6の搬送が停止した瞬間に、板状導体6に対して第1回目の打ち抜き加工、スタンピング加工、および第2回目の打ち抜き加工が施される。第1回目および第2回目の打ち抜き加工は、打ち抜き領域に対応して打ち抜き刃が形成された金型70,71を上方側から押し付けることにより行われる。スタンピング加工は、スタンピング領域に対応した凸部を有する金型72を、下方側から押し付けることにより行われる。
As shown in FIG. 4, in the hoop line, the hoop-like plate-
第1回目の打ち抜き加工を施した場合には、たとえば図5(板状導体6を裏面側から見た状態を示してある)に示したように半導体装置X1における第1および第2導体1,2となるべき領域Eが複数形成される。各領域Eには、大小の貫通孔E1,E2が設けられている。大の貫通孔E1は、略矩形状の領域から半島部e1が突出した形態とされているとともに、切欠e2が形成されている。
When the first punching process is performed, the first and
スタンピング加工においては、図6(板状導体6を裏面側から見た状態を示してある)に示したように半島部e1、小の貫通孔E2における半島部e1側の周辺部、および切欠e2の周辺部が、板状導体6の厚みの半分程度にまで圧し潰されてスタンピング部e3,e4が形成される。これらのスタンピング部e3,e4は、後において半導体装置X1の薄肉部15,21を構成するものである。板状導体6には大小の貫通孔E1,E2や切欠e2が設けられているから、スタンピング加工を施した場合には、上記した部位E1,E2,e2を利用してスタンピング領域を拡げることができる。そのため、スタンピング領域に作用する応力がスタンピング領域が拡がることによって緩和されるため、形成されたスタンピング部e3,e4にはさほど大きな応力が残存することもなく、歪みの発生が抑制される。
In the stamping process, as shown in FIG. 6 (showing the state where the plate-
第2回目の打ち抜き加工においては、図7(板状導体6を裏面側から見た状態を示してある)に示したように半導体装置X1における第1および第2導体1,2となるべき第1および第2部分1A,2Aやそれらを支持するフレームF1,F2,F3を除いた領域が打ち抜かれる。つまり、スタンピング部e3,e4の周縁部を含む不要部分が除去されてフレーム6Aが形成される。このとき、半導体装置X1の薄肉部15,21となるべき薄肉部e3′,e4′が形成される。スタンピング部e3,e4については、周縁部の厚みが他の部分に比べて小さくてエッジがシャープではないが、その周縁部を打ち抜き加工により除去した薄肉部e3′,e4′では、厚みが一様で、エッジ(端面)が平坦面とされた薄肉部15,21を形成することができる。薄肉部15,21に限らず、第1部分1Aの他の端面および第2部分2Aの端面についても、平坦面とすることができる。このため、半導体装置X1が製造されたときに第1および第2部分1A,2Aの端面が樹脂パッケージ5から露出する場合には、図15(a)に示したようにエッチング処理により端面が非平坦面になる場合に比べれば、その部分への樹脂バリの付着が抑制され、バリ取りも容易となる。また、エッチング処理を施す場合では、図15(b)を参照して説明したようにエッチング液の周り込みにより角部が丸まってしまうが、打ち抜き加工では、金型71の打ち抜き刃の形状に則して第1部分1Aの形状を設定できるため、図7に良く表れているように第1部分1Aや第2部分2Aの角部を直角に近づけることができる。そのため、第1部分1Aの周縁により近いところまでを半導体チップ3の実装領域とすることができ、半導体チップ3の実装領域を大きく確保できるようになる、また第2部分2Aにおけるワイヤボンディング領域を大きく確保できるようになる。
In the second punching process, the first and
ダイボンディング工程は、図4に示したように下面の電極にハンダペーストなどの導電性材料が塗布された半導体チップ3を、吸着コレット73を用いてリードフレーム6Aの第1部分1Aの一面側に載置した後に、加熱炉74においてハンダペーストなどをリフローさせることにより行われる。
In the die bonding process, as shown in FIG. 4, the
ワイヤボンディング工程は、既存のワイヤボンダーを用いて行われる。より具体的には、ワイヤボンディング工程は、ワイヤボンダーのキャピラリ75から突出したワイヤ4の先端部を溶融させて半導体チップ3における上面の電極に押し付けた後、キャピラリ75からワイヤを引出しつつ第2部分2Aの上面(図7参照)にワイヤ4を押し付けて切断することにより行われる。
The wire bonding process is performed using an existing wire bonder. More specifically, in the wire bonding step, the tip of the
板状導体6Aでは、第1および第2部分1A,2Aでの歪みの発生が抑制されているために第1および第2部分1A,2Aにおけるダイボンディング部位やワイヤボンディング部位の平坦性が十分に確保されており、ダイボンディング工程およびワイヤボンディング工程を適切に行うことができる。
In the plate-
リードカット工程は、切断刃76を有する金型を用いて行われ、これにより図8に示したように短寸のフレーム6Bが得られる。
The lead cut process is performed using a mold having a
樹脂パッケージング工程は、短寸のフレーム6Bに対して、上金型および下金型を用いて行われる。これらの金型は、型締め状態においてキャビティ空間を形成するものである。すなわち、樹脂パッケージング工程は、キャビティ空間内に半導体チップ3およびワイヤ4を収容した状態でキャビティ空間内に熱硬化性樹脂を注入した後に熱硬化性樹脂を熱硬化させることにより行われる。なお、樹脂パッケージング工程においては、全ての半導体チップ3を収容する1つのキャビティを形成可能な金型を用いて、全ての半導体チップ3に対して一括して樹脂封止を行ってもよいし、複数のキャビティを形成可能な金型を用いて、個々の半導体チップ3毎に個別に樹脂封止を行ってもよい。
The resin packaging process is performed on the
ダイシング工程は、ダイヤモンドカッタなどの既存の切断手段により、フレームF2,F3やこれに対応する樹脂封止部分を切断することにより行うことができる。これにより、図1ないし図3に示したような個々の半導体装置X1が複数得られる。また、個々の半導体チップ3に対して個別に樹脂パッケージ3を形成する場合には、必ずしも樹脂パッケージ3を切断する必要はなく、その場合にはダイシング工程は不要となる。その代わり、フレームF2,F3などを切断するためのフレームカット工程が必要となる。
The dicing process can be performed by cutting the frames F2 and F3 and the resin sealing portions corresponding to the frames F2 and F3 with an existing cutting means such as a diamond cutter. Thereby, a plurality of individual semiconductor devices X1 as shown in FIGS. 1 to 3 are obtained. Further, when the
以上に説明した半導体装置X1の製造方法では、打ち抜き加工とスタンピング加工とを組み合わせた機械的加工により、図7に示したような薄肉部を有するフレーム6Aを製造することができる。このフレーム6Aは、ダイボンディングやワイヤボンディングと同一のフープラインにおいて製造できるため、フープラインにより半導体装置製造用フレームを製造することのできないエッチング処理に比べれば、作業性が良くて製造コスト的に有利である。また、板状導体(フープ)に対するマスクの形成・除去も不要となるため、この点からも作業性が良くて製造コスト的に有利であるといえる。
In the manufacturing method of the semiconductor device X1 described above, the
上記した半導体装置の製造方法は、図1ないし図3を参照して説明した半導体装置X1に限らず、薄肉部を有する半導体装置の全般、たとえば図9ないし図14に例示した半導体装置X2〜X15にも適用可能である。 The manufacturing method of the semiconductor device described above is not limited to the semiconductor device X1 described with reference to FIGS. 1 to 3, but the whole semiconductor device having a thin portion, for example, the semiconductor devices X2 to X15 illustrated in FIGS. It is also applicable to.
図9に示した半導体装置X2は、第1および第2導体1,2を有し、第1導体1に薄肉部15が形成され、第1導体1に半導体チップ3が搭載されている点において先に説明した半導体装置X1と共通している。その一方で、半導体装置X2においては、ワイヤ4に代えて、導体片を折り曲げた接続片4′によって半導体チップ3の上面の電極と第2導体2との導通接続が図られている点において異なっている。
The semiconductor device X2 shown in FIG. 9 has first and
図10に示した半導体装置X3は、第1導体1と第2導体2との間を跨ぐようにして半導体チップ3が搭載されている点において半導体装置X1と異なっている。半導体装置X3においても、図9に示した半導体装置X2と同様に、ワイヤ4に代えて導体片4′を用いて半導体チップ3と第2導体2との間の導通接続を図ったものであってもよい。
The semiconductor device X3 shown in FIG. 10 is different from the semiconductor device X1 in that the
図11に示した半導体装置X4は、第1導体1の全体が薄肉部15とされ、この第1導体1の両サイドに第2導体2が配置されている。この半導体装置X4においては、第1導体1の一部が図11に仮想線で示したように凸部とされていてもよい。もちろん、ワイヤ4に代えて図9に示した半導体装置X2のように導体片4′を用いて半導体チップ3と第2導体2との間を導通接続してもよい。
In the semiconductor device X4 shown in FIG. 11, the entire
図12に示した半導体装置X5は、第1および第2導体1,2の双方が薄肉部15,25を有するとともに、これらの導体部を繋ぐようにして半導体チップ3が搭載されている。そして、第1および第2導体1,2とはワイヤ4を介して半導体チップ3が導通接続されている。半導体装置X5においては、ワイヤ4を用いずに、半導体チップ3をフェイスダウン方式で実装し、半導体チップ3の電極と第1および第2導体1,2との間を接続したものであってもよい。
In the semiconductor device X5 shown in FIG. 12, both the first and
図13(a)ないし(e)に示した半導体装置X6〜X10のように、先に説明した半導体装置X1〜X5において、第1および第2導体1,2に端部を上方側から下方に凹入させて、第1および第2導体1,2の端部に薄肉部15′25′を形成したものであってもよい。
As in the semiconductor devices X6 to X10 shown in FIGS. 13A to 13E, in the semiconductor devices X1 to X5 described above, the end portions of the first and
さらに、図14(a)ないし(e)に示した半導体装置X11〜X15のように、第1および第2導体1,2の端子面14,23が樹脂パッケージ5の外部に延出した形態のものであっても、薄肉部を有する限りは、本願発明の技術思想を適用することができる。もちろん、端子面14,23の全体が樹脂パッケージ5の外部に延出しているものであってもよい。
Further, as in the semiconductor devices X11 to X15 shown in FIGS. 14A to 14E, the terminal surfaces 14 and 23 of the first and
X1〜X15 半導体装置
1 第1導体
11 (第1導体の)接続面
14 (第1導体の)端子面
15 薄肉部
2 第2導体
21 薄肉部
22 (第2導体の)接続面
24 (第2導体の)端子面
5 樹脂パッケージ
50 (樹脂パッケージの)底面
6 板状導体
6A (フープ状の)フレーム
6B (短寸の)フレーム
E2 貫通孔
e2 切欠
e3 スタンピング部
X1 to
Claims (22)
上記リードフレームは、
板状導体に対して貫通孔を形成する貫通孔形成工程と、
上記板状導体の厚みに対して相対的に厚みが小さく、上記貫通孔の内方を向く自由端を有する薄状部を形成する薄状部形成工程と、
上記板状導体に対して、少なくとも上記薄状部の一部を除去して当該薄状部に由来する薄肉部を形成する不要部分除去工程と、
上記薄肉部の上面ないしこれに連続する上記薄肉部以外の部分の上面にわたって半導体チップを搭載する工程と、
を含んで製造されることを特徴とする、半導体装置の製造方法。 A method of manufacturing a semiconductor device using a lead frame,
The lead frame is
A through hole forming step of forming a through hole with respect to the plate-shaped conductor;
A thin portion forming step of forming a thin portion having a relatively small thickness with respect to the thickness of the plate conductor and having a free end facing the inside of the through hole;
For the plate-like conductor, at least a part of the thin part is removed to form a thin part derived from the thin part, and an unnecessary part removing step,
Mounting the semiconductor chip over the upper surface of the thin portion or the upper surface of the portion other than the thin portion continuous with the thin portion; and
Characterized Rukoto be comprise producing method of manufacturing a semiconductor device.
上記リードフレームは、
板状導体に対して貫通孔を形成する貫通孔形成工程と、
半導体チップを搭載する面の反対側からの加工により、上記貫通孔に沿って上記板状導体の厚みに対して相対的に厚みが小さい薄状部を形成する薄状部形成工程と、
上記板状導体に対して、少なくとも上記薄状部の一部を除去して当該薄状部に由来する薄肉部を形成する不要部分除去工程と、
上記薄肉部の上面ないしこれに連続する上記薄肉部以外の部分の上面にわたって半導体チップを搭載する工程と、
を含んで製造されることを特徴とする、半導体装置の製造方法。 A method of manufacturing a semiconductor device using a lead frame,
The lead frame is
A through hole forming step of forming a through hole with respect to the plate-shaped conductor;
A thin part forming step of forming a thin part having a relatively small thickness with respect to the thickness of the plate conductor along the through hole by processing from the opposite side of the surface on which the semiconductor chip is mounted;
For the plate-like conductor, at least a part of the thin part is removed to form a thin part derived from the thin part, and an unnecessary part removing step,
Mounting the semiconductor chip over the upper surface of the thin portion or the upper surface of the portion other than the thin portion continuous with the thin portion; and
A method for manufacturing a semiconductor device , comprising:
上記リードフレームは、
板状導体に対して内方に向けて突出する半島部を有する貫通孔を形成する貫通孔形成工程と、
上記半島部に、上記板状導体の厚みに対して相対的に厚みが小さい薄状部を形成する薄状部形成工程と、
上記板状導体に対して、少なくとも上記薄状部の一部を除去して当該薄状部に由来する薄肉部を形成する不要部分除去工程と、
上記薄肉部の上面ないしこれに連続する上記薄肉部以外の部分の上面にわたって半導体チップを搭載する工程と、
を含んで製造されることを特徴とする、半導体装置の製造方法。 A method of manufacturing a semiconductor device using a lead frame,
The lead frame is
A through hole forming step of forming a through hole having a peninsula projecting inward with respect to the plate-shaped conductor;
A thin part forming step of forming a thin part having a relatively small thickness with respect to the thickness of the plate conductor on the peninsula part,
For the plate-like conductor, at least a part of the thin part is removed to form a thin part derived from the thin part, and an unnecessary part removing step,
Mounting the semiconductor chip over the upper surface of the thin portion or the upper surface of the portion other than the thin portion continuous with the thin portion; and
A method for manufacturing a semiconductor device , comprising:
上記リードフレームは、
板状導体に対して、外方に向けて凹入する切欠を有する貫通孔を形成する貫通孔形成工程と、
上記板状導体の厚みに対して相対的に厚みが小さく、上記切欠を埋める薄状部を形成する薄状部形成工程と、
上記板状導体に対して、少なくとも上記薄状部の一部を除去して当該薄状部に由来する薄肉部を形成する不要部分除去工程と、を含んで製造され、
上記不要部分除去工程では、上記切欠の幅方向両側に位置していた部分により形成された一対の矩形厚肉部の各先端方から互いに向かい合って延びる一対の上記薄肉部が形成されることを特徴とする、半導体装置の製造方法。 A method of manufacturing a semiconductor device using a lead frame,
The lead frame is
A through hole forming step for forming a through hole having a notch recessed toward the outside with respect to the plate-shaped conductor;
A thin part forming step of forming a thin part that has a relatively small thickness with respect to the thickness of the plate conductor and fills the notch,
An unnecessary part removing step for removing at least a part of the thin part and forming a thin part derived from the thin part with respect to the plate-shaped conductor,
In the unnecessary portion removing step, a pair of the thin portions extending from each front end of the pair of rectangular thick portions formed by the portions located on both sides in the width direction of the notches are formed. A method for manufacturing a semiconductor device.
上記リードフレームは、
板状導体に対して、内方に向けて突出する半島部と、当該半島部と対向する部位において外方に向けて凹入する切欠を有する貫通孔を形成する貫通孔形成工程と、
上記半島部の先端方に、上記板状導体の厚みに対して相対的に厚みが小さい第1の薄状部と、上記切欠を埋め、上記板状導体に対して相対的に厚みが小さい第2の薄状部とを形成する薄状部形成工程と、
上記板状導体に対して、少なくとも上記第1の薄状部の一部および上記第2の薄状部の一部を除去して、第1および第2の薄状部にそれぞれ由来する薄肉部を形成する不要部分除去工程と、
を含み、
上記貫通孔形成工程では、上記半島部の基端部に位置する第2の貫通孔が同時に形成され、
上記第1の薄状部は、上記半島部の先端方に形成される部分から、上記半島部の幅方向中央領域を通って上記第2の貫通孔までつながるように形成され、
上記不要部分除去工程では、上記半島部に由来する幅方向左右一対の厚肉部と、上記第1の薄状部に由来する第1の薄肉部とが、全体として矩形半島状の第1部分として形成されるとともに、上記切欠の幅方向両側に位置していた部分により形成された一対の矩形厚肉部の各先端方から互いに向かい合って延びる一対の上記第2の薄状部に由来する第2の薄肉部とが、全体として矩形外形をもつ第2部分として形成されることを特徴とする、半導体装置の製造方法。 A method of manufacturing a semiconductor device using a lead frame,
The lead frame is
A penetrating hole forming step for forming a penetrating hole having a notch recessed toward the outside in a portion facing the peninsula portion, and a peninsula portion projecting inward toward the plate-like conductor,
A first thin portion having a relatively small thickness relative to the thickness of the plate-shaped conductor and a first portion having a relatively small thickness with respect to the plate-shaped conductor are embedded at the distal end of the peninsula portion. A thin portion forming step for forming two thin portions;
Thin portions derived from the first and second thin portions by removing at least part of the first thin portion and part of the second thin portion from the plate-like conductor, respectively. An unnecessary portion removing step of forming
Including
In the through hole forming step, a second through hole located at the base end of the peninsula is formed at the same time,
The first thin portion is formed so as to be connected to the second through hole from the portion formed at the tip of the peninsula portion through the central region in the width direction of the peninsula portion,
In the unnecessary portion removing step, the pair of left and right thick portions derived from the peninsula portion and the first thin portion derived from the first thin portion are rectangular peninsula-shaped first portions as a whole. And a pair of second thin portions extending from the front ends of the pair of rectangular thick portions formed by the portions located on both sides in the width direction of the notches. The method of manufacturing a semiconductor device , wherein the two thin-walled portions are formed as a second portion having a rectangular outer shape as a whole .
上記半導体装置製造用のフレームは、板状導体に対して貫通孔を形成した後に半導体チップを搭載する面の反対側から加工を施して相対的に厚みが小さく、かつ上記フレームにつながる基端から先端の自由端まで延びる薄状部を形成し、その後に上記薄状部の不要部分を除去して上記薄肉部を形成することにより製造され、The frame for manufacturing the semiconductor device has a relatively small thickness by processing from the side opposite to the surface on which the semiconductor chip is mounted after forming a through hole in the plate-like conductor, and from the base end connected to the frame It is manufactured by forming a thin portion that extends to the free end of the tip, and then removing the unnecessary portion of the thin portion to form the thin portion,
上記半導体チップは、上記薄肉部の上面ないしこれに連続する上記薄肉部以外の部分の上面にわたって搭載されることを特徴とする、半導体装置の製造方法。The method of manufacturing a semiconductor device, wherein the semiconductor chip is mounted over an upper surface of the thin portion or an upper surface of a portion other than the thin portion continuous to the thin portion.
上記板状導体に対して貫通孔を形成する貫通孔形成工程と、A through hole forming step of forming a through hole with respect to the plate-shaped conductor;
上記板状導体の厚みに対して相対的に厚みが小さく、上記貫通孔の内方を向く自由端を有する薄状部を形成する薄状部形成工程と、A thin portion forming step of forming a thin portion having a relatively small thickness with respect to the thickness of the plate conductor and having a free end facing the inside of the through hole;
上記板状導体に対して、少なくとも上記薄状部の一部を除去して当該薄状部に由来する薄肉部を形成する不要部分除去工程と、For the plate-like conductor, at least a part of the thin part is removed to form a thin part derived from the thin part, and an unnecessary part removing step,
上記薄肉部の上面ないしこれに連続する上記薄肉部以外の部分の上面にわたって半導体チップを搭載する工程と、Mounting the semiconductor chip over the upper surface of the thin portion or the upper surface of the portion other than the thin portion continuous with the thin portion; and
を含んで製造されることを特徴とする、半導体装置の製造方法。A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011038169A JP5410465B2 (en) | 2011-02-24 | 2011-02-24 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011038169A JP5410465B2 (en) | 2011-02-24 | 2011-02-24 | Semiconductor device and manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001260637A Division JP4889169B2 (en) | 2001-07-26 | 2001-08-30 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011101065A JP2011101065A (en) | 2011-05-19 |
JP5410465B2 true JP5410465B2 (en) | 2014-02-05 |
Family
ID=44191919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011038169A Expired - Lifetime JP5410465B2 (en) | 2011-02-24 | 2011-02-24 | Semiconductor device and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5410465B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8884414B2 (en) * | 2013-01-09 | 2014-11-11 | Texas Instruments Incorporated | Integrated circuit module with dual leadframe |
JP6406235B2 (en) | 2015-12-16 | 2018-10-17 | オムロン株式会社 | Electronic device and manufacturing method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60103653A (en) * | 1983-11-10 | 1985-06-07 | Nec Corp | Manufacture of semiconductor device |
JP2520482B2 (en) * | 1989-08-04 | 1996-07-31 | 株式会社三井ハイテック | Method for manufacturing lead frame for semiconductor device |
JP2902919B2 (en) * | 1993-11-25 | 1999-06-07 | 三洋電機株式会社 | Surface mount type semiconductor device |
JP2902918B2 (en) * | 1993-11-25 | 1999-06-07 | 三洋電機株式会社 | Surface mount type semiconductor device |
JP3209696B2 (en) * | 1996-03-07 | 2001-09-17 | 松下電器産業株式会社 | Electronic component manufacturing method |
JPH10335566A (en) * | 1997-04-02 | 1998-12-18 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device and circuit member used therein, and manufacture of resin-sealed semiconductor device |
JP3307361B2 (en) * | 1999-04-27 | 2002-07-24 | 日本電気株式会社 | High frequency bipolar transistor |
JP3686287B2 (en) * | 1999-07-14 | 2005-08-24 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor device |
-
2011
- 2011-02-24 JP JP2011038169A patent/JP5410465B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2011101065A (en) | 2011-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002076228A (en) | Resin-sealed semiconductor device | |
JPH11195733A (en) | Semiconductor device and manufacture thereof, and conductive board thereof | |
JP2017037898A (en) | Lead frame, semiconductor device and lead frame manufacturing method | |
JP2003086750A (en) | Method for manufacturing electronic device | |
JP4522049B2 (en) | Semiconductor device | |
US20120112333A1 (en) | Semiconductor device with nested rows of contacts | |
JP3896029B2 (en) | Method for manufacturing hybrid integrated circuit device | |
JP4889169B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2002208664A (en) | Method for manufacturing lead frame and semiconductor device | |
JP5410465B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4672201B2 (en) | Manufacturing method of semiconductor device | |
JP4334364B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP3650970B2 (en) | Manufacturing method of semiconductor device | |
US6624007B2 (en) | Method of making leadframe by mechanical processing | |
JP4413054B2 (en) | Method for manufacturing hybrid integrated circuit device | |
JP6856199B2 (en) | Manufacturing method of semiconductor devices | |
JP2005166695A (en) | Lead frame and manufacturing method of semiconductor device | |
JP2011014661A (en) | Method of manufacturing package, and semiconductor device | |
JP2018085487A (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP5264797B2 (en) | Semiconductor device | |
JP5534559B2 (en) | Mold package manufacturing method | |
JP3766312B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101333001B1 (en) | Lead frame and method for manufacturing semiconductor package using the same | |
JP7223347B2 (en) | Manufacturing method of lead frame and semiconductor device | |
JP5347933B2 (en) | Mold package manufacturing method and mold package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5410465 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |