KR100208635B1 - Surface mounted type semiconductor package - Google Patents

Surface mounted type semiconductor package Download PDF

Info

Publication number
KR100208635B1
KR100208635B1 KR1019940030737A KR19940030737A KR100208635B1 KR 100208635 B1 KR100208635 B1 KR 100208635B1 KR 1019940030737 A KR1019940030737 A KR 1019940030737A KR 19940030737 A KR19940030737 A KR 19940030737A KR 100208635 B1 KR100208635 B1 KR 100208635B1
Authority
KR
South Korea
Prior art keywords
lead
resin
thin
lid
thick portion
Prior art date
Application number
KR1019940030737A
Other languages
Korean (ko)
Inventor
쯔또무 아노
다까요시 니시
Original Assignee
다카노 야스아키
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17824294&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100208635(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 다카노 야스아키, 산요 덴키 가부시키가이샤 filed Critical 다카노 야스아키
Application granted granted Critical
Publication of KR100208635B1 publication Critical patent/KR100208635B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 이형상 재료를 이용함으로써, 패키지의 소형화가 가능하게 됨과 동시에, 단자간 거리를 증대할 수 있는 표면 실장형 반도체 장치를 얻고자 하는 것이다.SUMMARY OF THE INVENTION The present invention seeks to obtain a surface mount semiconductor device capable of miniaturizing a package and increasing the distance between terminals by using a release material.

리드(2)가 두께가 두꺼운 부분(6)과 두께가 얇은 부분(7)로 구성된다. 리드(2)는 만곡 가공이 행해지지 않고, 평판 상태 그대로 된다. 두께가 두꺼운 부분(6)은 수지(4)의 외부로 도출되어 접속 단자가 되고, 두께가 얇은 부분(7)은 수지(4)의 내부에 몰드된다. 두께가 두꺼운 부분(6)의 이면은 수지(4)의 표면과 동일 표면을 구성하도록 노출한다. 노출 표면은 리드(2)가 두께가 얇은 부분(7)로 변하는 부분에서 종단된다. 리드(2)와 리드(2)와의 가장 거리 간격이 좁은 부분은 두께가 얇은 부분(7)로 구성한다.The lid 2 is composed of a thick portion 6 and a thin portion 7. The lead 2 is not curved, and remains flat. The thick portion 6 is led out of the resin 4 to form a connection terminal, and the thin portion 7 is molded inside the resin 4. The back surface of the thick portion 6 is exposed to constitute the same surface as the surface of the resin 4. The exposed surface terminates at the part where the lid 2 turns into a thin part 7. The part where the distance between the lead 2 and the lead 2 is narrow is comprised by the part 7 with thin thickness.

Description

표면 실장형 반도체 장치Surface Mount Semiconductor Devices

제1도는 본 발명의 제1 실시예를 설명하기 위한 (A) 단면도, (B) 이면도.1 is a cross-sectional view (A) and (B) a rear view for explaining the first embodiment of the present invention.

제2도는 본 발명의 제2 실시예를 설명하기 위한 (A) 단면도, (B) 이면도.2 is a cross-sectional view (A) and (B) back view for explaining the second embodiment of the present invention.

제3도는 제1 종래예를 설명하기 위한 (A) 단면도, (B) 이면도.3 is a (A) cross sectional view and (B) a rear view for explaining a first conventional example.

제4도는 제2 종래예를 설명하기 위한 (A) 단면도, (B) 이면도.4 is a (A) cross sectional view and (B) a rear view for explaining a second conventional example.

제5도는 제3 종래예를 설명하기 위한 (A) 단면도, (B) 이면도.5 is a (A) cross-sectional view and (B) back view for explaining a third conventional example.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체 칩 2 : 리드1: semiconductor chip 2: lead

3 : 와이어 4 : 수지3: wire 4: resin

6 : 두께가 두꺼운 부분 7 : 두께가 얇은 부분6: thick part 7: thin part

본 발명은, 보다 소형화하고, 또한 단자간 단락의 위험을 방지한 표면 실장형의 반도체 장치에 관한 것이다.The present invention relates to a surface mount type semiconductor device which is more compact and prevents the risk of short circuit between terminals.

경박단소화(輕薄短小化)를 실현하는 한 수단으로서, 프린트 기판의 도전 패턴에 리드를 대향 접착하기 위해 수지로부터 도출한 리드를 Z자형으로 포밍(forming)한 표면 실장형의 반도체 패키지가 제조되고 있다. 제3도는 종래 실용화되어 있는 표면 실장형의 패키지를 표시하는 단면도 (A)와 이면도 (B)이다. 다이본딩된 반도체 칩(1)과 리드(2)를 와이어(3)로 접속한 후 반도체 칩(1)을 수지(4)로 몰딩하고, 수지(4)로부터 도출된 리드(2)를 수지의 이면과 일직선 형태가 되도록 Z자 형으로 구부린 것이다(예를 들면, 특원평 3-249695호).As a means of realizing light and small size reduction, a surface mount semiconductor package in which a lead drawn from a resin is formed in a Z shape to oppose the lead to a conductive pattern of a printed board is manufactured. have. 3 is a cross-sectional view (A) and a rear view (B) showing a surface mount type package which has been put to practical use in the past. After the die-bonded semiconductor chip 1 and the lead 2 are connected with the wire 3, the semiconductor chip 1 is molded with the resin 4, and the lead 2 derived from the resin 4 is made of resin. It is bent in a Z shape so as to form a straight line with the back surface (for example, Japanese Patent Application No. 3-249695).

부품의 실장 밀도의 향상을 목적으로, 이와 같은 패키지에조차 더욱 소형화가 요망되고 있다. 그래서, 제4도의 단면도 (A)와 이면도 (B)에 도시하는 바와 같이, 리드(2)의 만곡된 부분(5)을 수지(4)의 내부에 취입한 것, 제5도의 단면도 (A)와 이면도 (B)에 도시하는 바와 같이, 리드(2)의 이면을 수지(4) 표면에 노출하도록 하여 리드(2)의 부분을 없앤 것이 고려되고 있다. 제4도 및 제5도의 구조는 리드(2) 선단의 땜납 접착 부분이 수지(4)로부터 이격되어 있지 않기 때문에, 그 만큼 프린트 기판의 도전 패턴의 고밀도화를 도모할 수 있다. 또, 제5도의 구조는 제3도 및 제4도의 구조와 비교하여 리드(2)에 만곡된 부분(5)을 형성하고 있지 않기 때문에 가공 정밀도를 향상시킬 수 있어 그 만큼 소형화가 가능하게 된다.Further miniaturization is desired even in such a package for the purpose of improving the mounting density of components. Therefore, as shown in sectional view A and back view B of FIG. 4, the curved portion 5 of the lid 2 is blown into the resin 4, and sectional view A of FIG. 5 is shown. ) And the back side view (B), it is considered to remove the part of the lead 2 by exposing the back surface of the lead 2 to the resin 4 surface. In the structures shown in FIGS. 4 and 5, since the solder bonding portion at the tip of the lead 2 is not spaced apart from the resin 4, the conductive pattern of the printed board can be made higher. In addition, the structure of FIG. 5 does not form the curved part 5 in the lead 2 compared with the structures of FIG. 3 and FIG. 4, so that the machining accuracy can be improved and the size can be reduced.

그러나, 제5도의 구조는 수지(4)의 이면에 리드(2)의 이면이 노출하기 때문에, 리드(2) 사이의 이격 거리가 작고, 게다가 동일 평면을 형성하기 때문에, 땜납 실장 시의 땜납이 과잉하게 퍼지는 등에 의해 단자간의 단락 사고가 발생할 위험이 있다.However, in the structure of FIG. 5, since the back surface of the lid 2 is exposed on the back surface of the resin 4, the separation distance between the leads 2 is small, and further, the same plane is formed, so that the solder at the time of solder mounting There is a danger of short circuit between terminals due to excessive spreading.

본 발명은 상기 종래의 결점을 감안한 것으로, 리드에 만곡된 부분을 만들지 않고, 게다가 노출하고 있는 리드 사이의 거리를 크게 할 수 있는 소형화한 패키지를 제공하는 것을 목적으로 하고, 리드를 두께가 두꺼운 부분과 두께가 얇은 부분으로 구성함과 동시에, 도께가 얇은 부분을 수지 내부에 밀봉하고, 두께가 두꺼운 부분을 수지 외부로 도출하여 수지 표면에 노출되는 리드 표면의 단자간 거리를 확대한 것을 골자로 한는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks, and an object thereof is to provide a miniaturized package which can increase the distance between leads exposed without making curved portions in the leads, and the leads are thick parts. The thinner part is sealed inside the resin, and the thicker part is drawn outside the resin to extend the distance between the terminals of the lead surface exposed to the resin surface. It is one.

본 발명에 의하면, 리드(2)가 도중에 두께가 얇은 부분으로 되어 수지 내부에 밀봉되기 때문에, 수지(4) 이면에서의 리드(2) 사이의 거리를 확대할 수 있다. 게다가, 리드(2)에 만곡 가공을 실시하지 않기 때문에, 가공 정밀로를 향상할 수 있다.According to the present invention, since the lead 2 becomes a thin part on the way and is sealed inside the resin, the distance between the leads 2 on the back surface of the resin 4 can be enlarged. In addition, since the bending process is not performed on the lid 2, the machining precision furnace can be improved.

이하에, 본 발명의 실시예를 설명한다.Hereinafter, the Example of this invention is described.

제1도는 본 발명의 제1 실시예를 도시하는 (A) 단면도와 (B) 이면도이다. 반도체 칩(1)은 트랜지스터 칩, 다이오드 칩 등이고, 리드 프레임의 탭이나 아일랜드라 칭해지는 부분에 다이본딩되어 반도체 칩(1)의 표면에 형성된 전극과 리드(2)가 와이어(3)로 와이어 본딩되어 있다. 리드(2)는 판 두께가 부분적으로 다른 이형 재료로부터 구멍 뚫기 가공에 의해 제조된 것이므로, 그 결과 리드(2)에는 두꺼운 부분(6)과 얇은 부분(7)을 갖고 있다. 두꺼운 부분(6)의 판 두께는 0.5 ㎜ 정도이고, 얇은 부분(7)의 판 두께는 0.2 ㎜ 정도이다.1 is (A) sectional drawing and (B) back view which show 1st Example of this invention. The semiconductor chip 1 is a transistor chip, a diode chip, or the like, and the electrodes and leads 2 formed on the surface of the semiconductor chip 1 by die bonding to tabs or islands of the lead frame are wire bonded to the wire 3. It is. Since the lead 2 is manufactured by the punching process from the release material in which plate | board thickness differs partially, as a result, the lead 2 has the thick part 6 and the thin part 7. The plate | board thickness of the thick part 6 is about 0.5 mm, and the plate | board thickness of the thin part 7 is about 0.2 mm.

리드(2)는 만곡된 부분을 갖고 않고 평판 상태인 채로 밀봉되어 있다. 리드(2)의 두꺼운 부분(6)은 수지(4)의 외부로 도출되어 외부 접속용 단자가 된다. 두꺼운 부분(6)의 이면은 수지(4)의 표면과 동일 평면을 구성하도록 노출하고 있다. 리드(2)는 패키지의 내부에서 도중에서 얇은 부분(7)으로 되고, 얇은 부분(7)은 수지(4)의 내부에 밀봉되어 있다. 도중에 얇게 된 부분에는 수지(4)가 존재하기 때문에, 리드(2)의 노출 표면은 얇은 부분(7)을 설치한 것만큼 작게(짧게) 된다.The lid 2 is sealed in a flat state without the curved portion. The thick portion 6 of the lid 2 is led out of the resin 4 to become a terminal for external connection. The back surface of the thick portion 6 is exposed to constitute the same plane as the surface of the resin 4. The lid 2 is a thin portion 7 in the middle of the package, and the thin portion 7 is sealed in the resin 4. Since the resin 4 is present in the thinned portion along the way, the exposed surface of the lid 2 becomes as small (short) as the thin portion 7 is provided.

각 리드(2) 사이의 거리가 가장 좁게 되는 부분은 얇은 부분(7)으로 구성한다. 이것은 리드 프레임 제조에 필요한 분리 간격이지만, 판 두께에 단순하게 비례하기 때문에, 이 간격을 최소로 하기 위한 것이다.The part where the distance between each lead 2 becomes the narrowest is comprised by the thin part 7. This is the separation interval required for lead frame production, but is intended to minimize this interval because it is simply proportional to the plate thickness.

이와 같은 패키지의 소형화는 대개 다음의 제한 사항으로 그 한계가 결정된다.Miniaturization of such packages is usually limited by the following limitations.

(a) 탑재하는 반도체 칩(1)의 크기(a) Size of semiconductor chip 1 to be mounted

(b) 다이본딩의 위치 결정 정밀도를 예상한 아일랜드부의 크기(b) the size of the island in which die-bonding positioning accuracy is expected

(c) 리드 프레임의 가공 정밀도(c) Machining precision of lead frame

(d) 리드(2) 사이의 간격(d) gap between leads (2)

(e) 와이어 본딩에 필요한 본딩 면적(e) Bonding area required for wire bonding

이것에 추가하여, 수지(4)로부터의 리드(2)의 빠짐, 박리를 방지할 수 있는 정도의 양자의 접촉 면적, 내습성을 유지할 수 있는 정도의 수지(4)의 두께와 리드(2)의 패스의 길이 등이 고려된다.In addition to this, both the contact area and the thickness of the resin 4 and the lead 2 that can maintain moisture resistance can be prevented from coming off and peeling of the lead 2 from the resin 4. The length of the pass, etc. are considered.

상기한 본 발명의 패키지에서는 리드(2)가 평판 상태로 만곡 가공이 실시되지 않기 때문에, 만곡에 따른 가공 정밀도의 열화가 없다. 따라서, 소형화의 제한 사항 (c)가 개선되고, 게다가 조립 공정을 간소화할 수 있다. 또, 리드(2) 사이의 가장 좁은 부분은 두께가 얇은 부분(7)으로 구성했기 때문에, 가공의 분리 간격을 최소값으로 할 수 있다. 따라서, 제한 사항 (d)를 최소값으로 유지한다. 또, 리드(2)를 두꺼운 부분(6)과 얇은 부분(7)으로 형성했기 때문에, 수지(4)와의 접촉 면적이 증대하고, 패스도 길게 되기 때문에, 리드(2)의 접착 강도와 내습성의 점에서 대형화하는 것을 방지할 수 있다. 이것에 의해, 한층 소형화된 패키지를 실현할 수 있다.In the above-described package of the present invention, since the bending process is not performed in the flat state of the lid 2, there is no deterioration in processing accuracy due to bending. Therefore, the restriction (c) of miniaturization can be improved, and the assembly process can be simplified. In addition, since the narrowest part between the leads 2 is comprised by the thin part 7, the separation | separation interval of a process can be made into the minimum value. Therefore, limit (d) is kept at a minimum. In addition, since the lead 2 is formed of the thick portion 6 and the thin portion 7, the contact area with the resin 4 increases and the path becomes long, so that the adhesive strength and moisture resistance of the lead 2 are increased. It can prevent the enlargement in terms of. As a result, a further miniaturized package can be realized.

또, 본 발명의 패키지는 패키지의 이면 측에 노출하는 리드(2)가 두께가 얇은 부분(7)을 설치한 만큼 작게(짧게) 되기 때문에, 각 리드(2) 사이의 이격 거리를 증대할 수 있다. 이 패키지는 프린트 기판의 표면에 그려진 도전 패턴의 표면에 리드(2)의 이면 측을 대향 접착함으로써 실장되는 것으로, 상기 리드(2) 사이의 거리가 증대함으로써, 땜납의 과잉 확대 등에 의한 단락 사고를 방지할 수 있는 것이다.Further, in the package of the present invention, since the leads 2 exposed on the back side of the package are made smaller (shorter) as the thin portions 7 are provided, the separation distance between the leads 2 can be increased. have. This package is mounted by opposing the back side of the lead 2 to the surface of the conductive pattern drawn on the surface of the printed board. As the distance between the leads 2 increases, a short circuit accident due to excessive expansion of solder or the like is caused. It can be prevented.

제2도에 본 발명의 제2 실시예를 도시했다. 표면 실장형이라고 하면, 다소의 발열을 수반하는 파워 소자를 탑재하는 용도가 현실적으로 존재한다. 본 실시예는 이와 같은 요구에 대응하는 경우의 구성이며, 반도체 칩(1)을 탑재하는 탭부(8)까지를 두께가 두꺼운 부분(6)으로 구성한 것이다. 탭부(8)의 리드(2)의 얇은 부분(7)이 짧게 되지만, 이외의 리드(2)의 얇은 부분(7)에 의해 단자간 거리의 확대가 도모된다.2 shows a second embodiment of the present invention. If it is a surface mount type, the use which mounts the power element accompanying some heat generation exists realistically. This embodiment is a configuration in response to such a request, and is configured by the thick portion 6 up to the tab portion 8 on which the semiconductor chip 1 is mounted. Although the thin portion 7 of the lid 2 of the tab portion 8 is shortened, the distance between the terminals can be enlarged by the thin portion 7 of the lead 2 other than this.

또, 상기 실시예는 3 단자의 패키지의 대해서만 설명하고 있지만, 이 이외에도 4단자, 6단자인 것도 마찬가지로 실현할 수 있다. 또, 탭부(8)를 2개 설치한 것에서도 마찬가지로 실시할 수 있다.In addition, although the said embodiment demonstrated only the package of 3 terminals, it can implement | achieve 4 terminals and 6 terminals similarly other than this. Moreover, also in the case of providing two tab parts 8, it can implement similarly.

이상 설명한 것과 같이, 본 발명에 의하면 리드(2)에 두께가 얇은 부분(7)을 설치함으로써, 패키지의 소형화를 실현함과 동시에, 단자간 거리를 증대하여 실장시의 단락 사고를 방지할 수 있다는 이점을 갖고 있다.As described above, according to the present invention, by providing the thin portion 7 in the lid 2, the package can be miniaturized and the distance between terminals can be increased to prevent a short circuit accident during mounting. Has an advantage.

Claims (2)

리드 프레임에 반도체 칩을 탑재하여 수지로 몰딩한 표면 실장형 반도체 장치에 있어서, 복수의 리드를 구비하고, 상기 리드를 표리 면으로 이루어진 제1 표면과 제2 표면을 구비하며, 상기 리드는 두꺼운 부분과 얇은 부분으로 이루어져 있고, 상기 리드의 제1 표면은 상기 두꺼운 부분과 얇은 부분이 함께 동일 수평면을 구성하며, 상기 리드의 제1 표면의 일부에 반도체 칩을 고착시키고, 상기 두꺼운 부분의 제2 표면은, 상기 수지의 표면과 동일 평면을 구성하도록 수지 표면에 노출되며, 상기 얇은 부분의 제2 표면은 상기 수지의 내부에 봉입되고, 상기 리드는 만곡되지 않고 연장되어 외부 접속 단자로 된 것을 특징으로 하는 표면 실장형 반도체 장치.A surface mount semiconductor device in which a semiconductor chip is mounted on a lead frame and molded with a resin, the surface mount type semiconductor device comprising: a plurality of leads, the leads having a first surface and a second surface formed of a front and back surface, and the lead having a thick portion. And the first surface of the lead, wherein the thick portion and the thin portion together constitute the same horizontal plane, and fix the semiconductor chip to a portion of the first surface of the lead, the second surface of the thick portion Silver is exposed to the resin surface to form the same plane as the surface of the resin, the second surface of the thin portion is enclosed in the resin, the lead is not curved and extended to be an external connection terminal A surface mount semiconductor device. 제1항에 있어서, 상기 반도체 칩을 탑재하는 부분과 상기 리드가 상기 얇은 부분에서 가장 접근되어 있는 것을 특징으로 하는 표면 실장형 반도제 장치.The surface mount semiconductor device according to claim 1, wherein the portion on which the semiconductor chip is mounted and the lead are closest in the thin portion.
KR1019940030737A 1993-11-25 1994-11-22 Surface mounted type semiconductor package KR100208635B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-295720 1993-11-25
JP5295720A JP2902918B2 (en) 1993-11-25 1993-11-25 Surface mount type semiconductor device

Publications (1)

Publication Number Publication Date
KR100208635B1 true KR100208635B1 (en) 1999-07-15

Family

ID=17824294

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019940030737A KR100208635B1 (en) 1993-11-25 1994-11-22 Surface mounted type semiconductor package
KR1019940030373A KR950015728A (en) 1993-11-25 1994-11-22 Surface Mount Semiconductor Devices

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019940030373A KR950015728A (en) 1993-11-25 1994-11-22 Surface Mount Semiconductor Devices

Country Status (2)

Country Link
JP (1) JP2902918B2 (en)
KR (2) KR100208635B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574868B2 (en) * 2001-01-12 2010-11-04 ローム株式会社 Semiconductor device
WO2006044804A2 (en) * 2004-10-18 2006-04-27 Chippac, Inc. Multi chip leadframe package
JP2005277434A (en) * 2005-05-09 2005-10-06 Renesas Technology Corp Semiconductor device
JP4994148B2 (en) * 2007-08-10 2012-08-08 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP5311505B2 (en) * 2010-09-13 2013-10-09 ルネサスエレクトロニクス株式会社 Semiconductor device
JP5410465B2 (en) * 2011-02-24 2014-02-05 ローム株式会社 Semiconductor device and manufacturing method of semiconductor device
WO2022195939A1 (en) * 2021-03-18 2022-09-22 株式会社村田製作所 Electronic component and electronic device

Also Published As

Publication number Publication date
JP2902918B2 (en) 1999-06-07
KR950015728A (en) 1995-06-17
JPH07147359A (en) 1995-06-06

Similar Documents

Publication Publication Date Title
KR950012921B1 (en) Plastic mold semiconductor device
US5723900A (en) Resin mold type semiconductor device
US5521429A (en) Surface-mount flat package semiconductor device
US5057805A (en) Microwave semiconductor device
EP1143514B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
KR100294719B1 (en) Molded semiconductor device and method for manufacturing the same, lead frame
JP2000252393A (en) Chip-type electronic component
KR930009047A (en) Semiconductor device with improved lead
KR920000076B1 (en) Semiconductor device
JP2007012895A (en) Circuit device and manufacturing method thereof
KR100208635B1 (en) Surface mounted type semiconductor package
KR100208634B1 (en) Surface mounted flat package semiconductor device
KR0157857B1 (en) Semiconductor package
KR100381934B1 (en) Integrated semiconductor circuit
JPH03174749A (en) Semiconductor device
JP2533012B2 (en) Surface mount semiconductor device
JP2541532B2 (en) Semiconductor module
JP2533011B2 (en) Surface mount semiconductor device
JPS6329413B2 (en)
JP2602834B2 (en) Semiconductor device
JP3251688B2 (en) Lead frame for mounting semiconductor elements
KR100373149B1 (en) Semiconductor package
JP2737332B2 (en) Integrated circuit device
JPS6217382B2 (en)
KR200248776Y1 (en) Board Mount Semiconductor Package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120329

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee